專利名稱：用于給多電平快速存儲器編程的高精度電壓調(diào)整電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明概括地講涉及電壓調(diào)整，更具體地說，涉及用于給存儲多位數(shù)據(jù)的存儲單元編程的高精度電壓調(diào)整。
非易失半導(dǎo)體存儲器使用多種半導(dǎo)體存儲單元設(shè)計。一類存儲單元用電絕緣浮動?xùn)艠O捕獲電荷?？梢允褂枚喾N機制使電荷引入浮動?xùn)艠O并從中拉出電荷。可以用電子溝道使電荷注入存儲單元的浮動?xùn)艠O并從存儲單元的浮動?xùn)艠O中拉出電荷。熱電子注入是讓電荷引入存儲單元的浮動?xùn)艠O的另一種機制。其它的非易失半導(dǎo)體存儲器用捕獲介質(zhì)將電荷引入存儲單元的控制柵極與硅之間或從存儲單元的控制柵極與硅之間移去電荷。
對于包括浮動?xùn)艠O的存儲單元，通過改變在浮動?xùn)艠O上的電荷量來將數(shù)據(jù)存儲在存儲單元中，這將使存儲單元的閾電壓發(fā)生變化。典型的現(xiàn)有技術(shù)的存儲單元能實現(xiàn)兩種可能的模擬狀態(tài)之一，不是“編程”就是“擦除”。可以把存儲單元的模擬狀態(tài)表示為閾電壓Vt、單元電流Id、或在浮動?xùn)艠O上的電荷水平的變化范圍。理論上講，快速單元能處理對于加到浮動?xùn)艠O上的每一電子的單獨的可識別狀態(tài)。從實際上講，存儲單元狀態(tài)的最大可能數(shù)是有限的，因為存儲單元結(jié)構(gòu)的不一致性、隨時間的電荷損耗不一致性、熱條件的不一致性、以及浮動?xùn)艠O上電荷的測量不精確，都影響確定在存儲單元中存儲的數(shù)據(jù)的能力。但是，浮動?xùn)艠O能實現(xiàn)兩個以上的模擬狀態(tài)。這允許在單個存儲單元中存儲多位數(shù)據(jù)，有時將此稱為多態(tài)或多電平存儲。
在單個存儲單元中增加存儲的數(shù)據(jù)的位數(shù)對于給存儲單元編程有幾種后果。首先，在存儲單元中存儲多位通常需要對應(yīng)于每一狀態(tài)的窄范圍的Vt電壓。從而，就得考慮“編程溢出”，并且一定要準確地將存儲單元設(shè)置成所需的模擬狀態(tài)。當不在所需狀態(tài)對存儲單元編程時，出現(xiàn)編程溢出。對于已有技術(shù)的一位快速單元通常不關(guān)心編程溢出，因為一位的快速單元不可能獲得除編程狀態(tài)以外的狀態(tài)。
其次，對應(yīng)每一狀態(tài)的窄范圍的閾電壓Vt和準確設(shè)置狀態(tài)的要求將使得編程電壓電平的值成為準確地給存儲單元編程的關(guān)鍵參數(shù)。通常用外電源來確定編程電壓電平。因而大多數(shù)電源固有的不準確性將成為問題。例如，在編程期間加到一個存儲單元的選通門電路的編程電壓VG與存儲單元的最終閾電壓Vt一一對應(yīng)。在編程周期內(nèi)編程電壓VG的任何波動都導(dǎo)致閾電壓Vt相應(yīng)的波動，并且可能出現(xiàn)編程溢出。
提供精確的編程電壓電平的一種方法是用非常高精度的電源，例如，具有1％的給定值精度的電源。但是這種電源的價格過高，別的方案可能會更為可取。
本發(fā)明的目的是提供為電壓調(diào)整電路所用的穩(wěn)壓參考電路。
本發(fā)明的另一目的是為存儲單元編程提供可調(diào)的編程電壓。
本發(fā)明的另一目的是提供電壓調(diào)整電路，該電壓調(diào)整電路供給與外部輸入電源的變化無關(guān)的高精度輸出電壓，其中這樣的高精度輸出電壓可用于給多電平的存儲單元編程。
通過提供包括取樣保持電路的電壓調(diào)整電路來實現(xiàn)本發(fā)明的這些和其它目的，取樣保持電路用于對輸入電壓取樣并保持按響應(yīng)該輸入電壓產(chǎn)生的參考電壓。取樣保持電路包括保持參考電壓的電容器。電壓調(diào)整電路還包括與取樣保持電路的電容器相耦合的調(diào)整電路。調(diào)整電路用由電容器供給的參考電壓來輸出一個輸出電壓。
通過附圖和隨后的詳細描述，本發(fā)明的其它目的、特征、以及優(yōu)點將更清楚。
下面通過例子描述本發(fā)明，但本發(fā)明并不局限于附圖的形式，附圖中相同的標號表示類似的元件，其中

圖1表示按照一個實施例的計算機系統(tǒng)。
圖2表示按照一個實施例的固態(tài)硬驅(qū)動器(solid state harddrive)。
圖3表示包括一個編程電壓調(diào)整電路的非易失存儲器件。
圖4表示一個為編程而配置的快速存儲單元。
圖5表示按照一個實施例的一個編程電壓調(diào)整電路。
圖6表示編程電壓調(diào)整電路的輸入電路的另一實施例。
圖7表示一個編程電壓調(diào)整電路的操作的定時關(guān)系圖。
圖8表示按照一個實施例的一個運算放大器。
圖1表示一個實施例的計算機系統(tǒng)。該計算機系統(tǒng)通常包括總線11、可與總線11相連接的處理器12、主存儲器14、靜態(tài)存儲器16、大容量存儲器17、以及集成電路控制器18。靜態(tài)存儲器16可包括一個快速電可擦編程只讀存儲器(“快速EEPROM”)或其它每單元存儲多位數(shù)據(jù)的非易失存儲器。類似地，大容量存儲器17可以是一個使用每單元多位的非易失存儲器來存儲數(shù)據(jù)的固態(tài)硬驅(qū)動器17。固態(tài)硬驅(qū)動器17模擬標準的IDE硬件和配有BIOS的系統(tǒng)，并且固態(tài)硬驅(qū)動器17使用工業(yè)標準“AT-Attachment Interface for DiskDrives(ATA)”指令，從而不需要軟件驅(qū)動器。按此方式，固態(tài)硬驅(qū)動器17對計算機系統(tǒng)來講好似一個磁硬盤驅(qū)動器，但與使固態(tài)磁盤驅(qū)動器特別適用于移動式計算機的典型的磁硬盤驅(qū)動器相比，固態(tài)硬驅(qū)動器17已減小了厚度和重量。
在該計算機系統(tǒng)中可以包括集成電路卡19和20，而且它們與“個人計算機存儲器卡工業(yè)(PCMCIA)”總線26相連接。PCMCIA總線26與總線11和集成電路(IC)控制器18相連，用于在卡19、20和計算機系統(tǒng)的剩余部分之間提供通信信息。IC控制器18將控制信息和地址信息經(jīng)過PCMCIA總線26提供給IC卡19和20，并且IC控制器18與總線11連接。IC卡19和20可以是包括用于存儲數(shù)據(jù)的每單元多位非易失存儲器的存儲卡。
計算機系統(tǒng)可以進一步包括顯示器21、鍵盤22、光標控制器23、硬拷貝器、以及聲音取樣器25。該計算機系統(tǒng)的具體配置是由要使用計算機系統(tǒng)的特定應(yīng)用決定。例如，圖1中的計算機系統(tǒng)可以是個人數(shù)字助手(PDA)，筆記本計算機系統(tǒng)、主機、或者個人計算機。
圖2更詳細地表示了大容量存儲器。圖中表示出了作為固態(tài)硬驅(qū)動器的大容量存儲器17，它包括存儲信息的非易失存儲器30。存儲器30包括一個存儲單元(沒有表示出)陣列，其中每個存儲單元都可能處于兩個或多個模擬狀態(tài)。系統(tǒng)電源35為固態(tài)硬驅(qū)動器17提供穩(wěn)定的工作電壓。圖中表示了系統(tǒng)電源35具有精度為+/-10％的3.3伏的輸出電壓。除存儲器30外，固態(tài)硬驅(qū)動器17包括從系統(tǒng)電源35接收工作電壓的3.3伏元件37，和也可以從系統(tǒng)電源35中接收工作電壓的5.0伏元件38。然而，如圖所示，5.0伏元件38是從與系統(tǒng)電源35相連接、用于為存儲器30輸出各種電壓的DC/DC轉(zhuǎn)換器39中接收它們的工作電壓。
DC/DC轉(zhuǎn)換器39的饋電管腳包括VCC管腳，VPP管腳，VR管腳，和5v管腳。每個饋電管腳在內(nèi)部都與DC/DC轉(zhuǎn)換器39的電路相連接，每個饋電管腳又與每個其它的饋電管腳的電路絕緣。按照這種方式，饋電管腳之間是相互不連接的，并且減少了由在另一饋電管腳的負載的作用所產(chǎn)生的噪音。這樣，DC/DC轉(zhuǎn)換器39就可等同于提供了四個分立的DC/DC轉(zhuǎn)換器，每個都有一饋電管腳。
除I/O電路(工作電壓為3.3伏)外，存儲器30還具有5.25伏(+/-2％)的工作電壓VCC。對于所有的讀操作，由存儲器30使用工作電壓VCC，而且可由5.0伏元件38使用VCC。但是，最好是DC/DC轉(zhuǎn)換器39的VCC饋電管腳只為存儲器30提供電源，以減少DC/DC轉(zhuǎn)換器39的噪聲和負載。5v饋電管腳的輸出為5.0伏。
DC/DC轉(zhuǎn)換器也提供12.0伏(+/-2％)的編程電壓VPP給存儲器30的編程電壓調(diào)整電路45。另一方面，由虛線所示，DC/DC轉(zhuǎn)換器可以輸出11.0伏(精度為0.5-1％)的穩(wěn)定參考電壓VR。穩(wěn)定參考電壓VR饋電管腳是一能提供有限量電流的低電源管腳。如下所述，編程電壓調(diào)整電路45接收輸入電壓并提供與輸入電壓源無關(guān)的輸出電壓。輸入電壓可以是VPP或VR，輸出電壓可用作給非易失存儲單元編程的編程電壓。當給一個能實現(xiàn)三種或多種狀態(tài)的存儲單元(即存儲多于一位的數(shù)據(jù)的存儲單元)編程時，由編程電壓調(diào)整電路45提供的精度是特別有用的。IC卡19和20可以具有與固態(tài)硬驅(qū)動器17的結(jié)構(gòu)相似的結(jié)構(gòu)。
圖3更詳細地表示了存儲器。在一塊半導(dǎo)體基片上制作的存儲器30包括存儲陣列50，X解碼器52，Y解碼器54，傳感電路56，參考陣列58，控制器60，電壓開關(guān)62，指令接口64和編程調(diào)整電路45，它的操作如下所述。
用戶通過地址線66將地址提供給存儲器30并通過數(shù)據(jù)線68從存儲器30中接收數(shù)據(jù)。存儲器30使用存儲陣列50中的非易失存儲單元存儲數(shù)據(jù)。在編程期間可以改變非易失存儲單元的閾值電壓，這樣就允許存儲模擬電壓值。存儲陣列50可以包括任何類型的具有可編程閾值電壓的存儲單元，例如具有俘獲電介質(zhì)或浮動?xùn)艠O的存儲單元。在一個實施例中，存儲陣列50包含有快速存儲單元，它們每一個都能實現(xiàn)兩種或多種模擬狀態(tài)。
為了讀取存儲在存儲陣列50中的數(shù)據(jù)，X解碼器52和Y解碼器54根據(jù)經(jīng)過地址線66接收的由用戶提供的地址選取對應(yīng)的存儲陣列50中的數(shù)個存儲單元。X解碼器選取存儲陣列50中的適當行。為此，X解碼器也稱為行解碼器52。類似地，Y解碼器54選取存儲陣列50中的適當列。由于Y解碼器54的功能，Y解碼器54也稱作列解碼器54。
使從存儲陣列50中輸出的數(shù)據(jù)耦合到Y(jié)解碼器54，這將使數(shù)據(jù)傳到傳感電路56中。傳感電路56將選擇的存儲單元的狀態(tài)與參考單元陣列58中的參考單元的狀態(tài)比較。傳感電路56包括根據(jù)在存儲單元與參考單元之間的比較結(jié)果輸出數(shù)字邏輯電壓電平的差分比較器。按此方式，以數(shù)字數(shù)據(jù)表示和輸出存儲單元的模擬狀態(tài)。
對于存儲器30的一個實施例，控制器60控制存儲陣列50的擦除和編程?？刂破?0也控制多電平單元的編程。作為一個實施例，控制器60包括由在芯片上存儲器中存儲的微碼來控制的處理器。控制器60的具體實施不影響本高精度電壓調(diào)整電路。
控制器60通過行解碼器52、列解碼器54、傳感電路56、參考單元陣列58、電壓開關(guān)62、和編程電壓調(diào)整電路45的控制來管理存儲陣列50。電壓開關(guān)62控制各種需要讀出和擦除存儲陣列50的電壓電平，并且還為編程提供漏極電壓VDD。編程電壓調(diào)整電路45為編程提供選擇柵極電壓。
通過指令接口64將讀出、擦除和編程的用戶指令傳到控制器60。終端用戶通過三根控制引線向指令接口64發(fā)出指令，三根控制引線是輸出啟動OEB、寫入啟動WEB和芯片啟動CEB。
圖4表示了為編程配置的快速存儲單元?？焖俅鎯卧?0包括與編程電壓VG相連接的選擇柵極71。用于已有的快速存儲單元的典型編程電壓VG為由編程電源VPP提供的12.0伏。快速存儲單元70也包括浮動?xùn)艠O72、源極73、和漏極74，其中在基片75上形成源極73和漏極74。實質(zhì)上用具有按存儲在浮動?xùn)艠O72上的電荷量而變化的閾值電壓Vt的場效應(yīng)晶體管(″FET″)作為存儲單元。將電荷設(shè)置在浮動?xùn)艠O72上的主要機制是熱電子注入?？焖俅鎯卧?0可以實現(xiàn)兩種或多種模擬狀態(tài)。
通過對選擇柵極71施加編程電壓VG來使快速存儲單元的FET導(dǎo)通，使電流從漏極74流到源極73。編程電壓VG也在基片75和浮動?xùn)艠O之間產(chǎn)生″縱向″電場?？v向電場中的電子流用具有頭朝浮動?xùn)艠O72和尾朝基片75的箭頭表示。這基本上表示了縱向電場中電流的方向。如圖所示，源極73與系統(tǒng)地VSS相連，漏極74與漏電壓VDD相接。漏極74與源極73之間的電位差產(chǎn)生了使電子從源極73穿過溝道朝漏極74加速的″水平″電場。作為一個實施例，VDD高于源極73的電壓5-7伏就足夠了。水平電場中的電子流用頭朝漏極74和尾朝源極73的箭頭表示。這就基本上表示了電子流穿過溝道的方向。加速了的或者“熱”的電子與基片75的晶格結(jié)構(gòu)碰撞，并且某些熱電子就會由于縱向電場的作用而帶到浮動?xùn)艠O上。以此方式，可以增加存儲在浮動?xùn)艠O上的電荷量。
控制器60控制使用一個或多個″編程脈沖″加到快速存儲單元上的電壓，以便給該快速存儲單元編程。編程脈沖在施加編程電壓VG和漏電壓VDD的時間是一個固定的時間長度。″編程周期″是由給快速存儲單元編程的特定編程算法所允許的最大時間。一個編程周期中典型地包括幾個編程脈沖。
圖5表示了根據(jù)一個實施例的編程電壓調(diào)整電路。在編程期間可以用編程電壓調(diào)節(jié)電路將編程電壓VG提供給存儲單元的選擇柵極。也可以在存儲單元的編程期間用編程電壓調(diào)整電路提供源電壓和漏電壓VDD。由編程電壓調(diào)整電路提供的精度特別有用，其中的存儲單元能實現(xiàn)三種或多種模擬狀態(tài)。
編程電壓調(diào)整電路45包括一個對輸入電壓Vin取樣來產(chǎn)生參考電壓Vref的取樣保持電路501，該取樣保持電路501在一個完整的編程周期期間保持參考電壓Vref。調(diào)整電路503用參考電壓Vref提供所需要的輸出電壓Vout。根據(jù)一個實施例，控制器決定取樣保持電路501何時取樣輸入電壓Vin并對調(diào)整電路503編程，以便對編程周期中的每個編程脈沖輸出所需要的輸出電壓。輸入電壓Vin是編程電壓VPP，而輸出電壓Vout是為了編程所提供給存儲單元的柵極的柵極電壓。此外，輸入電壓Vin可以是穩(wěn)定的參考電壓VR。
取樣保持電路501包括與輸入電壓Vin連接的輸入電路505、與輸入電路505連接的開關(guān)510、和與開關(guān)510連接的電壓參考電路515。輸入電路505表示為在輸入電壓Vin和系統(tǒng)地VSS之間串聯(lián)連接的電阻R1和R2。開關(guān)510表示為其漏極在節(jié)點506處與輸入電路505連接的n溝道場效應(yīng)晶體管(″FET″)N1。這樣，當開關(guān)510閉合時，電阻R1和R2構(gòu)成為將參考電壓Vref提供給電壓參考電路515的分壓器。對于本實施例，電阻R1和R2最好等值的，以便參考電壓值Vref等于VPP的一半。
FET N1晌應(yīng)提供給FET N1的柵極的取樣啟動信號SMPLEN而導(dǎo)通和斷開。最好是使FET N1盡可能小以便減少當FET N1斷開時的電容性導(dǎo)通。SMPLEM信號是一個有效高電平信號。
FET N1的源極與電壓參考電路515相連接，該電路包括連接在FETN1的源極與系統(tǒng)地VSS之間的一個電容器C1。當開關(guān)510閉合時，由輸入電路505提供的參考電壓Vref耦合到電壓參考電路515上。對于本實施例，當開關(guān)510閉合時，給電容器C1充電到參考電壓Vref。開關(guān)510最好是接通足夠長的時間以確保使電容器C1充電到Vref。當開關(guān)510斷開時，輸入電路505與電壓參考電路510斷開，電容器C1保持參考電壓Vref。必須選擇電容器C1以便在一個編程周期期間電容器C1保持參考電壓Vref。對于本實施例，1毫秒的時間足夠了。進一步地，和調(diào)整電路503的等效電容相比，電容器最好是非常大，以減少經(jīng)過調(diào)調(diào)整路503耦合到電容器C1上的噪聲的影響。
電容器會由于漏電而隨時間放電，且由于它們的瞬態(tài)特性而通常不能用作參考電壓。然而，對于為非易失存儲單元編程而言，電容器的電壓能夠保持穩(wěn)定的時間長度對于在整個編程操作過程中提供參考電壓Vref是足夠的。必須在編程操作過程之間對電容器再充電，這就意味著參考電壓在一個編程操作過程與另一個操作過程之間按外部電源的設(shè)定精度而變化，但對于每個編程操作過程而言，參考電壓Vref從一個編程脈沖到另一個編程脈沖卻是保持穩(wěn)定的。當給存儲單元編程時，這種附加穩(wěn)定性有助于確保有更穩(wěn)定的柵電壓和柵階躍電壓，從而減少了編程溢出的可能性。
可以將編程電壓調(diào)整電路45用作任何不需要恒定調(diào)節(jié)的應(yīng)用場合的電壓調(diào)整電路。就象在本實施例中那樣，如果只需要在有限的時間內(nèi)由取樣保持電路提供參考電壓，那么，可以使用該電壓調(diào)整電路。
如圖所示，調(diào)整電路503包括一個運算放大器520和可編程電阻分壓器電路525。將運算放大器520連接為具有預(yù)定增益的不倒相放大器，該放大器的正輸入與電壓參考電路515耦合，它的負輸入經(jīng)過可編程電阻分壓器電路525與調(diào)整電路503的輸出耦合。編程電壓源VPP是運算放大器520的電源。
可編程電阻分壓器電路525包括在運算放大器520的輸出和系統(tǒng)地VSS之間串聯(lián)的電阻R3-Rk，從而限定了許多節(jié)點，在運算放大器520的輸出和電阻R3之間的節(jié)點以及各個電阻之間的節(jié)點。多個n溝道FETN2-NK的漏極與相應(yīng)的一個節(jié)點相連，并且它們的源極與提供公共輸出電壓Vout的公共輸出節(jié)點相連。這些FET N2-Nk響應(yīng)在其柵極所加的控制電壓起開關(guān)的作用。由在編程期間根據(jù)上述的精確定位算法控制輸出電壓Vout的控制器來提供控制電壓。最好是在任何一個時刻僅有一個FET N2-Nk導(dǎo)通。最好是電阻R3-Rk的阻值是相等的，從而提供一組以相等的步長增加的輸出電壓Vout。最大電壓Vmax、最小電壓Vmin、以及步長的大小最好是精選的以便提供所用的特定編程算法所需要的值。對于本實施例，Vout的電壓范圍是2.7伏至10.8伏，步長為20毫伏。因而，在運算放大器的輸出端的電壓正好等于10.8伏，而在電阻Rk上的電壓等于2.7伏。因此運算放大器520的負輸入端實際上在不同的抽頭點(不僅是圖中所示的抽頭點)與可編程電阻分壓器525相連接。一個“抽頭點”是電阻分壓器525中的電阻之間的節(jié)點。
圖6表示輸入電路505的另一實施例。本實施例的輸入電路505更快地給電容器C1充電。圖中示出了分別通過信號線605、610、以及615控制輸入電路505操作的三個控制信號SMPLEN、SAMPLEB和PRECHGB。由控制器(沒有示出)提供控制信號，下面更詳細地描述它們的操作。SMPLEN信號控制使開關(guān)電路510的FET N1接通和斷開的電平移動器620。當HOLD信號為邏輯高(有效)時，電平移動器620給FETN1的柵極輸出高電壓信號，使FET接通，從而使電容器C1在節(jié)點506與輸入電路505相耦合。
SAMPLEB信號控制使p溝道FETTP1和n溝道FET TN1接通和斷開的電平移動器625。電平移動器625有一信號輸出，使得在任何給定的時刻僅有一個FET接通。當SAMPLEB為邏輯高(無效)時，F(xiàn)ET TP1斷開并且FET TN1接通。當SAMPLEB為邏輯低(有效)時，F(xiàn)ET TP1接通并且FET TN1斷開。
PRECHGB信號控制電平移動器630，電平移動器630使p溝道FET TP2和n溝道FET TN1接通和斷開。電平移動器630有互補的輸出，其中非反相的輸出耦合到FET TP2的柵極，并且反相的輸出耦合到FET TN2的柵極。因而，F(xiàn)ET TP2和TN2或者是都接通或者是都斷開。當PRECHGB為邏輯高(無效)時，F(xiàn)ET TP2和TN2都斷開。當PRECHGB為邏輯低(有效)時，F(xiàn)ET TP2和TN2都接通。由VPP電源給每一電平移動器620、625和630供電。當輸入控制信號為邏輯高時，非反相輸出端輸出與VPP近似相等的電壓，當輸入控制信號為邏輯低時，反相輸出端輸出相同的電壓。
當SAMPLEB信號為有效的邏輯低時，電阻R1和R2在節(jié)點506提供參考電壓Vref。如前所述，電阻R1最好與電阻R2相等以使Vref等于VPP的一半。電阻器R2連接在節(jié)點506和系統(tǒng)地VSS之間，從而，當SAMPLEB和PRECHGB信號為無效的高電平時使開關(guān)FETN1的漏極下拉到系統(tǒng)地。這有效地使電容器C1與來自VPP電源的任何噪聲隔離，否則這些噪聲會通過輸入電路505和開關(guān)510耦合到電容器。
設(shè)置P溝道FET TP3和P4作為當閉合開關(guān)510時快速給電容C1預(yù)先充電的預(yù)先充電電路。根據(jù)PRECHGB信號啟動和關(guān)閉預(yù)先充電電路，這將通過使FET TP2和TN2接通在電源VPP和系統(tǒng)地VSS之間產(chǎn)生一個通路，并且通過使FET TP2和TN2斷開而消除該通路。FETTP3和TP4都有與其源極相連接的基片和與其柵極相耦合的漏極。由預(yù)先充電電路產(chǎn)生的電流大于電阻R1和R2提供的電流，并能快速地給電容器預(yù)先充電，減小了給電容器C1充電所需要的總的時間。
圖7是一個表示輸入電路505響應(yīng)控制信號的操作的定時關(guān)系圖。最初，開關(guān)510是斷開的，并且取樣保持電路處于斷開狀態(tài)。在時刻t1，當SAMPLEN信號上升為有效高電平時接通開關(guān)510。同時，要求PRECHGB和SAMPLEB信號為有效的低電平以增加給電容器C1充電的速率。預(yù)充電的這一期間稱為取樣保持電路501的預(yù)充電狀態(tài)。在時刻t2，PRECHGB信號進入無效高電平，從而結(jié)束預(yù)充電狀態(tài)并開始取樣保持電路501的充電狀態(tài)。電容器在充電狀態(tài)期間完全充電到參考電壓Vref。預(yù)充電和充電狀態(tài)一起確定了取樣保持電路501的取樣狀態(tài)，其中對輸入電壓Vin進行了取樣。在時刻t3，所有三種控制信號都進入無效電平，開關(guān)510斷開，使得取樣保持電路501進入保持狀態(tài)，電容器在此狀態(tài)下保持為參考電壓Vref。
圖8表示了根據(jù)一個實施例的運算放大器。運算放大器520包括一對差分輸入的p溝道FETTP11和TP12。TP12的柵極與正端的電壓V+相連接，而TP11的柵極與負端的電壓V-相連接。如圖5所示，運算放大器520的正端與電容器C1耦合，而電壓V+為參考電壓Vref。電壓V-為來自可編程電阻分壓電路530的電壓。當啟動運算放大器520時，P溝道FET TP10用作不同F(xiàn)ET對的電流源。啟動信號的互補對、OPAMPEN和OPAMPENB由控制器60或者其它的控制電路提供，用于啟動和禁止運算放大器520。當運算放大器520禁止時，輸出節(jié)點804是三狀態(tài)的，以便可以與其它電壓輸入一起使用可編程電阻分壓電路530。
P溝道FET TP13和TP14分別是限制節(jié)點801和802處電壓的渥爾曼放大器。限制節(jié)點802處的電壓就限制了FET TP12的漏極到源極的電壓，以避免產(chǎn)生穿過FET TP12的柵極的熱電子。熱電子會大大地增加電容器C1放電的速率，而且應(yīng)避免這樣的效果以更好地確保電容器C1在所需要的時間長度內(nèi)提供參考電壓Vref。
P溝道FET TP16-TP19用作為給渥爾曼放大器FET TP13和TP14的柵極提供偏壓的電壓分壓電路。節(jié)點803處的電壓大約等于VPP的四分之一。FET TP16-TP19可以等效地用電阻取代。當禁止運算放大器520時，F(xiàn)ET TP15使VPP與FET TP16-TP19斷開。
運算放大器520的輸出級包括電容器C10、和n溝道FET TN16與TN17、以及TP23。FET TN16是一個低閾值電壓的并使FET TN17與輸出節(jié)點804處的高電平電壓隔開的厚氧化物器件。當啟動運算放大器520時，F(xiàn)ET TP23作為輸出級的電流源。
運算放大器520的啟動電路包括n溝道FET TN13-TN15和P溝道FET TP20-TP22。當OPAMPEN信號是邏輯高電平而OPAMPENB信號為邏輯低電平時，就啟動運算放大器520。當OPAMPEN信號是邏輯低電平而OPAMPENB信號為邏輯高電平時，就禁止運算放大器520。禁止運算放大器會使得FET TP10、TN11和TN12斷開，從而不能給差分對tP11和TP12提供電流。進一步地，接通FETTN13和TN14，這就斷開了FET TN16和TN17，從而使得輸出節(jié)點804與系統(tǒng)地VSS斷開。最后，接通FET TP20，這就會使得FET TP23的柵極電位向VPP上拉。從而斷開FET TP23，這就使得輸出節(jié)點804與VPP斷開。因此，當禁止運算放大器520時，輸出節(jié)點就會浮動。
在前面的詳細說明中，參考具體的典型實施例已對本發(fā)明進行了描述。因而應(yīng)認為這些詳細說明和附圖是示范性的而不是限制性的。而且，很顯然在不離開用所附權(quán)利要求限定的本發(fā)明的實質(zhì)和范圍的情況下可以對它進行各種修改和改變。
權(quán)利要求
1.一種電壓調(diào)整電路，包括一個取樣保持電路，取樣保持電路用于對輸入電壓取樣并保持由響應(yīng)該輸入電壓所產(chǎn)生的參考電壓，取樣保持電路包括保持參考電壓的電容器；一個調(diào)整電路，調(diào)整電路與取樣保持電路的電容器相耦合，調(diào)整電路利用電容器供給的參考電壓輸出一個輸出電壓。
2.如權(quán)利要求1所述的電壓調(diào)整電路，其中所述的取樣保持電路進一步包括一個與輸入電壓相耦合的輸入電路，所述輸入電路用于根據(jù)輸入電壓產(chǎn)生參考電壓；一個與輸入電路和電容器耦合的開關(guān)，所述開關(guān)用于當控制信號在第一狀態(tài)時根據(jù)該控制信號使輸入電路與電容器耦合以便使電容器充電到參考電壓，并且當控制信號在第二狀態(tài)時使輸入電路與電容器斷開。
3.如權(quán)利要求2所述的電壓調(diào)整電路，其中所述的輸入電路包括一個與輸入電壓相耦合的第一電阻器；一個與第一電阻器串聯(lián)并耦合到系統(tǒng)地的第二電阻器，其中在第一和第二電阻器之間的節(jié)點處提供參考電壓。
4.如權(quán)利要求3所述的電壓調(diào)整電路，其中所述的輸入電路進一步包括一個與所述的節(jié)點和電源電壓耦合的預(yù)充電電路，所述的預(yù)充電電路用于快速地給電容器充電。
5.如權(quán)利要求4所述的電壓調(diào)整電路，其中根據(jù)第二控制信號使第一電阻器與電源電壓耦合。
6.如權(quán)利要求5所述的電壓調(diào)整電路，其中根據(jù)第三控制信號使預(yù)充電電路與電源電壓耦合。
7.如權(quán)利要求3所述的電壓調(diào)整電路，其中所述的輸入電壓與電源電壓等效。
8.如權(quán)利要求1所述的電壓調(diào)整電路，其中所述的調(diào)整電路包括一個具有一個輸出端、一個正輸入端和一個負輸入端的運算放大器，其中使正輸入端連接成接收參考電壓；一個與運算放大器的輸出端相連接的可編程電阻分壓電路，所述的可編程電阻分壓電路用于根據(jù)運算放大器的輸出和控制信號提供輸出電壓，其中運算放大器的負輸入端連接到可編程電阻分壓電路中。
9.如權(quán)利要求8所述的電壓調(diào)整電路，其中所述的運算放大器包括一個具有柵極的p溝道埸效應(yīng)晶體管，柵極為正輸入端。
10.如權(quán)利要求8所述的電壓調(diào)整電路，其中所述的電容器的第一電容量大于運算放大器的電容量。
11.如權(quán)利要求8所述的電壓調(diào)整電路，其中所述的可編程電阻分壓電路包括串聯(lián)在運算放大器的輸出和系統(tǒng)地之間的多個電阻器；以及一個與多個電阻器連接的選擇器電路，所述的選擇器電路用于在多個電阻器中選擇一個抽頭點以便輸出一個輸出電壓。
12.一種編程電壓調(diào)整電路，它位于非易失存儲器件中，用于供給柵極電壓以便給一個非易失存儲單元編程，它包括一個與外部輸入電壓相連接的取樣保持電路，取樣保持電路用于對外部輸入電壓取樣并保持由響應(yīng)輸入電壓所產(chǎn)生的參考電壓，取樣保持電路包括保持參考電壓的電容器；以及一個與取樣保持電路的電容器相連接的調(diào)整電路，調(diào)整電路利用電容器供給的參考電壓來輸出一個編程輸出電壓。
13.如權(quán)利要求12所述的編程電壓調(diào)整電路，其中由一個穩(wěn)壓電源供給所述的外部輸入電壓。
14.如權(quán)利要求13所述的編程電壓調(diào)整電路，其中由一個靜態(tài)參考電壓提供所述的外部輸入電壓。
15.如權(quán)利要求12所述的編程電壓調(diào)整電路，其中所述的取樣保持電路進一步包括一個與輸入電壓相連接的輸入電路，所述輸入電路用于根據(jù)輸入電壓產(chǎn)生參考電壓；一個與輸入電路和電容器耦合的開關(guān)，所述開關(guān)用于當控制信號在第一狀態(tài)時根據(jù)該控制信號使輸入電路與電容器耦合以便使電容器充電到參考電壓，并且當控制信號在第二狀態(tài)時使輸入電路與電容器斷開。
16.如權(quán)利要求15所述的編程電壓調(diào)整電路，其中所述的輸入電路包括一個與外部輸入電壓相耦合的第一電阻器；一個串聯(lián)在第一電阻器與系統(tǒng)地之間的第二電阻器，其中在第一和第二電阻器之間的節(jié)點處提供參考電壓。
17.如權(quán)利要求16所述的編程電壓調(diào)整電路，其中所述的輸入電路進一步包括一個與所述的節(jié)點和電源電壓耦合的預(yù)充電電路，所述的預(yù)充電電路用于快速地給電容器充電。
18.如權(quán)利要求17所述的編程電壓調(diào)整電路，其中根據(jù)第二控制信號使第一電阻器與電源電壓耦合。
19.如權(quán)利要求18所述的編程電壓調(diào)整電路，其中根據(jù)第三控制信號使預(yù)充電電路與電源電壓耦合。
20.如權(quán)利要求17所述的編程電壓調(diào)整電路，其中所述的輸入電壓與電源電壓等效。
21.如權(quán)利要求12所述的編程電壓調(diào)整電路，其中所述的調(diào)整電路包括一個具有一個輸出端、一個正輸入端和一個負輸入端的運算放大器，其中使正輸入端連接成接收參考電壓；一個與運算放大器的輸出端相連接的可編程電阻分壓電路，所述的可編程電阻分壓電路用于根據(jù)運算放大器的輸出和控制信號提供輸出電壓，其中運算放大器的負輸入端連接到可編程電阻分壓電路中。
22.如權(quán)利要求21所述的編程電壓調(diào)整電路，其中所述的運算放大器包括一個具有柵極的p溝道埸效應(yīng)晶體管，柵極為正輸入端。
23.如權(quán)利要求21所述的編程電壓調(diào)整電路，其中所述的電容器的第一電容量大于運算放大器的電容量。
24.如權(quán)利要求21所述的編程電壓調(diào)整電路，其中所述的可編程電阻分壓電路包括串聯(lián)在運算放大器的輸出和系統(tǒng)地之間的多個電阻器；以及一個與多個電阻器連接的選擇器電路，所述的選擇器電路用于在多個電阻器中選擇一個抽頭點以便輸出一個輸出電壓。
25.如權(quán)利要求12所述的編程電壓調(diào)整電路，其中所述的編程電壓調(diào)整電路給非易失存儲單元的漏極提供漏電壓以便給非易失存儲單元編程。
26.如權(quán)利要求12所述的編程電壓調(diào)整電路，其中所述的編程電壓調(diào)整電路給非易失存儲單元的源極提供源電壓以便給非易失存儲單元編程。
27.如權(quán)利要求12所述的編程電壓調(diào)整電路，其中所述的非易失存儲器單元能實現(xiàn)至少三種模擬狀態(tài)。
28.一種計算機系統(tǒng)，包括一個提供工作電壓的電源；一個連接成接收工作電壓的DC-DC轉(zhuǎn)換器，所述DC-DC轉(zhuǎn)換器用于輸出一個編程的電壓電平；一個連接成接收編程電壓電平的非易失存儲器件，所述非易失存儲器件包括一個提供柵極電壓以便給一個非易失存儲單元編程的編程電壓調(diào)整電路，所述的編程電壓調(diào)整電路包括一個與外部輸入電壓相連接的取樣保持電路，取樣保持電路用于對外部輸入電壓取樣并保持由響應(yīng)輸入電壓所產(chǎn)生的參考電壓，取樣保持電路包括保持參考電壓的一個電容器；以及一個與取樣保持電路的電容器相連接的調(diào)整電路，調(diào)整電路使用電容器供給的參考電壓來輸出一個編程輸出電壓。
29.如權(quán)利要求28所述的計算機系統(tǒng)，其中由一個穩(wěn)壓電源供給所述的外部輸入電壓。
30.如權(quán)利要求29所述的計算機系統(tǒng)，其中由一個靜態(tài)參考電壓提供所述的外部輸入電壓。
31.如權(quán)利要求28所述的計算機系統(tǒng)，其中所述的取樣保持電路進一步包括一個與輸入電壓相連接的輸入電路，所述輸入電路用于根據(jù)輸入電壓產(chǎn)生參考電壓；一個與輸入電路和電容耦合的開關(guān)，所述開關(guān)用于當控制信號在第一狀態(tài)時根據(jù)控制信號使輸入電路與電容器耦合以便使電容器充電到參考電壓，并且當控制信號在第二狀態(tài)時使輸入電路與電容器斷開。
32.如權(quán)利要求31所述的計算機系統(tǒng)，其中所述的輸入電路包括一個與外部輸入電壓相耦合的第一電阻器；一個串聯(lián)在第一電阻器與系統(tǒng)地之間的第二電阻器，其中在第一和第二電阻器之間的節(jié)點處提供參考電壓。
33.如權(quán)利要求32所述的計算機系統(tǒng)，其中所述的輸入電路進一步包括一個與所述的節(jié)點和電源電壓耦合的預(yù)充電電路，所述的預(yù)充電電路用于快速地給電容器充電。
34.如權(quán)利要求33所述的計算機系統(tǒng)，其中根據(jù)第二控制信號使第一電阻器與電源電壓耦合。
35.如權(quán)利要求34所述的計算機系統(tǒng)，其中根據(jù)第三控制信號使預(yù)充電電路與電源電壓耦合。
36.如權(quán)利要求32所述的計算機系統(tǒng)，其中所述的輸入電壓與電源電壓等效。
37.如權(quán)利要求28所述的計算機系統(tǒng)，其中所述的調(diào)整電路包括一個具有一個輸出端、一個正輸入端和一個負輸入端的運算放大器，其中使正輸入端連接成接收參考電壓；一個與運算放大器的輸出端相連接的可編程電阻分壓電路，所述的可編程電阻分壓電路用于根據(jù)運算放大器的輸出和控制信號提供輸出電壓，其中運算放大器的負輸入端連接到可編程電阻分壓電路中。
38.如權(quán)利要求37所述的計算機系統(tǒng)，其中所述的運算放大器包括一個具有柵極的p溝道埸效應(yīng)晶體管，柵極為正輸入端。
39.如權(quán)利要求37所述的計算機系統(tǒng)，其中所述的電容器的第一電容量大于運算放大器的電容量。
40.如權(quán)利要求37所述的計算機系統(tǒng)，其中所述的可編程電阻分壓電路包括串聯(lián)在運算放大器的輸出和系統(tǒng)地之間的多個電阻器；以及一個與多個電阻器連接的選擇器電路，所述的選擇器電路用于在多個電阻器中選擇一個抽頭點以便輸出一個輸出電壓。
41.如權(quán)利要求28所述的計算機系統(tǒng)，其中所述的DC-DC轉(zhuǎn)換器包括多個饋電管腳，每一饋電管腳都與其它管腳絕緣，從而減少噪聲。
42.如權(quán)利要求28所述的計算機系統(tǒng)，其中所述的編程電壓調(diào)整電路給非易失存儲單元的漏極提供漏電壓以便給非易失存儲單元編程。
43.如權(quán)利要求28所述的計算機系統(tǒng)，其中所述的編程電壓調(diào)整電路給非易失存儲單元的源極提供源電壓以便給非易失存儲單元編程。
44.如權(quán)利要求28所述的計算機系統(tǒng)，其中所述的非易失存儲器單元能獲得至少三種模擬狀態(tài)。
45.一種根據(jù)輸入電壓產(chǎn)生輸出電壓的方法，所述的方法包括如下步驟接收輸入電壓；根據(jù)輸入電壓產(chǎn)生參考電壓；將電容器充電到參考電壓；由電容器保持參考電壓；用由電容器供給的參考電壓產(chǎn)生輸出電壓。
46.一種計算機系統(tǒng)，包括一個提供工作電壓的電源；一個固態(tài)硬驅(qū)動器，用于存儲數(shù)據(jù)和用于模擬一個磁硬盤驅(qū)動器，所述的固態(tài)硬驅(qū)動器包括一個連接成接收工作電壓的DC-DC轉(zhuǎn)換器，所述DC-DC轉(zhuǎn)換器用于輸出一個編程的電壓電平；一個連接成接收編程電壓電平的非易失存儲器件，所述非易失存儲器件包括一個提供柵極電壓以便給一個非易失存儲單元編程的編程電壓調(diào)整電路，所述的編程電壓調(diào)整電路包括一個與外部輸入電壓相連接的取樣保持電路，取樣保持電路用于對外部輸入電壓取樣并保持由響應(yīng)輸入電壓所產(chǎn)生的參考電壓，取樣保持電路包括保持參考電壓的一個電容器；以及一個與取樣保持電路的電容器相連接的調(diào)整電路，調(diào)整電路用電容器供給的參考電壓來輸出一個編程輸出電壓。
47.如權(quán)利要求46所述的計算機系統(tǒng)，其中由一個穩(wěn)壓電源供給所述的外部輸入電壓。
48.如權(quán)利要求47所述的計算機系統(tǒng)，其中由一個靜態(tài)參考電壓提供所述的外部輸入電壓。
49.如權(quán)利要求46所述的計算機系統(tǒng)，其中所述的取樣保持電路進一步包括一個與輸入電壓相連接的輸入電路，所述輸入電路用于根據(jù)輸入電壓產(chǎn)生參考電壓；一個與輸入電路和電容器耦合的開關(guān)，所述開關(guān)用于當控制信號在第一狀態(tài)時根據(jù)控制信號使輸入電路與電容器耦合以便使電容器充電到參考電壓，并且當控制信號在第二狀態(tài)時使輸入電路與電容器斷開。
50.如權(quán)利要求49所述的計算機系統(tǒng)，其中所述的輸入電路包括一個與外部輸入電壓相耦合的第一電阻器；一個串聯(lián)在第一電阻器與系統(tǒng)地之間的第二電阻器，其中在第一和第二電阻器之間的節(jié)點處提供參考電壓。
51.如權(quán)利要求50所述的計算機系統(tǒng)，其中所述的輸入電路進一步包括一個與所述的節(jié)點和電源電壓耦合的預(yù)充電電路，所述的預(yù)充電電路用于快速地給電容器充電。
52.如權(quán)利要求51所述的計算機系統(tǒng)，其中根據(jù)第二控制信號使第一電阻器與電源電壓耦合。
53.如權(quán)利要求52所述的計算機系統(tǒng)，其中根據(jù)第三控制信號使預(yù)充電電路與電源電壓耦合。
54.如權(quán)利要求50所述的計算機系統(tǒng)，其中所述的輸入電壓與電源電壓等效。
55.如權(quán)利要求46所述的計算機系統(tǒng)，其中所述的調(diào)整電路包括一個具有一個輸出端、一個正輸入端和一個負輸入端的運算放大器，其中使正輸入端連接成接收參考電壓；一個與運算放大器的輸出端相連接的可編程電阻分壓電路，所述的可編程電阻分壓電路用于根據(jù)運算放大器的輸出和控制信號提供輸出電壓，其中運算放大器的負輸入端連接到可編程電阻分壓電路中。
56.如權(quán)利要求55所述的計算機系統(tǒng)，其中所述的運算放大器包括一個具有柵極的p溝道埸效應(yīng)晶體管，柵極為正輸入端。
57如權(quán)利要求55所述的計算機系統(tǒng)，其中所述的電容器的第一電容量大于運算放大器的電容量。
58如權(quán)利要求55所述的計算機系統(tǒng)，其中所述的可編程電阻分壓電路包括串聯(lián)在運算放大器的輸出和系統(tǒng)地之間的多個電阻器；以及一個與多個電阻器連接的選擇器電路，所述的選擇器電路用于在多個電阻器中選擇一個抽頭點以便輸出一個輸出電壓。
59.如權(quán)利要求46所述的計算機系統(tǒng)，其中所述的DC-DC轉(zhuǎn)換器包括多個饋電管腳，每一饋電管腳都與其它管腳絕緣，從而減少噪聲。
60.如權(quán)利要求46所述的計算機系統(tǒng)，其中所述的編程電壓調(diào)整電路給非易失存儲單元的漏極提供漏電壓以便給非易失存儲單元編程。
61.如權(quán)利要求46所述的計算機系統(tǒng)，其中所述的編程電壓調(diào)整電路給非易失存儲單元的源極提供源電壓以便給非易失存儲單元編程。
62.如權(quán)利要求46所述的計算機系統(tǒng)，其中所述的非易失存儲器單元能實現(xiàn)至少三種模擬狀態(tài)。
63.一種計算機系統(tǒng)，包括一個提供工作電壓的電源；一個用于存儲數(shù)據(jù)的存儲器卡，存儲器卡包括一個連接成接收工作電壓的DC-DC轉(zhuǎn)換器，所述DC-DC轉(zhuǎn)換器用于輸出一個編程的電壓；一個連接成接收編程電壓電平的非易失存儲器件，所述非易失存儲器件包括一個提供柵極電壓以便給一個非易失存儲單元編程的編程電壓調(diào)整電路，所述的編程電壓調(diào)整電路包括一個與外部輸入電壓相連接的取樣保持電路，取樣保持電路用于對外部輸入電壓取樣并保持由響應(yīng)輸入電壓所產(chǎn)生的參考電壓，取樣保持電路包括保持參考電壓的一個電容器；以及一個與取樣保持電路的電容器相連接的調(diào)整電路，調(diào)整電路用電容器供給的參考電壓來輸出一個編程輸出電壓。
64.如權(quán)利要求63所述的計算機系統(tǒng)，其中由一個穩(wěn)壓電源供給所述的外部輸入電壓。
65.如權(quán)利要求64所述的計算機系統(tǒng)，其中由一個靜態(tài)參考電壓提供所述的外部輸入電壓。
66.如權(quán)利要求63所述的計算機系統(tǒng)，其中所述的取樣保持電路進一步包括一個與輸入電壓相連接的輸入電路，所述輸入電路用于根據(jù)輸入電壓產(chǎn)生參考電壓；一個與輸入電路和電容器耦合的開關(guān)，所述開關(guān)用于當控制信號在第一狀態(tài)時根據(jù)控制信號使輸入電路與電容器耦合以便使電容器充電到參考電壓，并且當控制信號在第二狀態(tài)時使輸入電路與電容器斷開。
67.如權(quán)利要求66所述的計算機系統(tǒng)，其中所述的輸入電路包括一個與外部輸入電壓相耦合的第一電阻器；一個串聯(lián)在第一電阻器與系統(tǒng)地之間的第二電阻器，其中在第一和第二電阻器之間的節(jié)點處提供參考電壓。
68.如權(quán)利要求67所述的計算機系統(tǒng)，其中所述的輸入電路進一步包括一個與所述的節(jié)點和電源電壓耦合的預(yù)充電電路，所述的預(yù)充電電路用于快速地給電容器充電。
69.如權(quán)利要求68所述的計算機系統(tǒng)，其中根據(jù)第二控制信號使第一電阻器與電源電壓耦合。
70.如權(quán)利要求69所述的計算機系統(tǒng)，其中根據(jù)第三控制信號使預(yù)充電電路與電源電壓耦合。
71.如權(quán)利要求67所述的計算機系統(tǒng)，其中所述的輸入電壓與電源電壓等效。
72.如權(quán)利要求63所述的計算機系統(tǒng)，其中所述的調(diào)整電路包括一個具有一個輸出端、一個正輸入端和一個負輸入端的運算放大器，其中使正輸入端連接成接收參考電壓；一個與運算放大器的輸出端相連接的可編程電阻分壓電路，所述的可編程電阻分壓電路用于根據(jù)運算放大器的輸出和控制信號提供輸出電壓，其中運算放大器的負輸入端連接到可編程電阻分壓電路中。
73.如權(quán)利要求72所述的計算機系統(tǒng)，其中所述的運算放大器包括一個具有柵極的p溝道埸效應(yīng)晶體管，柵極為正輸入端。
74.如權(quán)利要求72所述的計算機系統(tǒng)，其中所述的電容器的第一電容量大于運算放大器的電容量。
75如權(quán)利要求72述的計算機系統(tǒng)，其中所述的可編程電阻分壓電路包括串聯(lián)在運算放大器的輸出和系統(tǒng)地之間的多個電阻器；以及一個與多個電阻器連接的選擇器電路，所述的選擇器電路用于在多個電阻器中選擇一個抽頭點以便輸出一個輸出電壓。
76.如權(quán)利要求63所述的計算機系統(tǒng)，其中所述的DC-DC轉(zhuǎn)換器包括多個饋電管腳，每一饋電管腳都與其它管腳絕緣，從而減少噪聲。
77.如權(quán)利要求63所述的計算機系統(tǒng)，其中所述的編程電壓調(diào)整電路給非易失存儲單元的漏極提供漏電壓以便給非易失存儲單元編程。
78.如權(quán)利要求63所述的計算機系統(tǒng)，其中所述的編程電壓調(diào)整電路給非易失存儲單元的源極提供源電壓以便給非易失存儲單元編程。
79.如權(quán)利要求63所述的計算機系統(tǒng)，其中所述的非易失存儲器單元能獲得至少三種模擬狀態(tài)。
全文摘要
一種包括一個取樣保持電路(501)的電壓調(diào)整電路(45)，取樣保持電路(501)用于對輸入電壓(Vin)取樣。取樣保持電路(501)包括一個保持參考電壓的電容器(C1，515)。電壓調(diào)整電路(45)還包括一個與取樣保持電路(501)的電容器(C1)耦合的調(diào)整電路(503)。調(diào)整電路(503)利用電容器(C1)供給的參考電壓來輸出一個輸出電壓?？梢杂秒妷赫{(diào)整電路(45)為具有兩種或更多種模擬狀態(tài)的編程存儲單元提供高精度的編程電壓。
文檔編號G11C16/30GK1150486SQ95193344
公開日1997年5月21日 申請日期1995年5月4日 優(yōu)先權(quán)日1994年6月1日
發(fā)明者K·泰德勞, S·吉尼, A·發(fā)齊奧, G·阿伍德, J·扎瓦尼發(fā)德, K·沃齊喬思基 申請人:英特爾公司