本公開涉及一種半導(dǎo)體系統(tǒng),該半導(dǎo)體系統(tǒng)用于當(dāng)自動刷新操作和自刷新操作中的每一者被執(zhí)行設(shè)置數(shù)目的次數(shù)時,通過執(zhí)行讀取-修改-寫入操作來糾正內(nèi)部數(shù)據(jù)的錯誤。
背景技術(shù):
1、近來,為了提高半導(dǎo)體設(shè)備的操作速度,已經(jīng)使用了每時鐘周期輸入和輸出多位數(shù)據(jù)的方法,諸如ddr2、ddr3、ddr4或ddr5。如果數(shù)據(jù)的輸入/輸出速度達到某一速度,附加地需要用于保證數(shù)據(jù)傳輸?shù)目煽啃缘膯为毜脑O(shè)備和方法,因為在傳輸數(shù)據(jù)的過程期間發(fā)生錯誤發(fā)生的概率也增加。
2、正在使用一種通過生成錯誤檢查碼并將錯誤檢查碼與數(shù)據(jù)一起傳輸來保證數(shù)據(jù)傳輸?shù)目煽啃缘姆椒?,錯誤檢查碼能夠檢查每當(dāng)傳輸數(shù)據(jù)時是否發(fā)生錯誤。錯誤檢查碼包括能夠檢測是否已經(jīng)發(fā)生錯誤的錯誤檢測碼(edc)和當(dāng)發(fā)生錯誤時能夠自動糾正錯誤的糾錯碼(ecc)。
技術(shù)實現(xiàn)思路
1、在一個實施例中,一種半導(dǎo)體系統(tǒng)可以包括:控制器,被配置為輸出時鐘、芯片選擇信號和命令地址,并且被配置為輸出數(shù)據(jù);以及半導(dǎo)體設(shè)備,被配置為當(dāng)與時鐘同步地輸入的芯片選擇信號和命令地址具有用于執(zhí)行自動刷新操作的組合時執(zhí)行自動刷新操作,被配置為當(dāng)自動刷新操作被執(zhí)行第一設(shè)置數(shù)目的次數(shù)時通過執(zhí)行讀取-修改-寫入操作而不是自動刷新操作來糾正存儲在半導(dǎo)體設(shè)備內(nèi)的內(nèi)部數(shù)據(jù)的錯誤并且存儲經(jīng)糾正的內(nèi)部數(shù)據(jù),被配置為當(dāng)與時鐘同步地輸入的芯片選擇信號和命令地址具有用于執(zhí)行自刷新操作的組合時執(zhí)行自刷新操作,并且被配置為當(dāng)自刷新操作被執(zhí)行第二設(shè)置數(shù)目的次數(shù)時通過執(zhí)行讀取-修改-寫入操作而不是自刷新操作來糾正存儲在半導(dǎo)體設(shè)備內(nèi)的內(nèi)部數(shù)據(jù)的錯誤并且存儲經(jīng)糾正的內(nèi)部數(shù)據(jù)。
2、在一個實施例中,一種半導(dǎo)體設(shè)備可以包括:讀取-修改-寫入控制電路,被配置為當(dāng)自刷新操作被執(zhí)行設(shè)置數(shù)目的次數(shù)時生成功率控制信號,并且被配置為順序地生成內(nèi)部讀取信號和內(nèi)部寫入信號;電源電路,被配置為在功率控制信號被啟用的間隔期間向列控制電路供應(yīng)電源電壓;以及列控制電路,被配置為通過被供應(yīng)有電源電壓來操作,被配置為當(dāng)內(nèi)部讀取信號被輸入時通過接收內(nèi)部數(shù)據(jù)和內(nèi)部奇偶校驗來生成讀取數(shù)據(jù)和讀取奇偶校驗,并且被配置為當(dāng)內(nèi)部寫入信號被輸入時通過基于讀取奇偶校驗和寫入奇偶校驗糾正讀取數(shù)據(jù)的錯誤來輸出讀取數(shù)據(jù)作為內(nèi)部數(shù)據(jù)。
1.一種半導(dǎo)體系統(tǒng),包括:
2.如權(quán)利要求1所述的半導(dǎo)體系統(tǒng),其中所述半導(dǎo)體設(shè)備被配置為:通過執(zhí)行所述自動刷新操作的智能刷新操作,來執(zhí)行激活與對應(yīng)于目標(biāo)地址的字線鄰近的字線的操作。
3.如權(quán)利要求1所述的半導(dǎo)體系統(tǒng),其中所述半導(dǎo)體設(shè)備包括:
4.如權(quán)利要求3所述的半導(dǎo)體系統(tǒng),其中所述行控制電路被配置為:當(dāng)所述內(nèi)部活動信號和所述內(nèi)部刷新信號被輸入時,基于所述行地址來激活所述多個字線。
5.如權(quán)利要求3所述的半導(dǎo)體系統(tǒng),其中所述電源電路包括開關(guān),所述開關(guān)在所述功率控制信號被啟用的所述間隔期間接通,并且被配置為將所述電源電壓供應(yīng)給所述列控制電路。
6.如權(quán)利要求3所述的半導(dǎo)體系統(tǒng),其中所述讀取-修改-寫入控制電路包括:
7.如權(quán)利要求6所述的半導(dǎo)體系統(tǒng),其中所述內(nèi)部活動信號生成電路包括:
8.如權(quán)利要求6所述的半導(dǎo)體系統(tǒng),其中所述讀取/寫入控制電路包括:
9.如權(quán)利要求6所述的半導(dǎo)體系統(tǒng),其中所述功率控制信號生成電路包括:
10.如權(quán)利要求3所述的半導(dǎo)體系統(tǒng),其中所述列控制電路被配置為:
11.如權(quán)利要求3所述的半導(dǎo)體系統(tǒng),其中所述列控制電路包括:
12.一種半導(dǎo)體設(shè)備,包括:
13.如權(quán)利要求12所述的半導(dǎo)體設(shè)備,其中所述電源電路被配置為:
14.如權(quán)利要求12所述的半導(dǎo)體設(shè)備,其中所述讀取-修改-寫入控制電路包括:
15.如權(quán)利要求14所述的半導(dǎo)體設(shè)備,其中所述內(nèi)部活動信號生成電路包括:
16.如權(quán)利要求14所述的半導(dǎo)體設(shè)備,其中所述讀取/寫入控制電路包括:
17.如權(quán)利要求14所述的半導(dǎo)體設(shè)備,其中所述功率控制信號生成電路包括:
18.如權(quán)利要求12所述的半導(dǎo)體設(shè)備,其中所述列控制電路包括:
19.如權(quán)利要求12所述的半導(dǎo)體設(shè)備,還包括:
20.如權(quán)利要求19所述的半導(dǎo)體設(shè)備,其中所述命令生成電路包括:
21.如權(quán)利要求19所述的半導(dǎo)體設(shè)備,其中所述行地址生成電路包括:
22.如權(quán)利要求19所述的半導(dǎo)體設(shè)備,其中所述刷新控制電路包括: