本發(fā)明涉及控制存儲(chǔ)器時(shí)鐘，特別是涉及一種存儲(chǔ)器時(shí)鐘控制電路和控制存儲(chǔ)器時(shí)鐘的方法，可以當(dāng)存儲(chǔ)器的供應(yīng)電壓(supply?voltage)小于存儲(chǔ)器的最低工作電壓但大于系統(tǒng)的系統(tǒng)重置電壓時(shí)，輸出邏輯低電平的存儲(chǔ)器時(shí)鐘信號(hào)以停止存儲(chǔ)器的運(yùn)行。

背景技術(shù)：

1、一般來(lái)說(shuō)，由處理器、存儲(chǔ)器控制器和存儲(chǔ)器組成的系統(tǒng)通常具有低電壓重置(brown-out?reset，bor)電路，用來(lái)當(dāng)系統(tǒng)電壓小于系統(tǒng)的系統(tǒng)重置電壓時(shí)重置系統(tǒng)。如果系統(tǒng)重置電壓設(shè)定得太高，系統(tǒng)就可能因?yàn)榧y波電壓(ripple?voltage)而被頻繁地重置。然而，如果系統(tǒng)重置電壓設(shè)定得太低，存儲(chǔ)器運(yùn)行的盲區(qū)(blind?zone)就變得更寬。

2、所謂的盲區(qū)是指存儲(chǔ)器的供應(yīng)電壓小于存儲(chǔ)器的最低工作電壓但大于系統(tǒng)的系統(tǒng)重置電壓的電壓范圍。在此盲區(qū)中，存儲(chǔ)器仍可執(zhí)行讀寫指令，即系統(tǒng)并未停止存儲(chǔ)器的運(yùn)行，但由于這時(shí)候的供應(yīng)電壓偏低，因此存儲(chǔ)器可能錯(cuò)誤地識(shí)別讀寫指令。另外，存儲(chǔ)器的供應(yīng)電壓與系統(tǒng)電壓相關(guān)聯(lián)。因此，這時(shí)候的系統(tǒng)電壓也偏低，且又沒有達(dá)到系統(tǒng)重置的標(biāo)準(zhǔn)，使得處理器可能不正常運(yùn)作以送出非預(yù)期的指令給存儲(chǔ)器。然而，上述這些情況都可能會(huì)對(duì)存儲(chǔ)器造成不可逆的后果。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明所要解決的技術(shù)問題在于，針對(duì)現(xiàn)有技術(shù)的不足提供一種存儲(chǔ)器時(shí)鐘控制電路和控制存儲(chǔ)器時(shí)鐘的方法，可以當(dāng)存儲(chǔ)器的供應(yīng)電壓小于存儲(chǔ)器的最低工作電壓但大于系統(tǒng)的系統(tǒng)重置電壓時(shí)，輸出邏輯低電平的存儲(chǔ)器時(shí)鐘信號(hào)以停止存儲(chǔ)器的運(yùn)行。

2、為了解決上述的技術(shù)問題，本發(fā)明所采用的其中一個(gè)技術(shù)方案是提供一種存儲(chǔ)器時(shí)鐘控制電路。存儲(chǔ)器時(shí)鐘控制電路耦接于至少一個(gè)存儲(chǔ)器控制器和至少一個(gè)存儲(chǔ)器之間，且包括電壓偵測(cè)電路以及第一邏輯電路。電壓偵測(cè)電路接收至少一個(gè)存儲(chǔ)器的供應(yīng)電壓，并且根據(jù)供應(yīng)電壓與至少一個(gè)閾值的比較結(jié)果輸出控制信號(hào)。至少一個(gè)閾值包括第一閾值，第一閾值大于系統(tǒng)重置電壓并小于至少一個(gè)存儲(chǔ)器的最低工作電壓。第一邏輯電路耦接電壓偵測(cè)電路、至少一個(gè)存儲(chǔ)器控制器和至少一個(gè)存儲(chǔ)器，用于接收控制信號(hào)和至少一個(gè)存儲(chǔ)器控制器提供的第一時(shí)鐘信號(hào)，并且根據(jù)控制信號(hào)輸出第一存儲(chǔ)器時(shí)鐘信號(hào)給至少一個(gè)存儲(chǔ)器。根據(jù)控制信號(hào)，第一邏輯電路在供應(yīng)電壓小于第一閾值時(shí)輸出時(shí)鐘中止信號(hào)給至少一個(gè)存儲(chǔ)器。

3、為了解決上述的技術(shù)問題，本發(fā)明所采用的另外一個(gè)技術(shù)方案是提供一種控制存儲(chǔ)器時(shí)鐘的方法。所述方法用于包括至少一個(gè)存儲(chǔ)器控制器和至少一個(gè)存儲(chǔ)器的系統(tǒng)，且包括如下步驟：配置電壓偵測(cè)電路接收至少一個(gè)存儲(chǔ)器的供應(yīng)電壓，并且根據(jù)供應(yīng)電壓與至少一個(gè)閾值的比較結(jié)果輸出控制信號(hào)，其中至少一個(gè)閾值包括第一閾值，第一閾值大于系統(tǒng)重置電壓并小于至少一個(gè)存儲(chǔ)器的最低工作電壓；以及配置第一邏輯電路接收控制信號(hào)和至少一個(gè)存儲(chǔ)器控制器提供的第一時(shí)鐘信號(hào)，并且根據(jù)控制信號(hào)輸出第一存儲(chǔ)器時(shí)鐘信號(hào)給至少一個(gè)存儲(chǔ)器，其中根據(jù)控制信號(hào)，第一邏輯電路在供應(yīng)電壓小于第一閾值時(shí)輸出時(shí)鐘中止信號(hào)給至少一個(gè)存儲(chǔ)器。

4、為了能夠更進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請(qǐng)參考以下有關(guān)本發(fā)明的詳細(xì)說(shuō)明與附圖，然而所提供的附圖僅用于提供參考與說(shuō)明，并非用于限制本發(fā)明。

技術(shù)特征：

1.一種存儲(chǔ)器時(shí)鐘控制電路，耦接于至少一個(gè)存儲(chǔ)器控制器和至少一個(gè)存儲(chǔ)器之間，且包括：

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器時(shí)鐘控制電路，其中響應(yīng)于所述控制信號(hào)為邏輯高電平，所述第一邏輯電路輸出為所述第一時(shí)鐘信號(hào)的所述第一存儲(chǔ)器時(shí)鐘信號(hào)，并響應(yīng)于所述控制信號(hào)為邏輯低電平，所述第一邏輯電路輸出為所述邏輯低電平的所述第一存儲(chǔ)器時(shí)鐘信號(hào)作為所述時(shí)鐘中止信號(hào)。

3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器時(shí)鐘控制電路，其中當(dāng)所述供應(yīng)電壓小于所述第一閾值時(shí)，所述電壓偵測(cè)電路輸出為所述邏輯低電平的所述控制信號(hào)。

4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器時(shí)鐘控制電路，其中所述至少一個(gè)閾值還包括第二閾值，所述第二閾值大于所述第一閾值并小于所述至少一個(gè)存儲(chǔ)器的所述最低工作電壓，且在所述電壓偵測(cè)電路輸出為所述邏輯低電平的所述控制信號(hào)之后，所述電壓偵測(cè)電路在所述供應(yīng)電壓大于所述第二閾值時(shí)輸出為所述邏輯高電平的所述控制信號(hào)。

5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器時(shí)鐘控制電路，其中所述至少一個(gè)存儲(chǔ)器控制器包括第一存儲(chǔ)器控制器和第二存儲(chǔ)器控制器，且所述第一邏輯電路耦接所述第一存儲(chǔ)器控制器并接收所述第一存儲(chǔ)器控制器提供的所述第一時(shí)鐘信號(hào)。

6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器時(shí)鐘控制電路，其中所述至少一個(gè)存儲(chǔ)器包括第一存儲(chǔ)器和第二存儲(chǔ)器，且所述第一邏輯電路耦接所述第一存儲(chǔ)器并輸出所述第一存儲(chǔ)器時(shí)鐘信號(hào)給所述第一存儲(chǔ)器。

7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器時(shí)鐘控制電路，還包括：

8.一種控制存儲(chǔ)器時(shí)鐘的方法，用于包括至少一個(gè)存儲(chǔ)器控制器和至少一個(gè)存儲(chǔ)器的系統(tǒng)，且包括：

9.根據(jù)權(quán)利要求8所述的方法，其中響應(yīng)于所述控制信號(hào)為邏輯高電平，所述第一邏輯電路輸出為所述第一時(shí)鐘信號(hào)的所述第一存儲(chǔ)器時(shí)鐘信號(hào)，并響應(yīng)于所述控制信號(hào)為邏輯低電平，所述第一邏輯電路輸出為所述邏輯低電平的所述第一存儲(chǔ)器時(shí)鐘信號(hào)作為所述時(shí)鐘中止信號(hào)。

10.根據(jù)權(quán)利要求9所述的方法，其中當(dāng)所述供應(yīng)電壓小于所述第一閾值時(shí)，所述電壓偵測(cè)電路輸出為所述邏輯低電平的所述控制信號(hào)。

技術(shù)總結(jié)
本發(fā)明公開一種存儲(chǔ)器時(shí)鐘控制電路和控制存儲(chǔ)器時(shí)鐘的方法。存儲(chǔ)器時(shí)鐘控制電路包括電壓偵測(cè)電路以及第一邏輯電路。電壓偵測(cè)電路接收至少一個(gè)存儲(chǔ)器的供應(yīng)電壓，并且根據(jù)供應(yīng)電壓與至少一個(gè)閾值的比較結(jié)果輸出控制信號(hào)。至少一個(gè)閾值包括第一閾值，第一閾值大于系統(tǒng)重置電壓并小于至少一個(gè)存儲(chǔ)器的最低工作電壓。第一邏輯電路用于接收控制信號(hào)和至少一個(gè)存儲(chǔ)器控制器提供的第一時(shí)鐘信號(hào)，并且根據(jù)控制信號(hào)輸出第一存儲(chǔ)器時(shí)鐘信號(hào)給至少一個(gè)存儲(chǔ)器。根據(jù)控制信號(hào)，第一邏輯電路在供應(yīng)電壓小于第一閾值時(shí)輸出時(shí)鐘中止信號(hào)給至少一個(gè)存儲(chǔ)器。

技術(shù)研發(fā)人員：劉韋成
受保護(hù)的技術(shù)使用者：瑞昱半導(dǎo)體股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/26