一種適用于eeprom和flash的靈敏放大器的制造方法
【專利摘要】本發(fā)明公開了一種適用于EEPROM和FLASH的靈敏放大器，包括基準(zhǔn)電流模塊、預(yù)充電模塊、電流比較模塊、判決模塊、數(shù)據(jù)鎖存模塊、數(shù)據(jù)輸出模塊、上電復(fù)位模塊七部分。本發(fā)明與傳統(tǒng)技術(shù)相比，采用了直接的電流比較模式，增加了預(yù)充電支路和反饋機(jī)制，使得存儲器的讀功耗得到進(jìn)一步的降低，非常適用于便攜式電子產(chǎn)品、射頻識別電子標(biāo)簽、雙界面智能卡等領(lǐng)域。
【專利說明】一種適用于EEPROM和FLASH的靈敏放大器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于非易失性存儲器【技術(shù)領(lǐng)域】，具體涉及一種適用于EEPROM和FLASH的靈敏放大器模塊，它尤其適合在嵌入式存儲器中應(yīng)用。

【背景技術(shù)】
[0002]半導(dǎo)體存儲器可以分為兩大類:易失性存儲器和非易失性存儲器。易失性存儲器在系統(tǒng)斷電之后，所存儲的數(shù)據(jù)丟失，例如SRAM和DRAM。非易失性存儲器在系統(tǒng)斷電之后，仍然可以很好地保存數(shù)據(jù)，例如EEPROM和FLASH。
[0003]作為目前商業(yè)應(yīng)用最為廣泛的兩種非易失性存儲器，EEPROM和FLASH各有其優(yōu)缺點:前者工藝非常成熟，器件的可靠性也較好，但是存儲單元采用2T結(jié)構(gòu)，導(dǎo)致存儲單元的有效面積較大；后者在存儲陣列的可靠性方面要稍遜于EEPR0M，但是采用IT結(jié)構(gòu)的存儲單元，使得存儲密度更高，在大容量存儲器的使用中很有優(yōu)勢。此外，EEPROM的擦除、編程機(jī)制都使用FN隧道效應(yīng)，而FLASH多采用CHEI效應(yīng)進(jìn)行編程，比較而言，EEPROM的寫操作功耗更小，更加適合于低功耗、超低功耗的應(yīng)用場合。
[0004]EEPROM和FLASH的系統(tǒng)架構(gòu)類似，包括存儲陣列和外圍電路兩部分。外圍電路一般包括列譯碼器、行譯碼器、高壓產(chǎn)生電路、靈敏放大器、邏輯控制電路、數(shù)據(jù)鎖存器等模塊。在進(jìn)行寫操作時，上述存儲器的功耗主要來源于高壓產(chǎn)生電路；而在讀操作時，重點來源于靈敏放大器，并且正比于讀操作的位寬，即靈敏放大器的個數(shù)?？梢娽槍Ρ銛y式電子產(chǎn)品、射頻識別電子標(biāo)簽、雙界面智能卡等應(yīng)用領(lǐng)域，需要在保證讀取速率滿足相關(guān)產(chǎn)品協(xié)議的基礎(chǔ)上，盡可能低的減小靈敏放大器的功耗，否則上述嵌入式存儲器將成為整個芯片設(shè)計的瓶頸。
[0005]圖1是傳統(tǒng)靈敏放大器的技術(shù)實現(xiàn)方案，它的具體電路可以分為兩部分:第一部分是左右兩側(cè)(左側(cè)是參考存儲單元支路，右側(cè)是主存儲單元支路，兩者呈對稱結(jié)構(gòu))的電流-電壓轉(zhuǎn)換模塊，它的主要功能是將存儲單元提供的電流信號轉(zhuǎn)換為電壓信號；第二部分是電壓比較器，它的主要功能是將第一部分產(chǎn)生的兩個電壓信號進(jìn)行比較，最終分辨出存儲單元內(nèi)的信息是邏輯O還是邏輯I。
[0006]下面以左側(cè)的參考存儲單元支路為例，介紹電流-電壓轉(zhuǎn)換模塊。參考存儲單元的源極接gnd，柵極接WLR，漏極接BLR，在進(jìn)行讀操作時，它們需要按照Foundry提供的操作條件施加和主存儲單元相同的電壓激勵，從而使得參考存儲單元提供準(zhǔn)確的參考電流。第五NMOS管和第六NMOS管是由列譯碼器控制的MOS開關(guān)，在參考存儲單元一側(cè)，主要是為了和主存儲單元支路保持匹配，在讀操作時它們處于常通狀態(tài)。第四NMOS管和第二與非門構(gòu)成一個負(fù)反饋環(huán)路，目的是穩(wěn)定參考存儲單元的漏極電壓。第二電阻作為一個無源負(fù)載，是電流-電壓轉(zhuǎn)換模塊的關(guān)鍵器件，當(dāng)然也可以使用有源負(fù)載來實現(xiàn)。
[0007]傳統(tǒng)靈敏放大器的工作原理比較簡單，但目前也面臨著兩大困境:一是隨著電源電壓的降低((1.0V)，電流-電壓轉(zhuǎn)換模塊難以兼顧“穩(wěn)定存儲單元的漏極電壓”和“放大位線電壓的微小變化”兩種功能；二是在便攜式電子產(chǎn)品、射頻識別電子標(biāo)簽、雙界面智能卡等領(lǐng)域，系統(tǒng)對存儲器的功耗越來越敏感，傳統(tǒng)靈敏放大器的功耗比較大，顯然已經(jīng)無法勝任。


【發(fā)明內(nèi)容】

[0008]針對傳統(tǒng)靈敏放大器的技術(shù)特點和市場需求的發(fā)展趨勢，本發(fā)明提供了一種同時適用于EEPROM和FLASH的新型靈敏放大器。
[0009]為了實現(xiàn)上述目的，本發(fā)明是通過如下的技術(shù)方案來實現(xiàn)的:
[0010]本發(fā)明包括基準(zhǔn)電流模塊、預(yù)充電模塊、電流比較模塊、判決模塊、數(shù)據(jù)鎖存模塊、數(shù)據(jù)輸出模塊、上電復(fù)位模塊共七部分。
[0011]所述基準(zhǔn)電流模塊由第一 PMOS管構(gòu)成，它的源極接電源電壓，漏極和柵極相連，并同時連接靈敏放大器的參考電流輸入端口 Iref，目的是為預(yù)充電模塊和電流比較模塊提供偏置電壓。
[0012]所述預(yù)充電模塊包括第二 PMOS管和第四PMOS管。第二 PMOS管的源極接電源電壓，第二 PMOS管的柵極接基準(zhǔn)電流模塊中第一 PMOS管的柵極，第二 PMOS管的漏極接第四PMOS管的源極，第四PMOS管的漏極接全局位線GBL，第四PMOS管的柵極接靈敏放大器的輸入控制信號prec。當(dāng)prec信號為低電平時，預(yù)充電模塊對全局位線GBL進(jìn)行預(yù)充電，使其電壓達(dá)到預(yù)定值。
[0013]所述電流比較模塊包括第三PMOS管和第五PMOS管。第三PMOS管的源極接電源電壓，第三PMOS管的柵極接基準(zhǔn)電流模塊中第一 PMOS管的柵極，第三PMOS管的漏極接第五PMOS管的源極，第五PMOS管的漏極接全局位線GBL，第五PMOS管的柵極接判決模塊的輸出信號。電流比較模塊主要完成參考電流和存儲單元電流的比較功能。
[0014]所述判決模塊包括第六PMOS管、第七PMOS管、第一 NMOS管和第二 NMOS管。第六PMOS管的源極接電源電壓，第六PMOS管的柵極接靈敏放大器的輸入控制信號rdsyn，第六PMOS管的漏極接第七PMOS管的源極，第七PMOS管的漏極接第二 NMOS管的漏極(作為判決模塊的輸出信號)，第七PMOS管的柵極接第二匪OS管的柵極(作為判決模塊的輸入信號)，并同時接全局位線GBL，第二 NMOS管的源極接第一 NMOS管的漏極，第一匪OS管的源極接地，第一 NMOS管的柵極接rdsynb，rdsynb與rdsyn相位相反。當(dāng)rdsyn信號為低電平，rdsynb信號為高電平時，判決模塊通過檢測全局位線GBL的電壓變化，來分辨存儲單元的信息是邏輯O還是邏輯I。
[0015]所述數(shù)據(jù)鎖存模塊包括第二反相器、第五傳輸門和第六或非門。第二反相器的輸入端連接第五傳輸門的一端，同時作為數(shù)據(jù)鎖存模塊的輸入信號，它們連接判決模塊的輸出信號。第二反相器的輸出端連接第六或非門的一個輸入端，同時作為數(shù)據(jù)鎖存模塊的輸出信號。第六或非門的另一端接靈敏放大器的輸入控制信號sarst，第六或非門的輸出信號接第五傳輸門的另一端。當(dāng)rdsyn信號為高電平，rdsynb信號為低電平時，數(shù)據(jù)鎖存模塊用于暫時保存判決模塊的輸出數(shù)據(jù)。
[0016]所述數(shù)據(jù)輸出模塊包括第三反相器和第四反相器。第三反相器的輸入端連接數(shù)據(jù)鎖存模塊的輸出信號，第三反相器的輸出端接第四反相器的輸入端，第四反相器的輸出端作為靈敏放大器的最終數(shù)據(jù)輸出端口。數(shù)據(jù)輸出模塊的主要功能是增大靈敏放大器的輸出驅(qū)動能力。
[0017]所述上電復(fù)位模塊由第八PMOS管構(gòu)成。第八PMOS管的源極接電源電壓，第八PMOS管的漏極接判決模塊的輸出信號和數(shù)據(jù)鎖存模塊的輸入信號，第八PMOS管的柵極接靈敏放大器的輸入控制信號resetb。當(dāng)resetb信號為低電平時，對數(shù)據(jù)鎖存模塊進(jìn)行復(fù)位操作。
[0018]本發(fā)明與傳統(tǒng)技術(shù)相比，結(jié)構(gòu)簡單新穎，工作原理易于實現(xiàn)。首先，它采用了直接的電流比較模式，因此無需電流-電壓轉(zhuǎn)換模塊和電壓比較器；其次，參考電流可以共用系統(tǒng)模擬部分產(chǎn)生的基準(zhǔn)電流，省去了參考存儲單元；第三，增加了預(yù)充電支路，可以顯著加快讀取速率；最后，電流比較模塊增加了反饋控制機(jī)制，可以進(jìn)一步降低系統(tǒng)讀取功耗。

【專利附圖】

【附圖說明】
[0019]圖1是傳統(tǒng)靈敏放大器的結(jié)構(gòu)示意圖。
[0020]圖2為本發(fā)明靈敏放大器的第一個實施例。
[0021]圖3為本發(fā)明靈敏放大器的第二個實施例。
[0022]圖4為本發(fā)明靈敏放大器的輸入控制信號sarst的產(chǎn)生電路。
[0023]圖5是本發(fā)明靈敏放大器的電路工作時序圖。

【具體實施方式】
[0024]為使本發(fā)明實現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于理解，下面結(jié)合附圖和實施例，進(jìn)一步闡述本發(fā)明。
[0025]如圖2所示，本發(fā)明應(yīng)用于EEPROM和FLASH的靈敏放大器，包括基準(zhǔn)電流模塊201、預(yù)充電模塊202、電流比較模塊203、判決模塊204、數(shù)據(jù)鎖存模塊206、數(shù)據(jù)輸出模塊207、上電復(fù)位模塊205共七部分?；鶞?zhǔn)電流模塊201給預(yù)充電模塊202和電流比較模塊203提供偏置電壓。判決模塊204的輸入端接全局位線GBL，判決模塊204的輸出端連接數(shù)據(jù)鎖存模塊206的輸入端，數(shù)據(jù)鎖存模塊206的輸出端連接數(shù)據(jù)輸出模塊207的輸入端，數(shù)據(jù)輸出模塊207的輸出端是本發(fā)明靈敏放大器的最終輸出端。上電復(fù)位模塊205的輸入端接電源電壓，上電復(fù)位模塊205的輸出端接數(shù)據(jù)鎖存模塊206的輸入端。
[0026]基準(zhǔn)電流模塊201由第一 PMOS管構(gòu)成。它的源極接電源電壓，漏極和柵極相連，并同時連接靈敏放大器的參考電流輸入端口 Iref，目的是為預(yù)充電模塊202和電流比較模塊203提供偏置電壓。
[0027]預(yù)充電模塊202包括第二 PMOS管和第四PMOS管。第二 PMOS管的源極接電源電壓，第二 PMOS管的柵極接基準(zhǔn)電流模塊201第一 PMOS管的柵極，第二 PMOS管的漏極接第四PMOS管的源極，第四PMOS管的漏極接全局位線GBL，第四PMOS管的柵極接靈敏放大器的輸入控制信號prec。當(dāng)prec信號為低電平時，預(yù)充電模塊對全局位線GBL進(jìn)行預(yù)充電，使其電壓達(dá)到預(yù)定值。預(yù)充電電流的大小由第一 PMOS管和第二 PMOS管的(W/L)比值來決定。
[0028]電流比較模塊203包括第三PMOS管和第五PMOS管。第三PMOS管的源極接電源電壓，第三PMOS管的柵極接基準(zhǔn)電流模塊201第一 PMOS管的柵極，第三PMOS管的漏極接第五PMOS管的源極，第五PMOS管的漏極接全局位線GBL，第五PMOS管的柵極接判決模塊的輸出信號。電流比較模塊主要是完成參考電流和存儲單元電流的比較功能。參考電流的大小由第一 PMOS管和第三PMOS管的(W/L)比值來決定。
[0029]判決模塊204包括第六PMOS管、第七PMOS管、第一 NMOS管和第二 NMOS管。第六PMOS管的源極接電源電壓，第六PMOS管的柵極接靈敏放大器的輸入控制信號rdsyn，第六PMOS管的漏極接第七PMOS管的源極，第七PMOS管的漏極接第二 NMOS管的漏極(作為判決模塊204的輸出信號)，第七PMOS管的柵極接第二 NMOS管的柵極(作為判決模塊204的輸入信號)，并同時接全局位線GBL，第二 NMOS管的源極接第一 NMOS管的漏極，第一 NMOS管的源極接地，第一 NMOS管的柵極接rdsynb，rdsynb與rdsyn的相位相反。當(dāng)rdsyn信號為低電平，rdsynb信號為高電平時，判決模塊204通過檢測全局位線GBL的電壓變化，來分辨存儲單元的信息是邏輯O還是邏輯I。
[0030]數(shù)據(jù)鎖存模塊206包括第二反相器、第五傳輸門和第六或非門。第二反相器的輸入端連接第五傳輸門的一端，同時作為數(shù)據(jù)鎖存模塊206的輸入信號，它們連接判決模塊204的輸出信號。第二反相器的輸出端連接第六或非門的一個輸入端，同時作為數(shù)據(jù)鎖存模塊206的輸出信號。第六或非門的另一端接靈敏放大器的輸入控制信號sarst，第六或非門的輸出信號接第五傳輸門的另一端。當(dāng)rdsyn信號為高電平，rdsynb信號為低電平時，數(shù)據(jù)鎖存模塊206用于暫時保存判決模塊204的輸出數(shù)據(jù)。
[0031]數(shù)據(jù)輸出模塊207包括第三反相器和第四反相器。第三反相器的輸入端連接數(shù)據(jù)鎖存模塊206的輸出信號，第三反相器的輸出端接第四反相器的輸入端，第四反相器的輸出端作為靈敏放大器的最終數(shù)據(jù)輸出端口。數(shù)據(jù)輸出模塊207的主要功能是增大靈敏放大器的輸出驅(qū)動能力。
[0032]上電復(fù)位模塊205由第八PMOS管構(gòu)成。第八PMOS管的源極接電源電壓，第八PMOS管的漏極接判決模塊204的輸出信號和數(shù)據(jù)鎖存模塊206的輸入信號，第八PMOS管的柵極接靈敏放大器的輸入控制信號resetb。當(dāng)resetb信號為低電平時，對數(shù)據(jù)鎖存模塊206進(jìn)行復(fù)位操作。
[0033]電流比較模塊203中第五PMOS管的柵極由判決模塊204的輸出信號控制，這組成了一個反饋環(huán)。在電流比較階段，如果被選中的存儲單元是已編程單元(閾值電壓較大)，則對應(yīng)的漏電流小于等于ΙΟηΑ，該值遠(yuǎn)小于參考電流，則全局位線被上拉至高電位，判決模塊204輸出信號為低電平，第五PMOS管始終導(dǎo)通；相反，如果被選中的存儲單元是已擦除單元(閾值電壓較小)，則對應(yīng)的漏電流大于等于5uA，該值遠(yuǎn)大于參考電流，則全局位線被下拉至低電位，判決模塊204輸出信號為高電平，第五PMOS管由導(dǎo)通變?yōu)榻刂梗_(dá)到降低讀功耗的目的。
[0034]第一 PMOS管、第二 PMOS管和第三PMOS管組成了電流鏡電路，通過調(diào)節(jié)這三個PMOS管的(W/L)的比值，可以改變預(yù)充電電流的大小和參考電流的大小，進(jìn)而精確控制靈敏放大器的功耗，并保證所設(shè)計存儲器的可靠性。
[0035]為了保證靈敏放大器的正常工作，在每次讀操作周期之前，需要對數(shù)據(jù)鎖存器206進(jìn)行復(fù)位操作，該復(fù)位操作不同于系統(tǒng)的上電復(fù)位。具體工作過程是，當(dāng)prec由高電平變?yōu)榈碗娖綍r，靈敏放大器進(jìn)入到預(yù)充電階段，同時會產(chǎn)生一個正的窄脈沖信號sarst，對數(shù)據(jù)鎖存器206進(jìn)行復(fù)位，確保第五PMOS管的柵極為低電平，處于導(dǎo)通狀態(tài)。需要說明的是，在預(yù)充電期間，rdsyn信號始終為高電平，rdsynb信號始終為低電平。
[0036]另外，需要謹(jǐn)慎設(shè)計判決模塊204的翻轉(zhuǎn)閾值，判決模塊204實際上是一個鐘控反相器，如果它的翻轉(zhuǎn)閾值設(shè)計不當(dāng)，很可能導(dǎo)致靈敏放大器工作異常。采用鐘控反相器，而不是普通的反相器，也是為了進(jìn)一步減小靈敏放大器的功耗。
[0037]圖3是本發(fā)明靈敏放大器的又一個具體實施例。它的電路結(jié)構(gòu)、模塊劃分以及設(shè)計注意事項都與圖2的實施例相同。唯一的區(qū)別在于:在圖3中，電流比較模塊303第五PMOS管的柵極，連接的是數(shù)據(jù)輸出模塊307的中間節(jié)點，即第三反相器的輸出端，而不是判決模塊304的輸出信號，但反饋機(jī)制與圖2實施例完全相同。
[0038]圖4給出了圖2實施例和圖3實施例中信號sarst的產(chǎn)生電路。它實際上是一個窄脈沖產(chǎn)生電路，只有在prec的下降沿時，才會觸發(fā)生成一個具有固定延遲時間的正脈沖，延遲單元由具有特定(W/L)參數(shù)的反相器級聯(lián)構(gòu)成。圖4給出了這些反相器參數(shù)的其中一種例子，但實際設(shè)計時并不局限于此。prec和sarst的對應(yīng)波形可以參見圖5所示。
[0039]圖5給出了本發(fā)明靈敏放大器的工作時序圖。首先，在系統(tǒng)上電時，會對數(shù)據(jù)鎖存器進(jìn)行一次復(fù)位操作，防止不確定態(tài)的出現(xiàn)；當(dāng)rdsyn由低電平變?yōu)楦唠娖綍r，判決模塊停止工作，起到節(jié)省功耗的作用，同時prec變?yōu)榈碗娖?，對選中存儲單元的位線進(jìn)行預(yù)充電操作，待確定充電至預(yù)定電壓后，prec變?yōu)楦唠娖?，預(yù)充電結(jié)束；在預(yù)充電操作期間，如上所述，由prec信號的下降沿觸發(fā)產(chǎn)生一個正脈沖信號，對數(shù)據(jù)鎖存器進(jìn)行一次復(fù)位操作，保證第五PMOS管的柵極是低電平；預(yù)充電結(jié)束之后，通過對被選中存儲單元的字線施加Foundry提供的讀電壓激勵，進(jìn)入到電流比較階段，此刻rdsyn仍為高電平，判決模塊不工作，待延遲At后，即電流比較模塊已經(jīng)工作At時間后，rdsyn變?yōu)榈碗娖?，判決模塊開始工作，并同步輸出比較結(jié)果。至此完成了一個讀操作周期，之后的讀操作周期與此完全相同。
[0040]以上顯示和描述了本發(fā)明的基本原理、主要特征和本發(fā)明的優(yōu)點。本行業(yè)的技術(shù)人員應(yīng)該了解，本發(fā)明不受上述實施例的限制，上述實施例和說明書中描述的只是說明本發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下，本發(fā)明還會有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本發(fā)明范圍內(nèi)。本發(fā)明要求保護(hù)范圍由所述的權(quán)利要求書及其等效物界定。
【權(quán)利要求】
1.一種適用于EEPROM和FLASH的靈敏放大器，其特征在于，該電路包括基準(zhǔn)電流模塊201、預(yù)充電模塊202、電流比較模塊203、判決模塊204、數(shù)據(jù)鎖存模塊206、數(shù)據(jù)輸出模塊207、上電復(fù)位模塊205共七部分，其中: 基準(zhǔn)電流模塊201給預(yù)充電模塊202和電流比較模塊203提供偏置電壓；判決模塊204的輸入端接全局位線GBL，判決模塊204的輸出端連接數(shù)據(jù)鎖存模塊206的輸入端，數(shù)據(jù)鎖存模塊206的輸出端連接數(shù)據(jù)輸出模塊207的輸入端，數(shù)據(jù)輸出模塊207的輸出端是靈敏放大器的最終輸出端；上電復(fù)位模塊205的輸入端接電源電壓，上電復(fù)位模塊205的輸出端連接數(shù)據(jù)鎖存模塊206的輸入端。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述基準(zhǔn)電流模塊201由第一PMOS管構(gòu)成，第一 PMOS管的源極接電源電壓，漏極和柵極相連，并同時連接靈敏放大器的參考電流輸入端口 Iref，為預(yù)充電模塊202和電流比較模塊203提供偏置電壓。
3.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述預(yù)充電模塊202包括第二PMOS管和第四PMOS管；第二 PMOS管的源極接電源電壓，第二 PMOS管的柵極接基準(zhǔn)電流模塊201中第一 PMOS管的柵極，第二 PMOS管的漏極接第四PMOS管的源極，第四PMOS管的漏極接全局位線GBL，第四PMOS管的柵極接靈敏放大器的輸入控制信號prec。
4.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述電流比較模塊203包括第三PMOS管和第五PMOS管；第三PMOS管的源極接電源電壓，第三PMOS管的柵極接基準(zhǔn)電流模塊201中第一 PMOS管的柵極，第三PMOS管的漏極接第五PMOS管的源極，第五PMOS管的漏極接全局位線GBL，第五PMOS管的柵極接判決模塊的輸出信號。
5.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述判決模塊204包括第六PMOS管、第七PMOS管、第一 NMOS管和第二 NMOS管；第六PMOS管的源極接電源電壓，第六PMOS管的柵極接靈敏放大器的輸入控制信號rdsyn，第六PMOS管的漏極接第七PMOS管的源極，第七PMOS管的漏極接第二 NMOS管的漏極，第七PMOS管的柵極接第二 NMOS管的柵極，并同時接全局位線GBL，第二 NMOS管的源極接第一 NMOS管的漏極，第一 NMOS管的源極接地，第一 NMOS管的柵極接rdsynb，rdsynb與rdsyn的相位相反。
6.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述數(shù)據(jù)鎖存模塊206包括第二反相器、第五傳輸門和第六或非門；第二反相器的輸入端連接第五傳輸門的一端，并共同連接判決模塊204的輸出信號，作為數(shù)據(jù)鎖存模塊206的輸入信號；第二反相器的輸出端連接第六或非門的一個輸入端，同時作為數(shù)據(jù)鎖存模塊206的輸出信號；第六或非門的另一端接靈敏放大器的輸入控制信號sarst，第六或非門的輸出信號接第五傳輸門的另一端。
7.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述數(shù)據(jù)輸出模塊207包括第三反相器和第四反相器；第三反相器的輸入端連接數(shù)據(jù)鎖存模塊206的輸出信號，第三反相器的輸出端接第四反相器的輸入端，第四反相器的輸出端作為靈敏放大器的最終數(shù)據(jù)輸出端口。
8.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述上電復(fù)位模塊205由第八PMOS管構(gòu)成；第八PMOS管的源極接電源電壓，第八PMOS管的漏極接判決模塊204的輸出信號和數(shù)據(jù)鎖存模塊206的輸入信號，第八PMOS管的柵極接靈敏放大器的輸入控制信號resetb。
9.根據(jù)權(quán)利要求6所述的電路，其特征在于，在每次讀操作周期之前，需要對數(shù)據(jù)鎖存器206進(jìn)行復(fù)位操作，確保第五PMOS管的柵極為低電平，處于導(dǎo)通狀態(tài)。
10.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述第五PMOS管柵極，可由數(shù)據(jù)輸出模 塊207中第三反向器的輸出節(jié)點控制。
【文檔編號】G11C16/06GK104464806SQ201410427323
【公開日】2015年3月25日 申請日期:2014年8月27日 優(yōu)先權(quán)日:2014年8月27日
【發(fā)明者】范東風(fēng) 申請人:北京中電華大電子設(shè)計有限責(zé)任公司