一種cmos工藝兼容的雙差分存儲單元的制作方法
【專利摘要】本實用新型提供了一種CMOS工藝兼容的雙差分存儲單元，包括以下結(jié)構(gòu)：兩個完全相同的模塊：模塊A和模塊B，其特征在于，模塊A和模塊B分別包括三個子模塊；模塊A包括子模塊A1、A2、A3、其中子模塊A1和A2完全對稱；模塊B包括子模塊B1、B2、B3，其中子模塊B1和B2完全對稱；所述子模塊A2包括三個晶體管MA21、MA22、MA23，接法同子模塊A1完全對稱；所述子模塊A3包括一個晶體管MA31；模塊B與模塊A的接法完全對稱。本實用新型具有如下優(yōu)點：通過采用普通晶體管作為基本元器件，實現(xiàn)了與標(biāo)準(zhǔn)CMOS工藝的兼容。同時采用雙差分結(jié)構(gòu)提高了信息存儲的可靠性。
【專利說明】—種CMOS工藝兼容的雙差分存儲單元
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種CMOS工藝兼容的雙差分存儲單
J Li ο
【背景技術(shù)】
[0002]閃存(Flash Memory)是一種長壽命的非易失性(在斷電情況下仍能保持所存儲的數(shù)據(jù)信息)的存儲器，數(shù)據(jù)刪除不是以單個的字節(jié)為單位而是以固定的區(qū)塊為單位，區(qū)塊大小一般為256KB到20MB。閃存是電子可擦除只讀存儲器(EEPROM)的變種，閃存與EEPROM不同的是，它能在字節(jié)水平上進行刪除和重寫而不是整個芯片擦寫，這樣閃存就比EEPROM的更新速度快。由于其斷電時仍能保存數(shù)據(jù)，閃存通常被用來保存設(shè)置信息，如在電腦的BIOS(基本輸入輸出程序)、PDA (個人數(shù)字助理)、數(shù)碼相機中保存資料等。
[0003]但現(xiàn)有閃存制作技術(shù)，都不能與標(biāo)準(zhǔn)的CMOS工藝兼容，需要額外的特殊工藝制造，因此在大批量生產(chǎn)的過程中極大地提高了制造成本。而且閃存的存儲單元所采用的單差分結(jié)構(gòu)，不能完全保證存儲在內(nèi)的信息的可靠性。
[0004]因此，希望提出一種能在CMOS工藝上實現(xiàn)的高可靠性的閃存存儲單元，來提高信息存儲的可靠性，降低制造成本。
實用新型內(nèi)容
[0005]本實用新型提供了一種可以解決上述問題的存儲單元，包括以下結(jié)構(gòu):
[0006]兩個完全相同的模塊:模塊A和模塊B，其特征在于，模塊A和模塊B分別包括三個子模塊；模塊A包括子模塊Al、A2、A3、其中子模塊Al和A2完全對稱；模塊B包括子模塊B1、B2、B3，其中子模塊BI和B2完全對稱；所述子模塊Al包括三個晶體管MAl1、MAl2、MA13，其中晶體管MAll的源極、漏極和襯底連在一起，最后接在DO線上，晶體管MA12的源極、漏極和襯底連在一起，最后接在TUN線上，晶體管MA13的源極與襯底相連，并與子模塊A3的晶體管MA31的襯底相連，最后接在REN線上，晶體管MA13的漏極與晶體管MA23的源極相連，晶體管MAl1、MA12、MA13的柵極連在一起，構(gòu)成浮柵FGO ;所述子模塊A2包括三個晶體管MA21、MA22、MA23，接法同子模塊Al完全對稱，其中晶體管MA21、MA22、MA23的柵極連在一起構(gòu)成浮柵FGl ;所述子模塊A3包括一個晶體管MA31，其柵極連在RSB線上，晶體管MA31的源極與晶體管MA23的漏極和晶體管MB23的漏極相連，最后通過一個由SEL信號控制的傳輸門連在REN線上，晶體管MA31的襯底與晶體管MA13的襯底和源極、晶體管MB13的襯底和源極相連，最后接在REN線上，晶體管MA31的漏極作為數(shù)據(jù)輸出端；模塊B與模塊A的接法完全對稱，其中子模塊B1、B2中的浮柵分別稱為FG2、FG3，晶體管MBll和晶體管MB21的源極、漏極和襯底連在一起，并與Dl線相連。
[0007]與現(xiàn)有技術(shù)相比，采用本實用新型提供的技術(shù)方案具有如下優(yōu)點:通過采用普通晶體管作為基本元器件，實現(xiàn)了與標(biāo)準(zhǔn)CMOS工藝的兼容。同時采用雙差分結(jié)構(gòu)提高了信息存儲的可靠性?！緦＠綀D】

【附圖說明】
[0008]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細(xì)描述，本實用新型的其它特征、目的和優(yōu)點將會變得更明顯。
[0009]圖1為根據(jù)本實用新型的存儲單元的結(jié)構(gòu)圖。
【具體實施方式】
[0010]下面詳細(xì)描述本實用新型的實施例。
[0011]所述實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本實用新型，而不能解釋為對本實用新型的限制。下文的公開提供了許多不同的實施例或例子用來實現(xiàn)本實用新型的不同結(jié)構(gòu)。為了簡化本實用新型的公開，下文中對特定例子的部件和設(shè)置進行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本實用新型。此外，本實用新型可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設(shè)置之間的關(guān)系。此外，本實用新型提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識到其他工藝的可應(yīng)用于性和/或其他材料的使用。
[0012]本實用新型提供了一種在CMOS工藝上實現(xiàn)的高可靠性的閃存存儲單元。下面，將結(jié)合圖1通過本實用新型的一個實施例對存儲單元結(jié)構(gòu)進行具體描述。
[0013]每個存儲單元包括兩個完全相同的模塊:模塊A和模塊B，其特征在于，模塊A和模塊B分別包括三個子模塊；模塊A包括子模塊A1、A2、A3、其中子模塊Al和A2完全對稱；模塊B包括子模塊B1、B2、B3，其中子模塊BI和B2完全對稱；所述子模塊Al包括三個晶體管MAl 1、MA12、MA13，其中晶體管MAl I的源極、漏極和襯底連在一起，最后接在DO線上，晶體管MA12的源極、漏極和襯底連在一起，最后接在TUN線上，晶體管MA13的源極與襯底相連，并與子模塊A3的晶體管MA31的襯底相連，最后接在REN線上，晶體管MA13的漏極與晶體管MA23的源極相連，晶體管MAl1、MA12、MA13的柵極連在一起，構(gòu)成浮柵FGO ;所述子模塊A2包三個晶體管MA21、MA22、MA23，接法同子模塊Al完全對稱，其中晶體管MA21、MA22、MA23的柵極連在一起構(gòu)成的浮柵稱為FGl ;所述子模塊A3包括一個晶體管MA31，其柵極連在RSB線上，晶體管MA31的源極與晶體管MA23的漏極和晶體管MB23的漏極相連，最后通過一個由SEL信號控制的傳輸門連在REN線上，晶體管MA31的襯底與晶體管MA13的襯底和源極、晶體管MB13的襯底和源極相連，最后接在REN線上，晶體管MA31的漏極作為數(shù)據(jù)輸出端；模塊B與模塊A的接法完全對稱，其中子模塊B1、B2中的浮柵分別稱為FG2、FG3，晶體管MBll和晶體管MB21的源極、漏極和襯底連在一起，并與Dl線相連。
[0014]根據(jù)本實用新型所描述的存儲單元，其中子模塊Al和子模塊A2，子模塊BI和子模塊B2分別構(gòu)成模塊A和模塊B的子差分結(jié)構(gòu)，模塊A和模塊B組成整個存儲單元的差分結(jié)構(gòu)。采用這種雙差分結(jié)構(gòu)可以有效提高信息存儲的可靠性。
[0015]模塊A中，子模塊Al內(nèi)的晶體管MA11、MA12、MA13的柵極耦合的電勢疊加后形成浮柵FGO上的電勢。子模塊A2內(nèi)的浮柵FG1、子模塊BI內(nèi)的浮柵FG2和子模塊B2內(nèi)的浮柵FG3上的電勢也由各子模塊相應(yīng)晶體管的柵極耦合電勢疊加而成。[0016]子模塊A3的晶體管MA31和子模塊B3的晶體管MB31的漏極作為存儲單元的數(shù)據(jù)輸出端，當(dāng)對存儲模塊進行讀出操作是輸出數(shù)據(jù)。
[0017]在本實用新型的實施例中，所采用的晶體管均為常規(guī)的PMOS晶體管，所以使得該結(jié)構(gòu)與標(biāo)準(zhǔn)CMOS工藝兼容。其中，晶體管嫩11、嫩21、1^11、1^12的尺寸相同，要大于晶體管MA12、MA22、MB12、MB22的尺寸，具體的大小比例本領(lǐng)域技術(shù)人員可根據(jù)需要自行設(shè)定。因此，晶體管MA11、MA21、MB11、MB12的耦合電容也大于晶體管MA12、MA22、MB12、MB22，其比例根據(jù)晶體管尺寸大小的不同而不同。
[0018]根據(jù)對存儲單元不同的操作需求，要分別在存儲單元上加不同的電壓組合，下面分別加以說明。
[0019]當(dāng)存儲信息“O”時，要將電子注入模塊A的浮柵FGO和FG1，同時將模塊B的浮柵FG2和FG3上的電子放掉。此時，各端口電壓分別為D0=10V，Dl=OV, REN=OV, SEL=3.3V,TUN=IOV, RSB=5V。
[0020]對于模塊A來說，在這種情況下，因為晶體管`嫩11和嫩21的尺寸大于晶體管MA12和MA22的尺寸，因此浮柵FGO和浮柵FGl上耦合到的電壓大約是10v。由于這個電壓高于遂穿所需要的最小電壓，電子就會從晶體管MA13和晶體管MA23的源區(qū)遂穿到浮柵FGO和浮柵FGl，進而導(dǎo)致晶體管MA13和晶體管MA23的閾值電壓升高，此時我們稱晶體管MA13和晶體管MA23是編程態(tài)。隨著浮柵FGO和浮柵FGl上的電子開始積累，晶體管MA13和晶體管MA23兩端的電勢差也開始逐漸降低，直至小于遂穿所需的臨界電壓，模塊A的編程結(jié)束。
[0021]對于模塊B來說，因為晶體管MBll和晶體管MB21的尺寸大于晶體管MB12和MB22，因此浮柵FG2和浮柵FG3上面耦合到的電壓大約是0V，這樣在晶體管MB12和晶體管MB22的柵源兩端的電壓，高于臨界遂穿電壓，浮柵FG2和浮柵FG3上的電子就從晶體管MB12和晶體管MB22遂穿出去，進而導(dǎo)致晶體管MB13和晶體管MB23的閾值電壓降低，此時我們稱晶體管MB13和晶體管MB23是擦除態(tài)。隨著浮柵FG2和浮柵FG3上失去電子，電勢逐漸上升，晶體管MB12和晶體管MB22兩端的電勢差也開始逐漸降低，直至小于遂穿所需的臨界電壓，模塊A的擦除結(jié)束。`
[0022]當(dāng)模塊A的編程與模塊B的擦除均結(jié)束后，數(shù)據(jù)“O”被存入存儲單元。
[0023]當(dāng)儲存信息“I”時，要將模塊A的浮柵FGO和FGl上存儲的電子放掉，同時將電子注入模塊B的浮柵FG2和FG3。此時，個端口電壓分別為0=0V，Dl=IOV, REN=OV, SEL=3.3V,TUN=IOV, RSB=5V。
[0024]對于模塊A來說，在這種情況下，因為晶體管MAlI和晶體管MA21的尺寸大于晶體管MA12和MA22，因此浮柵FGO和浮柵FGl上面耦合到的電壓大約是0V，這樣在晶體管MA12和晶體管MA22的柵源兩端的電壓，高于臨界遂穿電壓，浮柵FGO和浮柵FGl上的電子就從晶體管MA12和晶體管MA22遂穿出去，進而導(dǎo)致晶體管MA13和晶體管MA23的閾值電壓降低，此時我們稱晶體管MA13和晶體管MA23是擦除態(tài)。隨著浮柵FGO和浮柵FGl上失去電子，電勢逐漸上升，晶體管MA12和晶體管MA22兩端的電勢差也開始逐漸降低，直至小于遂穿所需的臨界電壓，模塊A的擦除結(jié)束。
[0025]對于模塊B來說，在這種情況下，因為晶體管1^11和1^21的尺寸大于晶體管MB12和MB22的尺寸，因此浮柵FG2和浮柵FG3上耦合到的電壓大約是10v。由于這個電壓高于遂穿所需要的最小電壓，電子就會從晶體管MB13和晶體管MB23的源區(qū)遂穿到浮柵FG2和浮柵FG3，進而導(dǎo)致晶體管MB13和晶體管MB23的閾值電壓升高，此時我們稱晶體管MB13和晶體管MB23是編程態(tài)。隨著浮柵FG2和浮柵FG3上的電子開始積累，晶體管MB13和晶體管MB23兩端的電勢差也開始逐漸降低，直至小于遂穿所需的臨界電壓，模塊B的編程結(jié)束。
[0026]當(dāng)模塊A的擦寫與模塊B的編程均結(jié)束后，數(shù)據(jù)“ I ”被存入存儲單元。
[0027]當(dāng)進行讀取操作時，需要讀取存儲在浮柵上的信息，此時D0=3.3V，Dl=3.3V,REN=3.3V, SEL=OV, TUN=OV, RSB=0V。
[0028]當(dāng)晶體管MA13和晶體管MA23是編程態(tài)，而晶體管MB13和MB23是擦寫態(tài)時，浮柵FGO和浮柵FGl上有電子，而浮柵FG2和浮柵FG3上沒電子。此時進行讀取操作，則晶體管MA13和晶體管MA23導(dǎo)通，晶體管MB13和晶體管MB23截止，流過晶體管MA31的電流大于流過晶體管MB31的電流，讀出數(shù)據(jù)為“O”。
[0029]當(dāng)晶體管MA13和晶體管MA23是擦寫態(tài)，而晶體管MB13和MB23是編程態(tài)時，浮柵FGO和浮柵FGl上沒電子，而浮柵FG2和浮柵FG3上有電子此時進行讀取操作，則晶體管MAl3和晶體管MA23截至，而晶體管MB13和晶體管MB23導(dǎo)通，流過晶體管MA31的電流小于流過晶體管MB31的電流讀出數(shù)據(jù)為“I”。
[0030]與現(xiàn)有技術(shù)相比，本實用新型具有以下優(yōu)點:通過采用普通晶體管作為基本元器件，實現(xiàn)了與標(biāo)準(zhǔn)CMOS工藝的兼容。同時采用雙差分結(jié)構(gòu)提高了信息存儲的可靠性。
[0031]雖然關(guān)于示例實施例及其優(yōu)點已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本實用新型的精神和所附權(quán)利要求限定的保護范圍的情況下，可以對這些實施例進行各種變化、替換和修改。對于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本實用新型保護范圍內(nèi)的同時，工藝步驟的次序可以變化。
[0032]此外，本實用新型的應(yīng)用范圍不局限于說明書中描述的特定實施例的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本實用新型的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對于目前已存在或者以后即將開發(fā)出的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本實用新型描述的對應(yīng)實施例大體相同的功能或者獲得大體相同的結(jié)果，依照本實用新型可以對它們進行應(yīng)用。因此，本實用新型所附權(quán)利要求旨在將這些工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護范圍內(nèi)。
【權(quán)利要求】
1.一種與CMOS工藝兼容的雙差分存儲單元，該單元包括: 兩個完全相同的模塊:第一模塊和第二模塊，其特征在于，第一模塊和第二模塊分別包括三個子模塊； 第一模塊包括第一子模塊(Al)、第二子模塊(A2)、第三子模塊(A3)、其中第一子模塊(Al)和第二子模塊(A2)完全對稱；第二模塊包括第四子模塊(BI)、第五子模塊(B2)、第六子模塊(B3)，其中第四子模塊(BI)和第五子模塊(B2)完全對稱； 所述第一子模塊(Al)包括第一晶體管(MA11)、第二晶體管(MA12)、第三晶體管(MA13),其中第一晶體管(MAll)的源極、漏極和襯底連在一起，最后接在DO線上，第二晶體管(MA12)的源極、漏極和襯底連在一起，最后接在TUN線上，第三晶體管(MA13)的源極與襯底相連，并與第三子模塊(A3)的第四晶體管(MA31)的襯底相連，最后接在REN線上，第三晶體管(MA13)的漏極與第二子模塊中的第七晶體管(MA23)的源極相連，第一至第三晶體管(MA11、MA12、MA13)的柵極連在一起，構(gòu)成第一浮柵(FGO)； 所述第二子模塊(A2)包括第五晶體管(MA21)、第六晶體管(MA22)和第七晶體管(MA23),該第五至第七晶體管的連接方式同第一子模塊(Al)中的第一至第三晶體管完全對稱，其中第五至第七晶體管(MA21、MA22、MA23)的柵極連在一起構(gòu)成第二浮柵(FGl)； 所述第三子模塊(A3)包括第四晶體管(MA31)，其柵極連在RSB線上，第四晶體管(MA31)的源極與第七晶體管(MA23)的漏極的漏極相連，最后通過一個由SEL信號控制的傳輸門連在REN線上，第四晶體管(MA31)的襯底與第三晶體管(MA13)的襯底和源極，最后接在REN線上，第四晶體管(MA31)的漏極作為數(shù)據(jù)輸出端； 第二模塊(B)與第一模塊(A)同樣包括由七個晶體管構(gòu)成的三個子模塊，其中構(gòu)成第二模塊(B)的七個晶體管的連接方式與構(gòu)成第一模塊(A)的七個晶體管的連接方式相同并且完全對稱，其中第二模塊(B)中與模塊(A)對應(yīng)地包括第三和第四浮柵(FG2、FG3)。
2.根據(jù)權(quán)利要求1所述的存儲單元，其中，所述晶體管均為PMOS晶體管。
3.根據(jù)權(quán)利要求1所述的存儲單元，其中第一模塊(A)中的第一子模塊(Al)和第二子模塊(A2)，以及第二模塊中相應(yīng)的兩個子模塊(B1、B2)分別構(gòu)成第一模塊和第二模塊的子差分結(jié)構(gòu)，第一模塊和第二模塊組成整個存儲單元的差分結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的存儲單元，其中:第一子模塊(Al)的第一至第三晶體管(MA1UMA12.MA13)的柵極耦合的電勢疊加后形成第一浮柵(FGO)上的電勢，第二至第四浮柵(FG1、FG2、FG3)上的電勢也由各子模塊相應(yīng)晶體管的柵極耦合電勢疊加而成。
5.根據(jù)權(quán)利要求1所述的存儲單元，其中，第三子模塊(A3)的第四晶體管(MA31)和第二模塊(B)中的對應(yīng)晶體管(MB31)的漏極作為存儲單元的數(shù)據(jù)輸出端。
【文檔編號】G11C16/06GK203520883SQ201320631639
【公開日】2014年4月2日 申請日期:2013年10月13日 優(yōu)先權(quán)日:2013年10月13日
【發(fā)明者】張登軍 申請人:廣東博觀科技有限公司