存儲(chǔ)器裝置以及由存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法
【專利摘要】本發(fā)明提供一種存儲(chǔ)器裝置以及由存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法，其中一存儲(chǔ)器裝置讀取數(shù)據(jù)的方法，包括下列步驟：提供第一存儲(chǔ)單元陣列，第一存儲(chǔ)單元陣列包括第一字元線，第一數(shù)據(jù)是儲(chǔ)存于第一存儲(chǔ)單元陣列中；提供第二存儲(chǔ)單元陣列，第二存儲(chǔ)單元陣列包括第二字元線，第二存儲(chǔ)單元陣列與第一存儲(chǔ)單元陣列分離，第二數(shù)據(jù)儲(chǔ)存于第二存儲(chǔ)單元陣列中；于相同時(shí)間或于重疊時(shí)間中選擇第一字元線的一者以及第二字元線的一者；交錯(cuò)地選擇第一存儲(chǔ)單元陣列的第一位址和第二存儲(chǔ)單元陣列的第二位址，以從第一存儲(chǔ)單元陣列和第二存儲(chǔ)單元陣列中交錯(cuò)地讀取第一數(shù)據(jù)的第一對(duì)應(yīng)部份以及第二數(shù)據(jù)的第二對(duì)應(yīng)部份。以此，解決傳統(tǒng)存儲(chǔ)器裝置的讀取速度受限制的問(wèn)題。
【專利說(shuō)明】存儲(chǔ)器裝置以及由存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明是關(guān)于一種存儲(chǔ)器裝置，特別是關(guān)于具有高速讀取功能的存儲(chǔ)器裝置以及 由存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法。

【背景技術(shù)】
[0002] 圖1是顯示傳統(tǒng)的一存儲(chǔ)器裝置100的示意圖。存儲(chǔ)器裝置100包括一存儲(chǔ)單元 陣列110和一感測(cè)放大器160。多筆數(shù)據(jù)，例如：位元組（byte)也叫作字節(jié)0-7,是儲(chǔ)存于 存儲(chǔ)單元陣列110中。存儲(chǔ)單元陣列110包括多條字元線（word lines)lll、112以及多條 位線以選擇數(shù)據(jù)的位址（address)。當(dāng)一外部裝置欲由存儲(chǔ)單元陣列110中讀取數(shù)據(jù)時(shí)，在 一感測(cè)周期中僅能選擇一條字元線，否則將會(huì)發(fā)生錯(cuò)誤。例如，若字元線111U12在同一時(shí) 間被選擇，則感測(cè)放大器160將無(wú)法分辨讀取數(shù)據(jù)是來(lái)自位元組0或是位元組4。因此，傳 統(tǒng)存儲(chǔ)器裝置100的讀取速度將會(huì)受到限制。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的是提供一種不受讀取速度限制的存儲(chǔ)器裝置以及由存儲(chǔ)器裝置中 讀取數(shù)據(jù)的方法，以解決傳統(tǒng)存儲(chǔ)器裝置的讀取速度受到限制的問(wèn)題。
[0004] 為解決上述問(wèn)題，本發(fā)明提供一種存儲(chǔ)器裝置包括：一第一存儲(chǔ)單元陣列，包括 多個(gè)第一字元線和多個(gè)第一位線，其中多筆第一數(shù)據(jù)是儲(chǔ)存于該第一存儲(chǔ)單元陣列中；一 第二存儲(chǔ)單元陣列，與該第一存儲(chǔ)單元陣列分離，并包括多個(gè)第二字元線和多個(gè)第二位線， 其中多筆第二數(shù)據(jù)是儲(chǔ)存于該第二存儲(chǔ)單元陣列中；一控制邏輯電路，允許于一相同時(shí)間 或于一重疊時(shí)間中選擇該多個(gè)第一字元線的一者以及該多個(gè)第二字元線的一者，并且交錯(cuò) 地選擇該第一存儲(chǔ)單元陣列的一第一位址和該第二存儲(chǔ)單元陣列的一第二位址，以從該第 一存儲(chǔ)單元陣列和該第二存儲(chǔ)單元陣列中交錯(cuò)地讀取該多筆第一數(shù)據(jù)的一第一對(duì)應(yīng)部份 以及該多筆第二數(shù)據(jù)的一第二對(duì)應(yīng)部份；一第一感測(cè)放大器，經(jīng)由該多個(gè)第一位線耦接至 該第一存儲(chǔ)單元陣列，并放大該多筆第一數(shù)據(jù)的該第一對(duì)應(yīng)部份；以及一第二感測(cè)放大器， 經(jīng)由該多個(gè)第二位線耦接至該第二存儲(chǔ)單元陣列，并放大該多筆第二數(shù)據(jù)的該第二對(duì)應(yīng)部 份。
[0005] 另外，本發(fā)明提供一種由一存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法，包括下列步驟：提供一 第一存儲(chǔ)單元陣列，其中該第一存儲(chǔ)單元陣列包括多個(gè)第一字元線和多個(gè)第一位線，而多 筆第一數(shù)據(jù)是儲(chǔ)存于該第一存儲(chǔ)單元陣列中；提供一第二存儲(chǔ)單元陣列，其中該第二存儲(chǔ) 單元陣列包括多個(gè)第二字元線和多個(gè)第二位線，該第二存儲(chǔ)單元陣列與該第一存儲(chǔ)單元陣 列分離，而多筆第二數(shù)據(jù)是儲(chǔ)存于該第二存儲(chǔ)單元陣列中；于一相同時(shí)間或于一重疊時(shí)間 中選擇該多個(gè)第一字元線的一者以及該多個(gè)第二字元線的一者；交錯(cuò)地選擇該第一存儲(chǔ)單 元陣列的一第一位址和該第二存儲(chǔ)單元陣列的一第二位址，以從該第一存儲(chǔ)單元陣列和該 第二存儲(chǔ)單元陣列中交錯(cuò)地讀取該多筆第一數(shù)據(jù)的一第一對(duì)應(yīng)部份以及該多筆第二數(shù)據(jù) 的一第二對(duì)應(yīng)部份；以及放大該多筆第一數(shù)據(jù)的該第一對(duì)應(yīng)部份以及該多筆第二數(shù)據(jù)的該 第二對(duì)應(yīng)部份。
[0006] 本發(fā)明的有益技術(shù)效果在于：通過(guò)本發(fā)明，可使傳統(tǒng)存儲(chǔ)器裝置的讀取速度得到 顯著地提高，在解決其傳統(tǒng)存儲(chǔ)器裝置的讀取速度受到限制的問(wèn)題的同時(shí)提供更快的讀取 速度。

【專利附圖】

【附圖說(shuō)明】
[0007] 圖1為顯示傳統(tǒng)的存儲(chǔ)器裝置的示意圖；
[0008] 圖2為顯示根據(jù)本發(fā)明一實(shí)施例所述的存儲(chǔ)器裝置的示意圖；
[0009] 圖3A為顯示根據(jù)本發(fā)明一實(shí)施例所述的第一存儲(chǔ)單元陣列和第二存儲(chǔ)單元陣列 的不意圖；
[0010] 圖3B為顯示根據(jù)本發(fā)明另一實(shí)施例所述的第一存儲(chǔ)單元陣列和第二存儲(chǔ)單元陣 列的不意圖；
[0011] 圖4A為顯示根據(jù)本發(fā)明一實(shí)施例所述的存儲(chǔ)器裝置的信號(hào)波形圖；
[0012] 圖4B為顯示根據(jù)本發(fā)明另一實(shí)施例所述的存儲(chǔ)器裝置的信號(hào)波形圖；
[0013] 圖5為顯示根據(jù)本發(fā)明一實(shí)施例所述的由存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法的流程 圖；
[0014] 圖6A為顯示根據(jù)本發(fā)明一實(shí)施例所述的第一存儲(chǔ)單元陣列和第二存儲(chǔ)單元陣列 的不意圖；以及
[0015] 圖6B為顯示根據(jù)本發(fā)明另一實(shí)施例所述的第一存儲(chǔ)單元陣列和第二存儲(chǔ)單元陣 列的不意圖。
[0016] 附圖標(biāo)記
[0017] 100、200?存儲(chǔ)器裝置；
[0018] 110、210、220?存儲(chǔ)單元陣列；
[0019] 111、112、211、212、221、222 ?字元線；
[0020] 160、260、270?感測(cè)放大器；
[0021] 215、216、225、226 ?位線；
[0022] 250?控制邏輯電路；
[0023] 280?數(shù)據(jù)多工器；
[0024] 290?位移暫存器；
[0025] CLK?時(shí)鐘脈沖信號(hào)；
[0026] SI、S2?數(shù)據(jù)的對(duì)應(yīng)部份；
[0027] SAl、SA2、410-l、410-2、…、410-7 ?位址；
[0028] SE1、SE2?感測(cè)使能信號(hào)；
[0029] SIN?輸入信號(hào)；
[0030] S0UT?輸出數(shù)據(jù)；
[0031] T1、T2?感測(cè)時(shí)間。

【具體實(shí)施方式】
[0032] 圖2是顯示根據(jù)本發(fā)明一實(shí)施例所述的存儲(chǔ)器裝置200的示意圖。存儲(chǔ)器裝置 200可以是一 NOR快閃存儲(chǔ)器，但不限于此。如圖2所示，存儲(chǔ)器裝置200包括：一第一存 儲(chǔ)單兀陣列210、一第二存儲(chǔ)單兀陣列220、一控制邏輯電路250、一第一感測(cè)放大器260、一 第二感測(cè)放大器270、一數(shù)據(jù)多工器280,以及一位移暫存器290。
[0033] 第一存儲(chǔ)單元陣列210是與第二存儲(chǔ)單元陣列220分離。多筆第一數(shù)據(jù)（例如： 位元組）是儲(chǔ)存于第一存儲(chǔ)單元陣列210中，而多筆第二數(shù)據(jù)（例如：位元組）是儲(chǔ)存于第 二存儲(chǔ)單元陣列220中。該多筆第一數(shù)據(jù)和該多筆第二數(shù)據(jù)的組合為完整的連續(xù)數(shù)據(jù)。然 而，在一些實(shí)施例中，儲(chǔ)存于第一存儲(chǔ)單元陣列中210的該多筆第一數(shù)據(jù)以及儲(chǔ)存于第二 存儲(chǔ)單元陣列220中的該多筆第二數(shù)據(jù)皆為不連續(xù)數(shù)據(jù)。第一存儲(chǔ)單元陣列210包括多條 第一字兀線211、212和多條第一位線215、216。第一感測(cè)放大器260是經(jīng)由該多個(gè)第一位 線耦接至第一存儲(chǔ)單元陣列210。第二存儲(chǔ)單元陣列220也包括多條第二字元線221、222 和多條第二位線225、226。第二感測(cè)放大器270是經(jīng)由該多個(gè)第二位線耦接至第二存儲(chǔ)單 元陣列220。在一讀取過(guò)程中，前述的字元線和位線是用于選擇任一存儲(chǔ)單元陣列的位址。 為了簡(jiǎn)化附圖，并非所有字元線和位線皆顯示于圖2中。必須理解的是，本實(shí)施例中每一存 儲(chǔ)單元陣列皆可包括更多字元線及位線。
[0034] 控制邏輯電路250是用于從第一存儲(chǔ)單元陣列210中讀取該多筆第一數(shù)據(jù)，以及 從第二存儲(chǔ)單元陣列220中讀取該多筆第二數(shù)據(jù)。在一些實(shí)施例中，控制邏輯電路250接收 一輸入信號(hào)SIN，其指示任一存儲(chǔ)單元陣列的一起始位址，而控制邏輯電路250再?gòu)脑撈鹗?位址開(kāi)始執(zhí)行一讀取程序。在該讀取程序期間，控制邏輯電路250可允許于一相同時(shí)間或 于一重疊時(shí)間中選擇該多個(gè)第一字元線的一者以及該多個(gè)第二字元線的一者。舉例來(lái)說(shuō)， 第一存儲(chǔ)單元陣列210的第一字元線211和第二存儲(chǔ)單元陣列220的第二字元線221可于 同一時(shí)間中被選擇。由于第一存儲(chǔ)單元陣列210是與第二存儲(chǔ)單元陣列220分離，一條第 一字元線的選擇是與另一條第二字元線的選擇相互獨(dú)立，而感測(cè)放大器260、270可以無(wú)混 淆地分辨讀取數(shù)據(jù)。在較佳實(shí)施例中，控制邏輯電路250是交錯(cuò)地選擇第一存儲(chǔ)單元陣列 210的一第一位址SA1和第二存儲(chǔ)單元陣列220的一第二位址SA2,以從第一存儲(chǔ)單元陣列 210和第二存儲(chǔ)單元陣列220中交錯(cuò)地讀取該多筆第一數(shù)據(jù)的一第一對(duì)應(yīng)部份S1以及該多 筆第二數(shù)據(jù)的一第二對(duì)應(yīng)部份S2。必須注意的是，每一對(duì)應(yīng)部份皆可包括一或多筆數(shù)據(jù)。 接下來(lái)，第一感測(cè)放大器260放大已讀取的第一對(duì)應(yīng)部份S1，而第二感測(cè)放大器270放大已 讀取的第二對(duì)應(yīng)部份S2。數(shù)據(jù)多工器280是耦接至第一感測(cè)放大器260和第二感測(cè)放大器 270。數(shù)據(jù)多工器280是選擇性地傳送放大的第一對(duì)應(yīng)部份S1和放大的第二對(duì)應(yīng)部份S2 至位移暫存器290。位移暫存器290再根據(jù)第一對(duì)應(yīng)部份S1和第二對(duì)應(yīng)部份S2依序地產(chǎn) 生多筆輸出數(shù)據(jù)S0UT。
[0035] 更詳細(xì)地說(shuō)，控制邏輯電路250更接收一時(shí)鐘脈沖信號(hào)CLK。在控制邏輯電路250 接收到指示該起始位址的輸入信號(hào)SIN之后，控制邏輯電路250即傳送感測(cè)使能信號(hào)SE1、 SE2以啟動(dòng)該讀取程序。存儲(chǔ)器裝置200的詳細(xì)操作流程將于下列實(shí)施例中作說(shuō)明。
[0036] 圖3A是顯示根據(jù)本發(fā)明一實(shí)施例所述的第一存儲(chǔ)單元陣列210和第二存儲(chǔ)單元 陣列220的示意圖。如圖3A所示，儲(chǔ)存于第一存儲(chǔ)單元陣列210中的該多筆第一數(shù)據(jù)包括 不連續(xù)的位元組〇、2、4、6,而儲(chǔ)存于第二存儲(chǔ)單元陣列220中的該多筆第二數(shù)據(jù)包括不連 續(xù)的位元組1、3、5、7。每一位元組皆可視為一筆數(shù)據(jù)。該多筆第一數(shù)據(jù)和該多筆第二數(shù)據(jù) 的組合可形成完整數(shù)據(jù)，其包括連續(xù)的位元組〇至7。為了簡(jiǎn)化附圖，圖3A并未顯示所有位 元組，但必須理解的是，每一存儲(chǔ)單元陣列皆可儲(chǔ)存更多位元組。
[0037] 圖4A是顯示根據(jù)本發(fā)明一實(shí)施例所述的存儲(chǔ)器裝置200的信號(hào)波形圖。請(qǐng)一并 參考圖2、圖3A，以及圖4A。若已接收到輸入信號(hào)SIN后，在產(chǎn)生輸出數(shù)據(jù)S0UT前，必須先 耗費(fèi)幾個(gè)虛周期（Dummy Cycles)以初始化一讀取程序。圖4A中的位址410-0至410-7(未 顯示全部位址）是分別對(duì)應(yīng)至圖3A中的位元組0至7。如圖4A所示，在該讀取程序期間， 控制邏輯電路250是交錯(cuò)地選擇第一存儲(chǔ)單元陣列210的第一位址SA1 (例如：位址410-0、 410-2、410-4、410-6的一者）和第二存儲(chǔ)單元陣列220的第二位址SA2 (例如：位址410-1、 410-3、410-5、410-7的一者），以從第一存儲(chǔ)單元陣列210和第二存儲(chǔ)單元陣列220中交錯(cuò) 地讀取該多筆第一數(shù)據(jù)的第一對(duì)應(yīng)部份S1 (例如：位元組0、2、4、6的一者）以及該多筆第 二數(shù)據(jù)的第二對(duì)應(yīng)部份S2 (例如：位元組1、3、5、7的一者）。即使儲(chǔ)存的該多筆第一數(shù)據(jù)和 儲(chǔ)存的該多筆第二數(shù)據(jù)皆為不連續(xù)，但輸出數(shù)據(jù)S0UT可為完整且連續(xù)的數(shù)據(jù)。在本實(shí)施例 中，每當(dāng)?shù)谝晃恢稴A1 (例如：位址410-2)被選擇時(shí)，讀取的第一對(duì)應(yīng)部份S1 (例如：位元組 2)的數(shù)據(jù)數(shù)量為1，而每當(dāng)?shù)诙恢稴A2(例如：位址410-3)被選擇時(shí)，讀取的第二對(duì)應(yīng)部 份S2(例如：位元組3)的數(shù)據(jù)數(shù)量也為1。舉例來(lái)說(shuō)，在圖3A中，若選擇第一字元線211， 則該多筆第一數(shù)據(jù)的一者（例如：位元組2)將被讀??；而若選擇第二字元線221，則該多筆 第二數(shù)據(jù)的一者（例如：位元組3)將被讀取，其中第一字元線211和第二字元線221可于 一相同時(shí)間或一重疊時(shí)間中被選擇。在本實(shí)施例中，第一位址SA1和第二位址SA2皆為每 經(jīng)過(guò)二個(gè)時(shí)鐘脈沖周期即增加2。一感測(cè)時(shí)間T1是用于讀取第一對(duì)應(yīng)部份S1 (例如：位元 組2)或用于讀取第二對(duì)應(yīng)部份S2 (例如：位元組3)，除了初始化過(guò)程期間以外，感測(cè)時(shí)間 T1的最大值為二個(gè)時(shí)鐘脈沖周期。相較之下，圖1所示的傳統(tǒng)存儲(chǔ)器裝置100的一感測(cè)時(shí) 間的最大值為一個(gè)時(shí)鐘脈沖周期。因此，第2、3A、4A圖所示的實(shí)施例將可提供更快的讀取 速度，其約為傳統(tǒng)讀取速度的兩倍。
[0038] 圖3B是顯示根據(jù)本發(fā)明另一實(shí)施例所述的第一存儲(chǔ)單元陣列210和第二存儲(chǔ)單 元陣列220的示意圖。如圖3B所示，儲(chǔ)存于第一存儲(chǔ)單元陣列210中的該多筆第一數(shù)據(jù)包 括不連續(xù)的位元組〇、1、4、5,而儲(chǔ)存于第二存儲(chǔ)單元陣列220中的該多筆第二數(shù)據(jù)包括不 連續(xù)的位元組2、3、6、7。每一位元組皆可視為一筆數(shù)據(jù)。該多筆第一數(shù)據(jù)和該多筆第二數(shù) 據(jù)的組合可形成完整數(shù)據(jù)，其包括連續(xù)的位元組〇至7。為了簡(jiǎn)化附圖，圖3B并未顯示所有 位元組，但必須理解的是，每一存儲(chǔ)單元陣列皆可儲(chǔ)存更多位元組。圖3B與圖3A相似，兩 者的差異在于，圖3B中，每一存儲(chǔ)單元陣列儲(chǔ)存的任二個(gè)鄰近的位元組（例如：位元組0、 1)可以是連續(xù)數(shù)據(jù)。此設(shè)計(jì)方式將可進(jìn)一步地加快存儲(chǔ)器裝置200的讀取速度。
[0039] 圖4B是顯示根據(jù)本發(fā)明另一實(shí)施例所述的存儲(chǔ)器裝置200的信號(hào)波形圖。請(qǐng)一 并參考圖2、圖3B，以及圖4B。若已接收到輸入信號(hào)SIN后，在產(chǎn)生輸出數(shù)據(jù)S0UT前，必須 先耗費(fèi)幾個(gè)虛周期以初始化一讀取程序。圖4B中的位址410-0至410-7(未顯示全部位 址）是分別對(duì)應(yīng)至圖3B中的位元組0至7。如圖4B所示，在該讀取程序期間，控制邏輯電 路250是交錯(cuò)地選擇第一存儲(chǔ)單元陣列210的第一位址SA1 (例如：位址410-0、410-4的一 者）和第二存儲(chǔ)單元陣列220的第二位址SA2 (例如：位址410-2、410-6的一者），以從第一 存儲(chǔ)單元陣列210和第二存儲(chǔ)單元陣列220中交錯(cuò)地讀取該多筆第一數(shù)據(jù)的第一對(duì)應(yīng)部份 S1 (例如：位元組0、1，或是位元組4、5)以及該多筆第二數(shù)據(jù)的第二對(duì)應(yīng)部份S2(例如：位 元組2、3,或是位元組6、7)。即使儲(chǔ)存的該多筆第一數(shù)據(jù)和儲(chǔ)存的該多筆第二數(shù)據(jù)皆為不 連續(xù)，但輸出數(shù)據(jù)SOUT可為完整且連續(xù)的數(shù)據(jù)。在本實(shí)施例中，每當(dāng)?shù)谝晃恢稴A1 (例如： 位址410-4)被選擇時(shí)，讀取的第一對(duì)應(yīng)部份S1 (例如：位元組4、5)的數(shù)據(jù)數(shù)量為2,而每 當(dāng)?shù)诙恢稴A2 (例如：位址410-6)被選擇時(shí)，讀取的第二對(duì)應(yīng)部份S2 (例如：位元組6、7) 的數(shù)據(jù)數(shù)量也為2。舉例來(lái)說(shuō)，在圖3B中，若選擇第一字元線212,則該多筆第一數(shù)據(jù)的連 續(xù)二者（例如：位元組4、5)將一起被讀??；而若選擇第二字元線222,則該多筆第二數(shù)據(jù)的 連續(xù)二者（例如：位元組6、7)將一起被讀取，其中第一字元線212和第二字元線222可于 一相同時(shí)間或一重疊時(shí)間中被選擇。在本實(shí)施例中，第一位址SA1和第二位址SA2皆為每 經(jīng)過(guò)四個(gè)時(shí)鐘脈沖周期即增加4。一感測(cè)時(shí)間T2是用于讀取第一對(duì)應(yīng)部份S1 (例如：位元 組4、5)或用于讀取第二對(duì)應(yīng)部份S2 (例如：位元組6、7)，除了初始化過(guò)程期間以外，感測(cè) 時(shí)間T2的最大值為四個(gè)時(shí)鐘脈沖周期。相較之下，圖1所示的傳統(tǒng)存儲(chǔ)器裝置100的一感 測(cè)時(shí)間的最大值為一個(gè)時(shí)鐘脈沖周期。因此，圖2、圖3B、圖4B所示的實(shí)施例將可提供更快 的讀取速度，其約為傳統(tǒng)讀取速度的四倍。
[0040] 圖5是顯示根據(jù)本發(fā)明一實(shí)施例所述的由一存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法的流 程圖。首先，在步驟S510,提供一第一存儲(chǔ)單元陣列，其中該第一存儲(chǔ)單元陣列包括多個(gè)第 一字元線和多個(gè)第一位線，而多筆第一數(shù)據(jù)是儲(chǔ)存于該第一存儲(chǔ)單元陣列中。在步驟S520， 提供一第二存儲(chǔ)單元陣列，其中該第二存儲(chǔ)單元陣列包括多個(gè)第二字元線和多個(gè)第二位 線，該第二存儲(chǔ)單元陣列與該第一存儲(chǔ)單元陣列分離，而多筆第二數(shù)據(jù)是儲(chǔ)存于該第二存 儲(chǔ)單元陣列中。在步驟S530,于一相同時(shí)間或于一重疊時(shí)間中選擇該多個(gè)第一字元線的一 者以及該多個(gè)第二字元線的一者。在步驟S540,交錯(cuò)地選擇該第一存儲(chǔ)單元陣列的一第一 位址和該第二存儲(chǔ)單元陣列的一第二位址，以從該第一存儲(chǔ)單元陣列和該第二存儲(chǔ)單元陣 列中交錯(cuò)地讀取該多筆第一數(shù)據(jù)的一第一對(duì)應(yīng)部份以及該多筆第二數(shù)據(jù)的一第二對(duì)應(yīng)部 份。最后，在步驟S550,放大該多筆第一數(shù)據(jù)的該第一對(duì)應(yīng)部份以及該多筆第二數(shù)據(jù)的該第 二對(duì)應(yīng)部份。值得注意的是，以上方法步驟皆無(wú)須依次序執(zhí)行。圖2、圖3A、圖3B、圖4A、圖 4B相關(guān)的實(shí)施例，其所有細(xì)部特征均可套用至圖5所示的方法中。
[0041] 雖然以上所述，在各存儲(chǔ)單元陣列中，每一字元線僅對(duì)應(yīng)至兩個(gè)位元組，但本發(fā)明 并不限于此。圖6A是顯示根據(jù)本發(fā)明一實(shí)施例所述的第一存儲(chǔ)單元陣列210和第二存儲(chǔ)單 元陣列220的示意圖。如圖6A所示，在各存儲(chǔ)單元陣列中，每一字元線可對(duì)應(yīng)至四個(gè)位元 組，而圖6A的設(shè)計(jì)方式可與圖4A的實(shí)施例產(chǎn)生相似的信號(hào)波形。圖6B是顯示根據(jù)本發(fā)明 另一實(shí)施例所述的第一存儲(chǔ)單元陣列210和第二存儲(chǔ)單元陣列220的示意圖。如圖6B所 示，在各存儲(chǔ)單元陣列中，每一字元線可對(duì)應(yīng)至四個(gè)位元組，而圖6B的設(shè)計(jì)方式可與圖4B 的實(shí)施例產(chǎn)生相似的信號(hào)波形。值得注意的是，本發(fā)明更可套用至各種各式的存儲(chǔ)單元陣 列，例如，其每一字元線對(duì)應(yīng)至2、4、8、16、32、64、128, 256,甚至更多個(gè)位元組的存儲(chǔ)單元陣 列。
[0042] 在本說(shuō)明書以及申請(qǐng)專利范圍中的序數(shù)，例如"第一"、"第二"、"第三"等等，彼此 的間并沒(méi)有順序上的先后關(guān)系，其僅用于標(biāo)示區(qū)分兩個(gè)具有相同名字的不同元件。
[〇〇43] 本發(fā)明雖以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明的范圍，任何本領(lǐng)域 相關(guān)技術(shù)人員，在不脫離本發(fā)明的權(quán)利要求，當(dāng)可做些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的權(quán)利 要求當(dāng)視上述的權(quán)利要求書所界定為準(zhǔn)。
【權(quán)利要求】
1. 一種存儲(chǔ)器裝置，其特征在于，所述存儲(chǔ)器裝置包括： 一第一存儲(chǔ)單元陣列，包括多個(gè)第一字元線和多個(gè)第一位線，其中多筆第一數(shù)據(jù)是儲(chǔ) 存于所述第一存儲(chǔ)單元陣列中； 一第二存儲(chǔ)單元陣列，與所述第一存儲(chǔ)單元陣列分離，并包括多個(gè)第二字元線和多個(gè) 第二位線，其中多筆第二數(shù)據(jù)是儲(chǔ)存于所述第二存儲(chǔ)單元陣列中； 一控制邏輯電路，允許于一相同時(shí)間或于一重疊時(shí)間中選擇所述多個(gè)第一字元線的一 者以及所述多個(gè)第二字元線的一者，并且交錯(cuò)地選擇所述第一存儲(chǔ)單元陣列的一第一位址 和所述第二存儲(chǔ)單元陣列的一第二位址，以從所述第一存儲(chǔ)單元陣列和所述第二存儲(chǔ)單元 陣列中交錯(cuò)地讀取所述多筆第一數(shù)據(jù)的一第一對(duì)應(yīng)部份以及所述多筆第二數(shù)據(jù)的一第二 對(duì)應(yīng)部份； 一第一感測(cè)放大器，經(jīng)由所述多個(gè)第一位線耦接至所述第一存儲(chǔ)單元陣列，并放大所 述多筆第一數(shù)據(jù)的所述第一對(duì)應(yīng)部份；以及 一第二感測(cè)放大器，經(jīng)由所述多個(gè)第二位線耦接至所述第二存儲(chǔ)單元陣列，并放大所 述多筆第二數(shù)據(jù)的所述第二對(duì)應(yīng)部份。
2. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，所述存儲(chǔ)器裝置還包括： 一數(shù)據(jù)多工器；以及 一位移暫存器，其中所述數(shù)據(jù)多工器是耦接至所述第一感測(cè)放大器和所述第二感測(cè)放 大器，所述數(shù)據(jù)多工器選擇性地傳送所述第一對(duì)應(yīng)部份和所述第二對(duì)應(yīng)部份至所述位移暫 存器，而所述位移暫存器是根據(jù)所述第一對(duì)應(yīng)部份和所述第二對(duì)應(yīng)部份依序地產(chǎn)生多個(gè)輸 出數(shù)據(jù)。
3. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，所述第一位址和所述第二位址皆 為每經(jīng)過(guò)二個(gè)時(shí)鐘脈沖周期即增加2。
4. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，所述一感測(cè)時(shí)間是用于讀取所述 第一對(duì)應(yīng)部份或用于讀取所述第二對(duì)應(yīng)部份，而所述感測(cè)時(shí)間的最大值為二個(gè)時(shí)鐘脈沖周 期。
5. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，每當(dāng)所述第一位址被選擇時(shí)，讀取 的所述第一對(duì)應(yīng)部份的數(shù)據(jù)數(shù)量為1，而每當(dāng)所述第二位址被選擇時(shí)，讀取的所述第二對(duì)應(yīng) 部份的數(shù)據(jù)數(shù)量為1。
6. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，所述第一位址和所述第二位址皆 為每經(jīng)過(guò)四個(gè)時(shí)鐘脈沖周期即增加4。
7. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，所述一感測(cè)時(shí)間是用于讀取所述 第一對(duì)應(yīng)部份或用于讀取所述第二對(duì)應(yīng)部份，而所述感測(cè)時(shí)間的最大值為四個(gè)時(shí)鐘脈沖周 期。
8. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，每當(dāng)所述第一位址被選擇時(shí)，讀取 的所述第一對(duì)應(yīng)部份的數(shù)據(jù)數(shù)量為2,而每當(dāng)所述第二位址被選擇時(shí)，讀取的所述第二對(duì)應(yīng) 部份的數(shù)據(jù)數(shù)量為2。
9. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，儲(chǔ)存于所述第一存儲(chǔ)單元陣列中 的所述多筆第一數(shù)據(jù)以及儲(chǔ)存于所述第二存儲(chǔ)單元陣列中的所述多筆第二數(shù)據(jù)皆為不連 續(xù)數(shù)據(jù)。
10. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，所述多筆第一數(shù)據(jù)和所述多筆第 二數(shù)據(jù)的組合為完整的連續(xù)數(shù)據(jù)。
11. 一種由一存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法，其特征在于，所述讀取數(shù)據(jù)的方法包括下 列步驟： 提供一第一存儲(chǔ)單元陣列，其中所述第一存儲(chǔ)單元陣列包括多個(gè)第一字元線和多個(gè)第 一位線，而多筆第一數(shù)據(jù)是儲(chǔ)存于所述第一存儲(chǔ)單元陣列中； 提供一第二存儲(chǔ)單元陣列，其中所述第二存儲(chǔ)單元陣列包括多個(gè)第二字元線和多個(gè)第 二位線，所述第二存儲(chǔ)單元陣列與所述第一存儲(chǔ)單元陣列分離，而多筆第二數(shù)據(jù)是儲(chǔ)存于 所述第二存儲(chǔ)單元陣列中； 于一相同時(shí)間或于一重疊時(shí)間中選擇所述多個(gè)第一字元線的一者以及所述多個(gè)第二 字元線的一者； 交錯(cuò)地選擇所述第一存儲(chǔ)單元陣列的一第一位址和所述第二存儲(chǔ)單元陣列的一第二 位址，以從所述第一存儲(chǔ)單元陣列和所述第二存儲(chǔ)單元陣列中交錯(cuò)地讀取所述多筆第一數(shù) 據(jù)的一第一對(duì)應(yīng)部份以及所述多筆第二數(shù)據(jù)的一第二對(duì)應(yīng)部份；以及 放大所述多筆第一數(shù)據(jù)的所述第一對(duì)應(yīng)部份以及所述多筆第二數(shù)據(jù)的所述第二對(duì)應(yīng) 部份。
12. 根據(jù)權(quán)利要求11所述的由一存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法，其特征在于，所述讀 取數(shù)據(jù)的方法還包括： 通過(guò)一數(shù)據(jù)多工器，選擇性地傳送所述多筆第一數(shù)據(jù)的所述第一對(duì)應(yīng)部份和所述多筆 第二數(shù)據(jù)的所述第二對(duì)應(yīng)部份至一位移暫存器；以及 通過(guò)所述位移暫存器，根據(jù)所述第一對(duì)應(yīng)部份和所述第二對(duì)應(yīng)部份依序地產(chǎn)生多個(gè)輸 出數(shù)據(jù)。
13. 根據(jù)權(quán)利要求11所述的由一存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法，其特征在于，所述第 一位址和所述第二位址皆為每經(jīng)過(guò)二個(gè)時(shí)鐘脈沖周期即增加2。
14. 根據(jù)權(quán)利要求11所述的由一存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法，其特征在于，一感測(cè) 時(shí)間是用于讀取所述第一對(duì)應(yīng)部份或用于讀取所述第二對(duì)應(yīng)部份，而所述感測(cè)時(shí)間的最大 值為二個(gè)時(shí)鐘脈沖周期。
15. 根據(jù)權(quán)利要求11所述的由一存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法，其特征在于，每當(dāng)所 述第一位址被選擇時(shí)，讀取的所述第一對(duì)應(yīng)部份的數(shù)據(jù)數(shù)量為1，而每當(dāng)所述第二位址被選 擇時(shí)，讀取的所述第二對(duì)應(yīng)部份的數(shù)據(jù)數(shù)量為1。
16. 根據(jù)權(quán)利要求11所述的由一存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法，其特征在于，所述第 一位址和所述第二位址皆為每經(jīng)過(guò)四個(gè)時(shí)鐘脈沖周期即增加4。
17. 根據(jù)權(quán)利要求11所述的由一存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法，其特征在于，一感測(cè) 時(shí)間是用于讀取所述第一對(duì)應(yīng)部份或用于讀取所述第二對(duì)應(yīng)部份，而所述感測(cè)時(shí)間的最大 值為四個(gè)時(shí)鐘脈沖周期。
18. 根據(jù)權(quán)利要求11所述的由一存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法，其特征在于，每當(dāng)所 述第一位址被選擇時(shí)，讀取的所述第一對(duì)應(yīng)部份的數(shù)據(jù)數(shù)量為2,而每當(dāng)所述第二位址被選 擇時(shí)，讀取的所述第二對(duì)應(yīng)部份的數(shù)據(jù)數(shù)量為2。
19. 根據(jù)權(quán)利要求11所述的由一存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法，其特征在于，儲(chǔ)存于 所述第一存儲(chǔ)單元陣列中的所述多筆第一數(shù)據(jù)以及儲(chǔ)存于所述第二存儲(chǔ)單元陣列中的所 述多筆第二數(shù)據(jù)皆為不連續(xù)數(shù)據(jù)。
20.根據(jù)權(quán)利要求11所述的由一存儲(chǔ)器裝置中讀取數(shù)據(jù)的方法，其特征在于，所述多 筆第一數(shù)據(jù)和所述多筆第二數(shù)據(jù)的組合為完整的連續(xù)數(shù)據(jù)。
【文檔編號(hào)】G11C16/02GK104112471SQ201310133839
【公開(kāi)日】2014年10月22日 申請(qǐng)日期:2013年4月17日 優(yōu)先權(quán)日:2013年4月17日
【發(fā)明者】陳毓明, 蘇騰 申請(qǐng)人:華邦電子股份有限公司