專利名稱：一種pata和sata電子盤自動(dòng)斷電測試的裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及硬盤測試領(lǐng)域，具體涉及一種PATA和SATA電子盤自動(dòng)斷電測試的裝置。
背景技術(shù)：
隨著現(xiàn)代化科技的發(fā)展，各種信息技術(shù)和計(jì)算機(jī)系統(tǒng)被廣泛應(yīng)用于武器、航天航空、醫(yī)療等各個(gè)領(lǐng)域，信息和數(shù)據(jù)逐漸在成為這些領(lǐng)域的神經(jīng)樞紐，同時(shí)在數(shù)據(jù)存儲上也帶來了不可忽視的安全風(fēng)險(xiǎn)。電子盤作為重要的數(shù)據(jù)存儲設(shè)備，尤其是具有特殊用途的例如定制類軍用電子盤，在任何惡劣復(fù)雜的環(huán)境中或異常情況下都應(yīng)該具有自保護(hù)和自恢復(fù)功能，確保信息數(shù)據(jù)的正確性和完整性，因此對電子盤的性能摸底和異常測試尤為重要。系統(tǒng)突然斷電就是常見的異常情況之一，瞬間電流可能造成大量數(shù)據(jù)出錯(cuò)，甚至 整盤數(shù)據(jù)丟失，從而導(dǎo)致系統(tǒng)崩潰，針對此類現(xiàn)象，電子盤需要經(jīng)過嚴(yán)格的斷電測試，以檢驗(yàn)電子盤的自保護(hù)功能和異常處理能力。在具體的斷電測試過程中需非正常瞬間切斷電源，并重啟系統(tǒng)查看數(shù)據(jù)才能得到測試結(jié)果，測試過程需要測試人員一直監(jiān)控，不僅耗人耗時(shí)，而且非正常掉電很可能對系統(tǒng)主機(jī)造成損傷。發(fā)明內(nèi)容本實(shí)用新型的目的在于提供了一種PATA和SATA電子盤自動(dòng)斷電測試的裝置，其通過對并口輸出的TTL信號經(jīng)過CPLD復(fù)雜可編程門陣列進(jìn)行邏輯編程產(chǎn)生控制信號，用來控制電子盤的電源開關(guān)和使能連接電子盤的高速電子開關(guān)；另外通過對系統(tǒng)的讀寫信號(RW)經(jīng)過CPLD復(fù)雜可編程門陣列進(jìn)行邏輯編程產(chǎn)生控制信號來控制高速電子開關(guān)的數(shù)據(jù)總線方向；最后由軟件操作TTL信號控制硬件模擬異常產(chǎn)生，再經(jīng)過軟件對的測試參數(shù)的配置，實(shí)現(xiàn)自動(dòng)斷電測試的方法。本實(shí)用新型的技術(shù)解決方案是一種PATA和SATA電子盤自動(dòng)斷電測試的裝置，其特殊之處在于包括與計(jì)算機(jī)連接的包含CPLD代碼的CPLD復(fù)雜可編程門陣列邏輯編程芯片，所述CPLD復(fù)雜可編程門陣列邏輯編程芯片連接到PNMOS管，控制電子盤的電源供給；所述CPLD復(fù)雜可編程門陣列邏輯編程芯片的控制信號連接到SATA電子盤的高速電子開關(guān)MAX4951芯片的使能EN管腳或連接到PATA電子盤的高速數(shù)據(jù)緩沖器DM74ALS245芯片的使能EN管腳。上述PATA和SATA電子盤自動(dòng)斷電測試的裝置，其特殊之處在于該裝置所需電壓采用計(jì)算機(jī)內(nèi)部標(biāo)準(zhǔn)電源引出。一種PATA和SATA電子盤自動(dòng)斷電測試的方法，該方法包括以下步驟I將并口輸出的TTL信號直接連接到CPLD復(fù)雜可編程門陣列邏輯編程芯片，編寫CPLD代碼實(shí)現(xiàn)控制信號產(chǎn)生，當(dāng)TTL信號同時(shí)為高電平或同時(shí)為低電平時(shí)，輸出控制信號為高電平，否則為低電平；2將上述的控制信號直接連接到PNMOS管，控制電子盤的電源供給；3同時(shí)，將上述的控制信號直接連接到SATA電子盤的高速電子開關(guān)MAX4951芯片的使能EN管腳，控制SATA盤高速電子開關(guān)的使能；針對PATA盤，將上述的控制信號直接連接到PATA電子盤的高速數(shù)據(jù)緩沖器DM74ALS245芯片的使能EN管腳，控制PATA盤高速數(shù)據(jù)緩沖器的使能。4在Windows操作下對并口的控制采用WinIO的方式,調(diào)用WinIO庫直接操作并口物理地址，對計(jì)算機(jī)并口的P2 P9信號(并口的數(shù)據(jù)口，物理地址0x378)進(jìn)行編程，使并口輸出高低電平實(shí)現(xiàn)電子盤的斷電控制；5軟件在進(jìn)行第一次自動(dòng)測試配置后，將此配置以文件的形式存儲，供計(jì)算機(jī)重啟后程序自動(dòng)讀?。?控制電子盤的讀寫，并在讀寫任意時(shí)刻發(fā)起斷電命令，由兩個(gè)線程實(shí)現(xiàn)；分別是主線程負(fù)責(zé)讀取本地磁盤文件，并寫入電子盤中；另一線程監(jiān)控電子盤的 讀寫，并在讀寫過程中隨機(jī)對電子盤斷電；并將斷電次數(shù)等信息寫入配置文件，重啟計(jì)算機(jī)；每次斷電測試后，將對上次寫入電子盤的數(shù)據(jù)進(jìn)行校驗(yàn)，用以檢測電子盤在突然斷電后的狀況，并將檢測結(jié)果寫入日志文件。上述PATA和SATA電子盤自動(dòng)斷電測試的方法，其特殊之處在于該方法所需12V、5V、3. 3V電壓采用計(jì)算機(jī)內(nèi)部標(biāo)準(zhǔn)電源引出；無需涉及電源的隔離和共地問題； 上述PATA和SATA電子盤自動(dòng)斷電測試的方法，其特殊之處在于該方法使用的控制端輸入信號就近選擇計(jì)算機(jī)的并口作為控制10，由于這些IO 口在計(jì)算機(jī)上電啟動(dòng)過程中的電平時(shí)高時(shí)低，而電子盤需要一直保持電源才可被系統(tǒng)正常識別，因此不能用并口直接控制，而是需要將多個(gè)IO信號經(jīng)過CPLD復(fù)雜可編程門陣列進(jìn)行邏輯編程后使用。上述對并口 IO的控制采用WINIO的方式，直接操作硬件地址。上述針對電子盤自動(dòng)斷電測試方法，其特殊之處在于除了 I中所述的方式外，還可以用其他的IO信號作為此方法的控制端輸入信號；通過1、2、3的方法，還可以使PATA和SATA電子盤的數(shù)據(jù)線和控制信號線與計(jì)算機(jī)系統(tǒng)脫離，而不需要使計(jì)算機(jī)斷電。ATA接口的數(shù)據(jù)信號為標(biāo)準(zhǔn)TTL電平信號，SATA接口數(shù)據(jù)為差分信號，電子盤的數(shù)據(jù)總線頻率較高，因此選用DM74ALS245和MAX4951高速電子開關(guān)控制。自動(dòng)測試的設(shè)置信息和測試次數(shù)等信息采用文件的方式存儲，當(dāng)系統(tǒng)重啟時(shí)供軟件自動(dòng)讀取。采用多線程的方式模擬電子盤讀寫過程中產(chǎn)生異常情況。在此過程中可以對測試軟件進(jìn)行開始、停止、暫停、繼續(xù)、取消得操作。本實(shí)用新型的優(yōu)點(diǎn)在于I、此方法應(yīng)用面廣，不受操作系統(tǒng)限制，可以使用于多種操作系統(tǒng)。2、具有軟件的高度靈活性，可以任意配置測試次數(shù)、電子盤的讀寫方式、日志文件的生成等等參數(shù)。3、可以模擬各種突發(fā)情況達(dá)到測試的目的。4、將測試過程中機(jī)械耗時(shí)的工作自動(dòng)化，實(shí)現(xiàn)在無人監(jiān)控下自動(dòng)測試、分析并記
錄結(jié)果。5、不用計(jì)算機(jī)斷電而使電子盤完全與計(jì)算機(jī)系統(tǒng)脫離。[0035]6、保護(hù)計(jì)算機(jī)主機(jī)不受異常情況影響。

圖I為本實(shí)用新型硬件結(jié)構(gòu)圖。
具體實(shí)施方式
參見圖I,本實(shí)用新型針對以上測試流程，設(shè)計(jì)一種Parallel ATA電子盤和Serial ATA電子盤的自動(dòng)斷電測試方法，此方法主要以硬件配合軟件的靈活性，減少主機(jī)損傷，更好的模擬各種異常情況達(dá)到測試的目的，并且可以將測試過程中機(jī)械耗時(shí)的工作自動(dòng)化，實(shí)現(xiàn)在無人監(jiān)控下自動(dòng)測試并記錄結(jié)果。一種電子盤的自動(dòng)斷電測試方法，該方法包括以下步驟I將并口輸出的TTL信號直接連接到CPLD復(fù)雜可編程門陣列邏輯編程芯片，編 寫CPLD代碼實(shí)現(xiàn)控制信號產(chǎn)生，當(dāng)TTL信號同時(shí)為高電平或同時(shí)為低電平時(shí)，輸出控制信號為高電平，否則為低電平。2將上述的控制信號直接連接到PNMOS管，控制電子盤的電源供給。3同時(shí)，將上述的控制信號直接連接到SATA電子盤的高速電子開關(guān)MAX4951芯片的EN管腳，控制SATA盤高速電子開關(guān)的使能。對于PATA盤，將上述的控制信號直接連接到PATA電子盤的高速數(shù)據(jù)緩沖器DM74ALS245芯片的EN管腳，控制PATA盤高速數(shù)據(jù)緩沖器的使能。4對并口的控制采用WinIO的方式，調(diào)用WinIO. dll直接操作并口物理地址，對計(jì)算機(jī)并口的P2 P9信號(并口的數(shù)據(jù)口，物理地址0x378)進(jìn)行編程，使并口輸出高低電平實(shí)現(xiàn)電子盤的斷電控制。5采用配置文件記錄斷電測試相關(guān)設(shè)置。電子盤斷電又上電后，需要重啟計(jì)算機(jī)才能被識別，實(shí)現(xiàn)測試的自動(dòng)化就要求程序開機(jī)自動(dòng)運(yùn)行，并能獲知第一次的設(shè)置信息，如測試到幾次，測試哪個(gè)分區(qū)等。因此，第一次配置后，將此配置以文件的形式存儲，供計(jì)算機(jī)重啟后程序自動(dòng)讀取。6控制電子盤的讀寫，并在讀寫任意時(shí)刻發(fā)起斷電命令，由兩個(gè)線程實(shí)現(xiàn)。主線程負(fù)責(zé)讀取本地磁盤文件，并寫入電子盤中；另一線程監(jiān)控電子盤的讀寫，并在讀寫過程中隨機(jī)對電子盤斷電；并將斷電次數(shù)等信息寫入配置文件，重啟計(jì)算機(jī)。每次斷電測試后，將對上次寫入電子盤的數(shù)據(jù)進(jìn)行校驗(yàn)，用以檢測電子盤在突然斷電后的狀況，并將檢測結(jié)果寫入日志文件。
權(quán)利要求1.一種PATA和SATA電子盤自動(dòng)斷電測試的裝置，其特征在于包括與計(jì)算機(jī)連接的包含CPLD代碼的CPLD復(fù)雜可編程門陣列邏輯編程芯片，所述CPLD復(fù)雜可編程門陣列邏輯編程芯片連接到PNMOS管，控制電子盤的電源供給；所述CPLD復(fù)雜可編程門陣列邏輯編程芯片的控制信號連接到SATA電子盤的高速電子開關(guān)MAX4951芯片的使能EN管腳或連接到PATA電子盤的高速數(shù)據(jù)緩沖器DM74ALS245芯片的使能EN管腳。
2.根據(jù)權(quán)利要求I所述PATA和SATA電子盤自動(dòng)斷電測試的裝置，其特征在于該裝置所需電壓采用計(jì)算機(jī)內(nèi)部標(biāo)準(zhǔn)電源引出。
專利摘要一種PATA和SATA電子盤自動(dòng)斷電測試的裝置，包括與計(jì)算機(jī)連接的包含CPLD代碼的CPLD復(fù)雜可編程門陣列邏輯編程芯片，所述CPLD復(fù)雜可編程門陣列邏輯編程芯片連接到PNMOS管，控制電子盤的電源供給；所述CPLD復(fù)雜可編程門陣列邏輯編程芯片的控制信號連接到SATA電子盤的高速電子開關(guān)MAX4951芯片的使能EN管腳或連接到PATA電子盤的高速數(shù)據(jù)緩沖器DM74ALS245芯片的使能EN管腳。本實(shí)用新型主要以硬件配合軟件的靈活性，減少主機(jī)損傷，更好的模擬各種異常情況達(dá)到測試的目的，并且可以將測試過程中機(jī)械耗時(shí)的工作自動(dòng)化，實(shí)現(xiàn)在無人監(jiān)控下自動(dòng)測試并記錄結(jié)果。
文檔編號G11C29/56GK202502761SQ201220016470
公開日2012年10月24日 申請日期2012年1月16日 優(yōu)先權(quán)日2012年1月16日
發(fā)明者侯紅艷, 劉升 申請人:西安奇維科技股份有限公司