專利名稱：測試裝置及測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及測試裝置及測試方法。
背景技術(shù)：
DRAM及SRAM等半導(dǎo)體存儲器的測試裝置，是對被測試存儲器寫入數(shù)據(jù)，然后從被測試存儲器讀出已經(jīng)寫入的數(shù)據(jù)。并且，測試裝置通過將所讀出的數(shù)據(jù)和期望值進行比較來檢測出被測試存儲器的不良單元。發(fā)明內(nèi)容
發(fā)明要解決的問題
高速化及大容量化帶來了功率消耗增大的問題。因此，近幾年來，出現(xiàn)了具有切換是否進行比特反轉(zhuǎn)后輸入地址這種功能的半導(dǎo)體存儲器。對于訪問這樣的半導(dǎo)體存儲器的控制器，能為半導(dǎo)體存儲器供給地址，以使地址的比特變化量變少。由此，這樣的半導(dǎo)體存儲器，能降低伴隨地址的處理而產(chǎn)生的功率消耗。
但是，測試裝置，通過執(zhí)行預(yù)先制作的測試程序，對針對被測試存儲器而預(yù)先確定的地址，寫數(shù)據(jù)或讀出數(shù)據(jù)。從而，在測試這樣的半導(dǎo)體存儲器時，必須預(yù)先考慮是否使地址比特反轉(zhuǎn)來編制測試程序。由于這個緣故，用于測試這樣的半導(dǎo)體存儲器的測試程序的編制變得繁雜。
解決問題的手段
在本發(fā)明的第I方式中，提供測試裝置及測試方法，測試裝置包括地址發(fā)生部， 發(fā)生被測試存儲器的地址；選擇部，選擇是否將被所述地址發(fā)生部發(fā)生的所述地址進行比特反轉(zhuǎn)后，供給至所述被測試存儲器；反轉(zhuǎn)處理部，其在所述選擇部選擇了將所述地址進行比特反轉(zhuǎn)時，將由所述地址發(fā)生部發(fā)生的所述地址比特反轉(zhuǎn)并輸出，在所述選擇部選擇了不將所述地址比特反轉(zhuǎn)時，將被所述地址發(fā)生部發(fā)生的所述地址不進行比特反轉(zhuǎn)地輸出； 供給部，向所述被測試存儲器提供所述反轉(zhuǎn)處理部輸出的被反轉(zhuǎn)控制后的所述地址，以及表示所述反轉(zhuǎn)處理部輸出的所述地址是否是比特反轉(zhuǎn)后的地址的反轉(zhuǎn)周期信號。
另外，上述的發(fā)明概要，并非列舉了本發(fā)明的必要特征的全部。同時，這些特征群的次級組合，也能成為發(fā)明。


圖1示出了被測試存儲器200和本實施方式涉及的測試裝置10的構(gòu)成。
圖2示出了本實施方式涉及的圖案發(fā)生部20的構(gòu)成。
圖3示出了本實施方式涉及的反轉(zhuǎn)控制部42的構(gòu)成的第I例。
圖4
示出了本實施方式涉及的反轉(zhuǎn)控制部42的構(gòu)成的第2例。
圖5示出了被測試存儲器200的動作時鐘、時鐘信號、指令、地址及選擇信號的一個例子。
圖6表示本實施方式涉及的測試裝置10中的各信號的時序圖的一個例子。
圖7表示本實施方式涉及的反轉(zhuǎn)控制部42的構(gòu)成的第3例。
具體實施方式
下面通過發(fā)明的實施方式說明本發(fā)明，但以下實施方式并非限定權(quán)利要求涉及的發(fā)明。同時，在實施方式中說明的特征的組合并非全部都是發(fā)明的解決手段所必須的。
圖1表示被測試存儲器200與本實施方式涉及的測試裝置10的構(gòu)成。
通過DDR (Double Data Rate)接口外部控制器訪問被測試存儲器200。DDR接口并行轉(zhuǎn)送表示多條數(shù)據(jù)信號DQ和表示采樣數(shù)據(jù)信號DQ的時序的時鐘信號DQS。
在被測試存儲器200和外部控制器之間，并行傳輸多條數(shù)據(jù)信號和數(shù)據(jù)信號的2 倍速率的時鐘信號。被測試存儲器200，是采用了這樣的DDR接口的存儲器，比如是GDDR5 (Graphics Double Data Rate 5)存儲器。
被測試存儲器200通過數(shù)據(jù)轉(zhuǎn)送用的DDR接口從外部控制器輸入寫數(shù)據(jù)。同時， 被測試存儲器200通過數(shù)據(jù)轉(zhuǎn)送用的DDR接口向外部控制器輸出讀出數(shù)據(jù)。
同時，被測試存儲器200通過地址轉(zhuǎn)送用的DDR接口從外部控制器輸入地址。被測試存儲器200對被所輸入的地址表示的存儲區(qū)域進行數(shù)據(jù)寫入及讀出。
被測試存儲器200從外部控制器輸入指令。被測試存儲器200根據(jù)所輸入的指令指示的內(nèi)容，執(zhí)行數(shù)據(jù)寫入，數(shù)據(jù)讀出及空操作(NOP)等各種處理。
并且，被測試存儲器200從外部控制器輸入反轉(zhuǎn)周期信號。反轉(zhuǎn)周期信號與被外部控制器向被測試存儲器200轉(zhuǎn)送的地址一起，從外部控制器向被測試存儲器200轉(zhuǎn)送。反轉(zhuǎn)周期信號表示同步被轉(zhuǎn)送的地址是被比特反轉(zhuǎn)還是沒有被比特反轉(zhuǎn)。
如，反轉(zhuǎn)周期信號如果是H邏輯，表示同步被轉(zhuǎn)送的地址被比特反轉(zhuǎn)。同時，比如，反轉(zhuǎn)周期信號如果是L邏輯，表示同步被轉(zhuǎn)送的地址沒被比特反轉(zhuǎn)。
被測試存儲器200在表示反轉(zhuǎn)周期信號進行比特反轉(zhuǎn)時，將從外部控制器輸入的地址的值轉(zhuǎn)換成比特反轉(zhuǎn)后的值，對變換后的地址的存儲區(qū)域進行數(shù)據(jù)寫入或讀出 。同時， 被測試存儲器200，當反轉(zhuǎn)周期信號表示沒有進行比特反轉(zhuǎn)時，對被從外部控制器輸入的地址的值表示的存儲區(qū)域進行數(shù)據(jù)寫入或讀出。
對這樣的被測試存儲器200進行數(shù)據(jù)寫入或讀出的外部控制器，使依次向被測試存儲器200轉(zhuǎn)送的地址的值比特反轉(zhuǎn)成各比特的邏輯值的變化量變得更小。并且，被測試存儲器200與進行了反轉(zhuǎn)控制的地址一起向被測試存儲器200供給反轉(zhuǎn)周期信號。由此， 被測試存儲器200能夠抑制伴隨地址的各比特邏輯值變化而產(chǎn)生的功耗。
測試裝置10，具有圖案發(fā)生部20、供給部22、取得部24和比較部26。本實施方式涉及的測試裝置10測試被測試存儲器200。
圖案發(fā)生部20執(zhí)行測試程序，依次發(fā)生應(yīng)對被測試存儲器200供給的指令、地址、 反轉(zhuǎn)周期信號及寫數(shù)據(jù)。并且，圖案發(fā)生部20執(zhí)行測試程序，依次發(fā)生應(yīng)該從被測試存儲器200輸出的讀出數(shù)據(jù)的期望值。
供給部22向被測試存儲器200供給由圖案發(fā)生部20發(fā)生的指令、地址、反轉(zhuǎn)周期信號及寫數(shù)據(jù)。取得部24取得從被測試存儲器200輸出的讀出數(shù)據(jù)。
比較部26將被取得部24取得的讀出數(shù)據(jù)與圖案發(fā)生部20發(fā)生的期望值進行比較。并且，比較部26輸出讀出數(shù)據(jù)和期望值的比較結(jié)果。
這樣的測試裝置10在被測試存儲器200出廠之前等過程中，對被測試存儲器200 寫入數(shù)據(jù)，接著，從被測試存儲器200讀出寫入的數(shù)據(jù)。并且，測試裝置10，通過將所讀出的 數(shù)據(jù)和期望值進行比較，檢測出被測試存儲器200的不良單元。由此，測試裝置10能夠測 試被測試存儲器200。
圖2，表示本實施方式涉及的圖案發(fā)生部20的構(gòu)成。圖案發(fā)生部20，具有圖案存 儲器32、序列器34、指令發(fā)生部36、地址發(fā)生部38、數(shù)據(jù)發(fā)生部40和反轉(zhuǎn)控制部42。
圖案發(fā)生部20存儲包含被序列器34依次執(zhí)行的多個測試命令的測試命令列(測 試程序)。同時，圖案發(fā)生部20與多個測試命令分別對應(yīng)存儲測試圖案。測試圖案包含應(yīng) 該向被測試存儲器200供給的指令、地址及寫數(shù)據(jù)，和從被測試存儲器200輸出的讀出數(shù)據(jù) 的期望值。
序列器34，在每個測試周期分別順次執(zhí)行I個測試命令隊列中包含的各測試命 令。序列器34按照實行的測試命令的內(nèi)容及實行結(jié)果，指定在下面的測試周期中應(yīng)該實行 的測試命令的位置。
序列器34，作為一個例子，在實行空操作(NOP)時，作為在下面的測試周期中應(yīng)該 實行的測試命令的位置，指定在測試命令列中的該測試命令的下一個位置。序列器34，作為 一個例子，在實行了分歧命令的情況下，遵從分歧條件來轉(zhuǎn)換在下一個測試周期中應(yīng)該實 行測試命令的位置。這樣，序列器34依次實行測試命令列中包含的各測試命令。
指令發(fā)生部36在每個測試周期取得與序列器34已經(jīng)執(zhí)行的測試命令對應(yīng)的測試 圖案，發(fā)生所取得的測試圖案中包含的指令。并且，指令發(fā)生部36向供給部22輸出所發(fā)生 的指令。
地址發(fā)生部38，在每測試周取得與序列器34實行的測試命令對應(yīng)的測試圖案，發(fā) 生所取得的測試圖案中包含的地址。并且，地址發(fā)生部38，向反轉(zhuǎn)控制部42輸出所發(fā)生的 地址。
數(shù)據(jù)發(fā)生部40，在每測試周期取得與序列器34實行的測試命令對應(yīng)的測試圖案， 發(fā)生所取得的測試圖案中包含的寫數(shù)據(jù)及期望值。并且，數(shù)據(jù)發(fā)生部40，向供給部22輸出 所發(fā)生的寫數(shù)據(jù)。同時，數(shù)據(jù)發(fā)生部40，向比較部26輸出所發(fā)生的期望值。
反轉(zhuǎn)控制部42，取得由地址發(fā)生部38發(fā)生的地址，判定是否使該地址比特反轉(zhuǎn)。 并且，反轉(zhuǎn)控制部42在判定了比特反轉(zhuǎn)時，將被地址發(fā)生部38發(fā)生的地址比特反轉(zhuǎn)后，向 供給部22輸出。同時，反轉(zhuǎn)控制部42在判斷了不進行比特反轉(zhuǎn)時，將被地址發(fā)生部38發(fā) 生的地址不做比特反轉(zhuǎn)而向供給部22輸出。
同時，反轉(zhuǎn)控制部42，根據(jù)是否判定為將被地址發(fā)生部38發(fā)生的地址進行比特反 轉(zhuǎn)，輸出邏輯值改換的反轉(zhuǎn)周期信號。這樣，反轉(zhuǎn)控制部42能夠向供給部22輸出被反轉(zhuǎn)控 制后的地址，以及表示所輸出的地址是否是比特反轉(zhuǎn)后的地址的反轉(zhuǎn)周期信號。
圖3，表示本實施方式涉及的反轉(zhuǎn)控制部42的構(gòu)成的第I例子。反轉(zhuǎn)控制部42具 有比特數(shù)設(shè)定部50、選擇部52和反轉(zhuǎn)處理部54。
比特數(shù)設(shè)定部50，在測試之前，在選擇部52設(shè)定向被測試存儲器200供給的地址 的比特寬以下的比特數(shù)。作為一個例子，比特數(shù)設(shè)定部50是在測試之前，從外部的控制裝 置寫入值的寄存器。比特數(shù)設(shè)定部50被外部的控制裝置寫入值。
比如，比特數(shù)設(shè)定部50設(shè)定的比特數(shù)，是向被測試存儲器200供給的地址的比特 寬的1/2比特數(shù)或超過了這個數(shù)的值。比特數(shù)設(shè)定部50設(shè)定的比特數(shù)，比如，當供給到被 測試存儲器200的地址的比特寬是8比特時是4比特，如果供給到被測試存儲器200的地 址的比特寬是9比特時是5比特。
選擇部52輸入由地址發(fā)生部38發(fā)生的地址，以及預(yù)先在寄存器等設(shè)定的比較地 址。比較地址，比如，是在測試之前被寫入寄存器等的固定值。在本實施方式中，比較地址 的值是在向被測試存儲器200沒有提供有效地址期間被地址發(fā)生部38輸出的值。比較地 址，作為一個例子，是全部比特例如成為L邏輯(或O)的值。
選擇部52，按照地址發(fā)生部38發(fā)生的地址及比較地址，選擇是否將地址發(fā)生部38 發(fā)生的地址比特反轉(zhuǎn)后提供給被測試存儲器200。更具體地，選擇部52，在地址發(fā)生部38 發(fā)生的地址由比較地址至少變化相當于被比特數(shù)設(shè)定部50預(yù)先設(shè)定的比特數(shù)的量時，選 擇將地址比特反轉(zhuǎn)。同時，選擇部52，在地址發(fā)生部38發(fā)生的地址，沒有由比較地址按照被 預(yù)先設(shè)定的比特數(shù)量變化的情況下，選擇不將地址比特反轉(zhuǎn)。
選擇部52，作為一個例子，在地址發(fā)生部38發(fā)生的地址從比較地址的變化是地址 的比特寬的1/2的比特數(shù)以上或更大時，選擇比特反轉(zhuǎn)地址。比如，選擇部52作如下選擇， 如果地址的比特寬是8比特的話是4比特以上；如果地址的比特寬是9比特的話是5比特 以上，在地址發(fā)生部38發(fā)生的地址由比較地址變化時，選擇比特反轉(zhuǎn)地址。
作為一個例子，選擇部52包含不一致電路62和判斷部64。不一致電路62，比較 被地址發(fā)生部38發(fā)生的地址和比較地址是否比特單位不一致。判斷部64，在被不一致電 路62判定為是不一致的比特數(shù)，是大于等于預(yù)先被設(shè)定的比特數(shù)(比如為地址的比特寬的 1/2比特數(shù)或超過這個的比特數(shù))的情況下，選擇將地址比特反轉(zhuǎn)。判斷部64在被不一致 電路62判定為是不一致的比特數(shù)，不是大于等于預(yù)先被設(shè)定的比特數(shù)的情況下，選擇不將 地址比特反轉(zhuǎn)。
并且，判斷部64，輸出與選擇結(jié)果對應(yīng)的邏輯值的反轉(zhuǎn)周期信號。比如，判斷部 64，在選擇了地址比特反轉(zhuǎn)的情況下輸出H邏輯的反轉(zhuǎn)周期信號，如果選擇了不進行地址 比特反轉(zhuǎn)的情況下輸出L邏輯的反轉(zhuǎn)周期信號。
選擇部52對反轉(zhuǎn)處理部54供給這樣的反轉(zhuǎn)周期信號。同時，選擇部52向供給部 22輸出反轉(zhuǎn)周期信號。
反轉(zhuǎn)處理部54，輸入地址發(fā)生部38發(fā)生的地址。并且，反轉(zhuǎn)處理部54在選擇部 52選擇了對地址進行比特反轉(zhuǎn)的情況下，將地址發(fā)生部38發(fā)生的地址進行比特反轉(zhuǎn)后輸 出。同時，反轉(zhuǎn)處理部54，在選擇部52選擇了不進行地址比特反轉(zhuǎn)的情況下，不進行地址比 特反轉(zhuǎn)而輸出地址發(fā)生部38發(fā)生的地址。
更具體地，反轉(zhuǎn)處理部54按照反轉(zhuǎn)周期信號的邏輯值，轉(zhuǎn)換是否將被地址發(fā)生部 38發(fā)生的地址比特反轉(zhuǎn)后輸出。反轉(zhuǎn)處理部54向供給部22輸出這樣被反轉(zhuǎn)控制的地址。
如上所述的反轉(zhuǎn)控制部42，能在進行地址比特反轉(zhuǎn)后的地址圖案以及不進行地址 比特反轉(zhuǎn)的地址圖案中，選擇自比較地址的變化量少的一方進行輸出。由此，反轉(zhuǎn)控制部 42，即使不變更地址發(fā)生部38執(zhí)行的測試程序，也能讓地址適當?shù)乇忍胤崔D(zhuǎn)。
圖4，表示本實施方式涉及的反轉(zhuǎn)控制部42構(gòu)成的第2例。因為第2例涉及的反 轉(zhuǎn)控制部42采用了和圖3所表示的第I例涉及的反轉(zhuǎn)控制部42大體上相同的功能及構(gòu)成，所以，與圖3表示的反轉(zhuǎn)控制部42大體上相同的功能及構(gòu)成的構(gòu)成要素在附圖中賦予同樣 的符號，并省略了對相同點的說明。
被測試存儲器200遵從指令的內(nèi)容，而地址中的各比特表示的內(nèi)容不同。因此，測 試裝置10，按照對被測試存儲器200供給的指令的內(nèi)容，對圖案數(shù)據(jù)中包含的地址圖案進 行選擇及排序，供給至被測試存儲器200。
第2例涉及的反轉(zhuǎn)控制部42，與地址反轉(zhuǎn)處理一起實行從地址發(fā)生部38輸出的 地址圖案的各比特的選擇及排序的處理。第2例涉及的反轉(zhuǎn)控制部42還具有第I寄存器 72、第I排序部74、第2寄存器76，以及第2排序部78。
第I寄存器72，在每個測試周期取得從地址發(fā)生部38輸出的選擇信號并保持。
在選擇信號中包含如下信息指定選擇地址發(fā)生部38發(fā)生的地址中包括的多個 比特中的哪個比特，進行怎樣的排序。
第I排序部74，選擇地址發(fā)生部38發(fā)生的地址中包含的多個比特中被選擇信號指 定的比特，將所選擇的比特排序成被選擇信號指定的比特的位置。
第I排序部74，作為一個例子，將地址發(fā)生部38發(fā)生的24比特的地址轉(zhuǎn)換成8比 特或9比特的地址。并且，第I排序部74，對選擇部52輸出選擇及排序后的地址。
第2寄存器76，在每個測試周期取得從地址發(fā)生部38輸出的選擇信號并保持。第 2排序部78選擇在被地址發(fā)生部38發(fā)生的地址中包含的多個比特中的被選擇信號指定的 比特，將所選擇的比特排序成被選擇信號指定的比特位置。在這種情況中，第2排序部78， 使之與被測試存儲器200的各地址引腳對應(yīng)進行排序。并且，第2排序部78將選擇及排序 后的地址對反轉(zhuǎn)處理部54輸出。
根據(jù)這樣的第2例子涉及的反轉(zhuǎn)控制部42，即使在按照指令的內(nèi)容地址中的各比 特表示的內(nèi)容不同時，也能進行適當?shù)姆崔D(zhuǎn)處理。
圖5，表示被測試存儲器200的動作時鐘、時鐘信號、指令及地址的一個例子。如圖5(A)及(B)所示，被測試存儲器200相對于時鐘信號的速率，以與2倍速率的動作時鐘同 步動作。因此，測試裝置10相對于時鐘信號的速率，以2倍速率輸出地址。
同時，如圖5 (C)所示，被測試存儲器200，實行根據(jù)與動作時鐘同步接受的指令 的處理。被測試存儲器200,作為一個例子,接收存儲庫有效指令(bank active command (ACT))，讀指令(RD)，寫指令(WR)，空操作指令(NOP)等執(zhí)行對應(yīng)的處理。因此，圖案發(fā)生部 20的指令發(fā)生部36，按照測試程序依次輸出這樣的各種指令。
同時，如圖5 (D)所示，被測試存儲器200，在接收對特定的存儲區(qū)域進行訪問的指 令時，與指令一起，接收連續(xù)的2個周期中包含的2個地址。并且，被測試存儲器200，對被 連續(xù)的2個周期中包含的2個地址指定的存儲區(qū)域進行訪問。因此，圖案發(fā)生部20的地址 發(fā)生部38，在輸出對特定的存儲區(qū)域訪問的指令的情況下，輸出連續(xù)的2個地址，指定應(yīng)該 訪問的被測試存儲器200的存儲區(qū)域。
同時，如圖5 (D)所示，被測試存儲器200，對每個指令，接收各比特表示的內(nèi)容不 相同的地址。并且，被測試存儲器200，與所接收的指令的內(nèi)容相對應(yīng)，解釋地址，訪問被指 定的存儲區(qū)域。因此，圖案發(fā)生部20的反轉(zhuǎn)控制部42，按照向被測試存儲器200輸出的指 令的內(nèi)容及地址的輸出時序，選擇并排序地址發(fā)生部38輸出的地址的各比特值。
同時，被測試存儲器200，在接收了對特定的存儲區(qū)域訪問的指令以外的期間內(nèi)，不接收地址。因此，圖案發(fā)生部20的地址發(fā)生部38，在被測試存儲器200不接收地址的期 間內(nèi)，向被測試存儲器200供給預(yù)定的固定地址。比如，圖案發(fā)生部20的地址發(fā)生部38，在 被測試存儲器200不接收地址的期間內(nèi)，輸出全部的比特被L邏輯(或O)化了的地址。
并且，圖案發(fā)生部20的反轉(zhuǎn)控制部42，把被測試存儲器200在不接收地址期間內(nèi) 發(fā)生的固定地址作為比較地址，實行地址比特反轉(zhuǎn)控制。因此，測試裝置10在與指令一起 輸出連續(xù)的2個地址的情況下，能夠?qū)⑵鹗嫉刂泛驮撈鹗嫉刂非熬o接著的地址的比特單位 的變化量降到最小。并且，測試裝置10在與指令一起輸出連續(xù)的2個地址的情況中，能夠 將末尾地址和該末尾地址后緊接的地址的比特單位的變化量降到最小。
圖6表不測試裝置10及被測試存儲器200中的各信號的時序圖的一個例子。圖 6 (A)表示地址發(fā)生部38發(fā)生的地址(選擇及排序后的地址)。圖6 (B)表示比較地址。圖6(C)表不不一致電路62的輸出。圖6 (D)表不與圖6 (A)同樣的被地址發(fā)生部38發(fā)生 的地址(選擇及排序后的地址)。圖6 (E)表示反轉(zhuǎn)周期信號。圖6 (F)表示被反轉(zhuǎn)控制的 地址。
圖6 (G)表示被測試存儲器200接收的時鐘信號。圖6 (H)表示被測試存儲器 200的動作時鐘。圖6 (I)表示被測試存儲器200接收的指令。圖6 (J)表示被測試存儲 器200接收的反轉(zhuǎn)周期信號。圖6 (k)表示被測試存儲器200接收的地址。圖6 (L)表示 在被測試存儲器200內(nèi)部的地址。
測試裝置10，作為一個例子，向被測試存儲器200輸出9比特的地址。在這種情況 下，反轉(zhuǎn)控制部42，在被地址發(fā)生部38發(fā)生的地址從比較地址變化5比特以上時，設(shè)反轉(zhuǎn)周 期信號為H邏輯，反轉(zhuǎn)向被測試存儲器200供給的地址。同時，反轉(zhuǎn)控制部42，在地址發(fā)生 部38發(fā)生的地址與比較地址相比變化5比特還少的情況下，設(shè)反轉(zhuǎn)周期信號為L邏輯，將 向被測試存儲器200供給的地址設(shè)為非反轉(zhuǎn)。
被測試存儲器200，從測試裝置10輸入地址及反轉(zhuǎn)周期信號。被測試存儲器200 的內(nèi)部控制器，在反轉(zhuǎn)周期信號是L邏輯的情況下，以非反轉(zhuǎn)的狀態(tài)取得已輸入的地址，訪 問存儲區(qū)域。同時，被測試存儲器200的內(nèi)部控制器，在反轉(zhuǎn)周期信號是H邏輯時，反轉(zhuǎn)并 取得所輸入的地址，訪問存儲區(qū)域。
如上所述，通過測試裝置10，能夠減小向被測試存儲器200輸出的地址的變化量。 由此，根據(jù)測試裝置10，能抑制隨地址轉(zhuǎn)送發(fā)生的功耗。
圖7，表示本實施方式涉及的反轉(zhuǎn)控制部42構(gòu)成的第3例。本例所涉及的反轉(zhuǎn)控 制部42采用了與圖3所示的第I例涉及的反轉(zhuǎn)控制部42及圖4所示的第2例涉及的反轉(zhuǎn) 控制部42大體上相同的功能及構(gòu)成，對于這些大體上相同的功能及構(gòu)成的構(gòu)成要素在附 圖紙中賦予相同的符號，并省略了不同點以外的說明。
第3例涉及的反轉(zhuǎn)控制部42，還有地址保持部90。地址保持部90在之前緊接的 周期中作為比較地址輸入對被測試存儲器200供給的地址，并保持I周期量。并且，選擇部 52，在地址發(fā)生部38發(fā)生的地址超過被地址保持部90保持的比較地址預(yù)先被設(shè)定的比特 數(shù)以上或更多的變化時，選擇比特反轉(zhuǎn)地址。由此，反轉(zhuǎn)控制部42在多個周期間連續(xù)輸出 地址的情況中也能使每個地址的比特變化量減小。
同時，反轉(zhuǎn)處理部54，按照測試的內(nèi)容，可以根據(jù)從外部設(shè)定的方式轉(zhuǎn)換是輸出反 轉(zhuǎn)控制的地址，還是不進行反轉(zhuǎn)控制而輸出地址。此時，反轉(zhuǎn)處理部54，從外部設(shè)定為不反轉(zhuǎn)控制而輸出地址的方式時，按照其設(shè)定使比特反轉(zhuǎn)地址的功能停止，輸出不比特反轉(zhuǎn)的地址。這樣，反轉(zhuǎn)處理部54能夠以不進行地址的反轉(zhuǎn)控制的設(shè)定測試被測試存儲器200。
以上，通過實施方式說明了本發(fā)明。但本發(fā)明的技術(shù)范圍不受以上的實施方式記載的范圍所限定。本行業(yè)專業(yè)人員明白，對上述實施例能夠加以多種多樣的改良和變更。根據(jù)權(quán)利要求的記載可以明確，實施了這樣的變更和改良的實施方式也包含在本發(fā)明的技術(shù)范圍之內(nèi)。
應(yīng)該注意的是，在權(quán)利要求、說明書和附圖中表示的裝置、系統(tǒng)、程序，和在方法中的動作、次序、步驟和階段等各處理的執(zhí)行順序，只要沒有特別注明“比…先”、“在…之前” 等，或者只要不是后邊的處理必須使用前面的處理的輸出，就可以以任意順序?qū)嵤?。有關(guān)權(quán)利要求、說明書和附圖中的動作流程，為了敘述上方便，使用了“首先”、“其次”等字樣，但即使這樣也不意味著必須以這個程序?qū)嵤?br> 附圖標記說明
10測試裝置，20圖案發(fā)生部，22供給部，24取得部，26比較部，32圖案存儲器，34 序列器，36指令發(fā)生部，38地址發(fā)生部，40數(shù)據(jù)發(fā)生部，42反轉(zhuǎn)控制部，50比特數(shù)設(shè)定部， 52選擇部，54反轉(zhuǎn)處理部，62不一致電路，64判斷部，72第I寄存器，74第I排序部，76第 2寄存器，78第2排序部，90地址保持部，200被測試存儲器。
權(quán)利要求
1.一種測試裝置，具有 地址發(fā)生部，發(fā)生被測試存儲器的地址； 選擇部，選擇是否將所述地址發(fā)生部發(fā)生的所述地址進行比特反轉(zhuǎn)后，供給至所述被測試存儲器； 反轉(zhuǎn)處理部，其在所述選擇部選擇了將所述地址進行比特反轉(zhuǎn)時，將由所述地址發(fā)生部發(fā)生的所述地址比特反轉(zhuǎn)并輸出，在所述選擇部選擇了不將所述地址比特反轉(zhuǎn)時，將被所述地址發(fā)生部發(fā)生的所述地址不進行比特反轉(zhuǎn)而輸出； 供給部，向所述被測試存儲器提供所述反轉(zhuǎn)處理部輸出的被反轉(zhuǎn)控制后的所述地址，及表示所述反轉(zhuǎn)處理部輸出的所述地址是否是比特反轉(zhuǎn)后的地址的反轉(zhuǎn)周期信號。
2.根據(jù)權(quán)利要求1所述的測試裝置， 所述選擇部，在所述地址發(fā)生部發(fā)生的所述地址從比較地址至少變化預(yù)先設(shè)定的比特數(shù)量時，選擇將所述地址比特反轉(zhuǎn)。
3.根據(jù)權(quán)利要求2所述的測試裝置， 所述選擇部，在所述地址從所述比較地址的變化是地址的比特寬的1/2比特數(shù)以上或更多時，選擇比特反轉(zhuǎn)所述地址。
4.根據(jù)權(quán)利要求2所述的測試裝置， 所述選擇部，在所述地址從預(yù)定的固定的所述比較地址至少變化預(yù)先設(shè)定的比特數(shù)量時，選擇比特反轉(zhuǎn)所述地址。
5.根據(jù)權(quán)利要求4所述的測試裝置， 所述地址發(fā)生部，在所述被測試存儲器不接收地址的周期中發(fā)生預(yù)定的地址； 所述選擇部，將在所述被測試存儲器不接收地址的周期中發(fā)生的地址，作為所述比較地址輸入，在所述地址從所述比較地址至少變化預(yù)先設(shè)定的比特數(shù)量時，選擇比特反轉(zhuǎn)所述地址。
6.根據(jù)權(quán)利要求5所述的測試裝置， 所述地址發(fā)生部，輸出連續(xù)的2個地址，并指定應(yīng)該訪問的所述被測試存儲器的存儲區(qū)域。
7.根據(jù)權(quán)利要求2所述的測試裝置， 所述選擇部，在之前緊接的周期中，將對所述被測試存儲器供給的所述地址，作為所述比較地址輸入，所述地址從所述比較地址變化預(yù)先設(shè)定的比特數(shù)以上或更多時，選擇比特反轉(zhuǎn)所述地址。
8.根據(jù)權(quán)利要求2所述的測試裝置， 還具有比特數(shù)設(shè)定部，其在測試之前，在所述選擇部設(shè)定所述地址的比特寬以下的比特數(shù)； 所述選擇部，在所述地址發(fā)生部發(fā)生的所述地址從所述比較地址至少變化被所述比特數(shù)設(shè)定部設(shè)定的比特數(shù)量時，選擇比特反轉(zhuǎn)所述地址。
9.根據(jù)權(quán)利要求1所述的測試裝置， 所述反轉(zhuǎn)處理部，按照設(shè)定，使對所述地址進行比特反轉(zhuǎn)的功能停止，輸出不比特反轉(zhuǎn)的所述地址。
10.一種測試方法，用于測試被測試存儲器，包括；發(fā)生被測試存儲器地址的地址發(fā)生步驟； 選擇是否將在所述地址發(fā)生階段發(fā)生的所述地址比特反轉(zhuǎn)后提供給所述被測試存儲器的選擇階段； 在所 述選擇階段選擇了把所述地址比特反轉(zhuǎn)的情況下，比特反轉(zhuǎn)所述地址發(fā)生階段發(fā)生的所述地址并輸出，在所述選擇階段選擇了不比特反轉(zhuǎn)所述地址的情況下，將所述地址發(fā)生階段發(fā)生的所述地址不比特反轉(zhuǎn)而輸出的反轉(zhuǎn)處理階段；以及 向所述被測試存儲器供給在所述反轉(zhuǎn)處理階段中輸出的被反轉(zhuǎn)控制后的所述地址，及表示在所述反轉(zhuǎn)處理階段中輸出的所述地址是否是進行過比特反轉(zhuǎn)后的地址的反轉(zhuǎn)周期信號的供給階段。
全文摘要
本發(fā)明公開了一種測試裝置，其能對地址進行反轉(zhuǎn)控制。所述測試裝置包括地址發(fā)生部，發(fā)生被測試存儲器的地址；選擇部，選擇是否將地址發(fā)生部發(fā)生的地址進行比特反轉(zhuǎn)后，供給至被測試存儲器；反轉(zhuǎn)處理部，其在選擇部選擇了將地址進行比特反轉(zhuǎn)時，將由地址發(fā)生部發(fā)生的地址比特反轉(zhuǎn)并輸出，在選擇部選擇不將地址比特反轉(zhuǎn)時，將地址發(fā)生部發(fā)生的地址不進行比特反轉(zhuǎn)而輸出；供給部，向被測試存儲器提供反轉(zhuǎn)處理部輸出的被反轉(zhuǎn)控制后的地址，以及表示反轉(zhuǎn)處理部輸出的地址是否是比特反轉(zhuǎn)后的地址的反轉(zhuǎn)周期信號。
文檔編號G11C29/56GK103035302SQ201210307998
公開日2013年4月10日 申請日期2012年8月27日 優(yōu)先權(quán)日2011年9月29日
發(fā)明者川上剛 申請人:愛德萬測試株式會社