專利名稱：內(nèi)存裝置與靜態(tài)隨機(jī)存取內(nèi)存裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種存儲單元(memory cell)，特別是有關(guān)于一種存儲單元的偏壓技術(shù)。
背景技術(shù)：
靜態(tài)隨機(jī)存取內(nèi)存(static random access memories ;SRAM)被普遍地用在記體電路中。嵌入式靜態(tài)隨機(jī)存取內(nèi)存在高速傳輸應(yīng)用、影像處理應(yīng)用和系統(tǒng)芯片(system on chip ；S0C)應(yīng)用中特別受到歡迎。靜態(tài)隨機(jī)存取內(nèi)存單元(SRAM cells)具有不需更新 (refresh)即可維持?jǐn)?shù)據(jù)的優(yōu)點(diǎn)。圖1是繪示具有六晶體管和單端口的靜態(tài)隨機(jī)存取內(nèi)存單元電路10的示意圖。典型地，靜態(tài)隨機(jī)存取內(nèi)存單元包含兩個通閘(pass-gate)晶體管 (標(biāo)示為PG)。透過此兩晶體管，一個位的數(shù)據(jù)可被寫入至靜態(tài)隨機(jī)存取內(nèi)存單元或從靜態(tài)隨機(jī)存取內(nèi)存單元被讀取出來?；镜膯卧w(cell)lO包含兩個互耦反向器，這兩個反向器包含兩個上拉晶體管(標(biāo)示為PU)和兩個下拉晶體管(標(biāo)示為PD)，以形成數(shù)據(jù)儲存栓鎖器。通閘晶體管(PG)是耦接于差動位線(標(biāo)示為BL和BLB)間，以從靜態(tài)隨機(jī)存取內(nèi)存單元栓鎖讀取位數(shù)據(jù)和/或?qū)懭胛粩?shù)據(jù)至靜態(tài)隨機(jī)存取內(nèi)存單元栓鎖中。通間晶體管的柵極被字符線WL所控制。靜態(tài)隨機(jī)存取內(nèi)存單元的另一型態(tài)被稱為雙端口靜態(tài)隨機(jī)存取內(nèi)存單元，其包含四個通閘晶體管。在深次微米技術(shù)中，裝置不匹配與下降的字符線電壓位準(zhǔn)影響了靜態(tài)隨機(jī)存取內(nèi)存單元的寫入能力。意即，程序晶體管(program transistor) (PG)的Von(Vgs-Vth)下降， 而降低靜態(tài)隨機(jī)存取內(nèi)存單元寫入能力。為此，在寫入操作期間，負(fù)脈沖(BL/BLB)被提供至位線，以改善晶體管PG的Von。圖2是繪示用以提供負(fù)脈沖至位線的已知方法的電路示意圖。此方法是依靠電容性耦合透過一反向器來下拉BL電壓至一負(fù)值。如圖2所示，正脈沖被提供至反向器12，此反向器12是透過電容14來耦接至BL (標(biāo)示為NBL以呈現(xiàn)負(fù)位線電壓)。晶體管16是在寫入操作后，根據(jù)信號RESET來重置位線至接地電壓。耦接至圖2的位線的電壓受限于反向器12的供應(yīng)電壓VDD (存儲單元供應(yīng)電壓)。如此，如果反向器12的供應(yīng)電壓VDD降低，負(fù)電壓脈沖的強(qiáng)度也會降低。此關(guān)系繪示于圖3中。在較低的VDD位準(zhǔn)時，需要較高的而非較低的負(fù)電壓脈沖來改善寫入能力。再者，如圖3所示，在較高VDD條件下的較高強(qiáng)度負(fù)電壓會干擾未被選擇的存儲單元的數(shù)據(jù)值。因此，需要一種針對靜態(tài)隨機(jī)存取內(nèi)存單元的寫入操作的改良偏壓方法。

發(fā)明內(nèi)容
本發(fā)明的一方面是在提供一種內(nèi)存裝置與靜態(tài)隨機(jī)存取內(nèi)存裝置，以改善其寫入能力和/或讀取能力。根據(jù)本發(fā)明的一實施例，此內(nèi)存裝置包含多個存儲單元所構(gòu)成的存儲單元陣列， 此內(nèi)存裝置包含位線偏壓電路，用以在寫入操作期間，偏壓位線，此位線偏壓電路是用以運(yùn)作來提供負(fù)偏壓至位線，負(fù)偏壓的強(qiáng)度是與被提供至存儲單元供應(yīng)電壓節(jié)點(diǎn)的存儲單元供應(yīng)電壓的位準(zhǔn)成反比。根據(jù)本發(fā)明的另一實施例，此靜態(tài)隨機(jī)存取內(nèi)存裝置包含存儲單元陣列和位線偏壓電路。存儲單元陣列包含多個靜態(tài)隨機(jī)存取存儲單元，其中每一靜態(tài)隨機(jī)存取存儲單元具有至少一通閘(pass gate)，此通閘耦接至位線。位線偏壓電路是用以于寫入操作期間， 運(yùn)作來提供負(fù)偏壓至位線，負(fù)偏壓的強(qiáng)度是與被提供至存儲單元供應(yīng)電壓節(jié)點(diǎn)的存儲單元供應(yīng)電壓的位準(zhǔn)成反比。位線偏壓電路包含電容、第一開關(guān)電路和第二開關(guān)電路。第一開關(guān)電路是用以于第一階段期間，操作來將電容充電。第二開關(guān)電路是用以于第二階段期間， 操作來將電容耦接至位線，其中第二階段是接續(xù)于第一階段。根據(jù)本發(fā)明的又一實施例，此靜態(tài)隨機(jī)存取內(nèi)存裝置包含存儲單元陣列和偏壓電路。存儲單元陣列包含多個靜態(tài)隨機(jī)存取存儲單元，其中每一靜態(tài)隨機(jī)存取存儲單元被耦接于存儲單元供應(yīng)電壓節(jié)點(diǎn)與第二供應(yīng)電壓節(jié)點(diǎn)間。偏壓電路是用以于讀取操作期間，提供存儲單元供應(yīng)電壓至存儲單元供應(yīng)電壓節(jié)點(diǎn)。偏壓電路包含電容、第一開關(guān)電路和第二開關(guān)電路。第一開關(guān)電路是用以于第一階段期間，操作來將電容充電。第二開關(guān)電路是用以于第二階段期間，操作來將被充電的電容耦接至存儲單元供應(yīng)電壓節(jié)點(diǎn)。其中，第二階段是接續(xù)于第一階段。本發(fā)明的內(nèi)存裝置與靜態(tài)隨機(jī)存取內(nèi)存裝置，可以改善其寫入能力和/或讀取能力。


為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，上文特舉一較佳實施例，并配合所附附圖，作詳細(xì)說明如下圖1是繪示已知技術(shù)的靜態(tài)隨機(jī)存取存儲單元(SRAM cells)；圖2是繪示已知技術(shù)的偏壓電路，其是在寫入操作中提供負(fù)位線電壓；圖3是繪示圖2的已知偏壓電路所提供的負(fù)位線電壓與VDD電源供應(yīng)電壓間的關(guān)系；圖4與圖4A-4B是繪示根據(jù)本發(fā)明一實施例的負(fù)位線電壓偏壓電路；圖5是繪示圖4的偏壓電路的操作與圖2的已知偏壓電路的操作的比較；圖6A是繪示圖4的偏壓電路與圖2的已知偏壓電路的模擬結(jié)果；圖6B是繪示用以提供圖6A的原始數(shù)據(jù)(raw data)的圖表；圖7是繪示圖5的偏壓電路在一范圍的電源供應(yīng)電壓下經(jīng)過一段時間的操作；圖8是繪示圖2的偏壓電路在一范圍的電源供應(yīng)電壓下經(jīng)過一段時間的操作；圖9是繪示根據(jù)本發(fā)明的另一實施例的負(fù)位線電壓偏壓電路；圖10是繪示圖9的偏壓電路的模擬結(jié)果；圖11是繪示圖9的偏壓電路在一范圍的電源供應(yīng)電壓下經(jīng)過一段時間的操作；圖12是繪示用以提供存儲單元電源供應(yīng)電壓的偏壓電路于讀取操作期間的實施例；圖13是繪示圖12的偏壓電路的模擬結(jié)果；圖14是繪示圖12的偏壓電路在一范圍的電源供應(yīng)電壓下經(jīng)過一段時間的操作。
主要組件符號說明10:內(nèi)存單元電路 1214:電容16100 偏壓電路A、B、C:節(jié)點(diǎn)CVDD 存儲單元供應(yīng)電壓BL 差動位線NBL:負(fù)位線電壓PG:通閘晶體管RESET 信號Vc:電容電壓V10 電壓
12 反向器 16 晶體管
A1、A2 節(jié)點(diǎn) C1 電容
BLB 差動位線 PD 下拉晶體管 PU 上拉晶體管 Sl S4 開關(guān) VDD 供應(yīng)電壓 WL 字符線
具體實施例方式下述示范性實施例的敘述須配合附上的附圖來閱讀，這些附圖應(yīng)作為整體敘述的一部份。關(guān)于附著、耦接這類詞語，例如耦接、連接和內(nèi)連接，是指各結(jié)構(gòu)彼此直接地互相連接溝通或透過中間結(jié)構(gòu)來間接地互相連接溝通，除非文中有特別地描述或限定。在此提出用來產(chǎn)生負(fù)耦合電壓給靜態(tài)隨機(jī)存取內(nèi)存單元的位線的新電路架構(gòu)。靜態(tài)隨機(jī)存取內(nèi)存單元的范例是繪示于圖1中。本領(lǐng)域的已知技藝者可認(rèn)知到，在此所提供的靜態(tài)隨機(jī)存取內(nèi)存單元為以行列來設(shè)置的靜態(tài)隨機(jī)存取內(nèi)存單元陣列的一部份，且被多條字符線和位線中相應(yīng)的字符線和位線對偏壓。重要的是，相對于電壓VDD，耦接電壓具有逆向的趨勢。意即，當(dāng)電壓VDD下降時，負(fù)位線電壓的強(qiáng)度會增加(即它會變得更負(fù))，而當(dāng)電壓VDD增加時，負(fù)位線電壓的強(qiáng)度會減少(即它會變得比較不負(fù))。在一實施例中，負(fù)位線電壓是利用切換式電容架構(gòu)來產(chǎn)生。電容被Vm電壓源充電，其可為供應(yīng)至芯片輸出入(IO)接墊的定電壓，且通常大于核心的供應(yīng)電壓VDD。例如， 在45納米(nm)和28納米世代中，電壓Viq可等于1. 8伏特，而電壓VDD可等于0. 9伏特。 接著，電容被連接到位線，且一耦合電壓被產(chǎn)生，此耦合電壓等于芯片定電壓Vn^PVDD的差值。此負(fù)耦合電壓與電壓VDD間具有逆關(guān)系。如此，較低的電壓VDD位準(zhǔn)提供具有較大強(qiáng)渡的負(fù)耦合電壓，其將于低VDD位準(zhǔn)時，提供優(yōu)良的寫入能力，而不干擾同列存儲單元中的其它存儲單元。相較于上述的已知方法，此偏壓架構(gòu)亦節(jié)省了面積，因為電容的尺寸可被減少。再者，此偏壓架構(gòu)也可以下述方式來實施，以改善讀取能力。請參照圖4，其是繪示偏壓電路100的實施例，其是將一負(fù)電壓耦合至靜態(tài)隨機(jī)存取內(nèi)存單元的位線，此靜態(tài)隨機(jī)存取內(nèi)存單元位于具有多個靜態(tài)隨機(jī)存取內(nèi)存單元行列的靜態(tài)隨機(jī)存取內(nèi)存單元陣列中。繪示的實施例包含電容(標(biāo)示為C1KVDD電源供應(yīng)器和第二電源供應(yīng)器(Vm電壓源)。偏壓電路100包含四個開關(guān)Si、S2、S3和S4，其是如下述，連接至節(jié)點(diǎn)A、B和C。電容C1的一導(dǎo)體是耦接至節(jié)點(diǎn)A。節(jié)點(diǎn)A可選擇性地透過開關(guān)Sl來耦接至Viq電壓源以及透過開關(guān)S3來耦接至VDD。電容的另一導(dǎo)體是選擇性地透過開關(guān)S2 和S4來分別耦接至節(jié)點(diǎn)B或節(jié)點(diǎn)C。值得注意的是，如圖2所示的反向器是不需要的。
6
在第一階段中，開關(guān)Sl和S2被觸發(fā)(即開啟/合起)，以將電容C1連接到Vra電壓源。開關(guān)S3和S4為開路(即關(guān)閉)。第一階段的狀態(tài)是表示于圖4A中。在第一階段期間，電容C1的電容電壓Vc被充電至電壓Vra的值。在第二階段期間，開關(guān)Sl和S2被開路， 而開關(guān)S3和S4被開啟。第二階段的狀態(tài)是表示于圖4B中，節(jié)點(diǎn)C的偏壓電壓將會從0瞬間變成0+VDD-Vc (即位線一開始是被重置晶體管接地)，其是等于VDD-Vm。V10可被設(shè)定為芯片的正供應(yīng)電壓。例如，Vra可被設(shè)定為1.8伏特，而VDD的目標(biāo)為0.9伏特。所以，預(yù)期的位線電壓為-0. 9伏特。假定芯片電壓Vm為定值，但VDD可變化，負(fù)耦合電壓VBL與電路供應(yīng)電壓VDD間將具有如圖5所示的逆關(guān)系。例如，如果VDD為0. 7伏特而不是0. 9伏特， 則VBL變成-1. 2伏特，且如果VDD為0. 5伏特而不是0. 9伏特，則VBL變成-1. 4伏特。如上所述，此逆關(guān)系確保在較低電路供應(yīng)電壓的情況下，有足夠的負(fù)位線電壓。再者，在較高VDD的情況下，提供了較低而不是較高強(qiáng)度的負(fù)位線電壓，其可避免干擾未被選擇的存儲單元的數(shù)據(jù)值。圖6A和圖6B是繪示圖4所示的偏壓電路的模擬結(jié)果，其中Viq被設(shè)定為1. 8伏特。更具體的是，圖6A是繪示已知偏壓電路(圖2)以及切換式電容偏壓電路(圖4)的位線偏壓對VDD的關(guān)系，而圖6B是繪示圖6A所繪示的數(shù)據(jù)點(diǎn)的圖表。從圖6A的圖片以及圖 6B的數(shù)據(jù)可看出，當(dāng)用以偏壓靜態(tài)隨機(jī)存取內(nèi)存單元的字符線的VDD的強(qiáng)度減少時，圖4的偏壓電路所提供的負(fù)偏壓的強(qiáng)度會增加，然而已知技術(shù)(圖幻的偏壓電路所提供的負(fù)偏壓的強(qiáng)度卻會減少。再者，相較于圖2的已知電路，繪示于圖4中的偏壓電路提供了電路尺寸的縮減。 例如，在圖2的電路中，當(dāng)VDD為0. 4伏特時，-0. 25伏特的位線偏壓所需的電容為M飛法拉第(femto Farad ;fF)，然而圖4的偏壓電路所需的電容卻只有7. 6fF。此兩方法的比較
如下表所示
權(quán)利要求
1.一種內(nèi)存裝置，其特征在于，包含多個存儲單元所構(gòu)成的一存儲單元陣列，該內(nèi)存裝置包含一位線偏壓電路，用以在一寫入操作期間，偏壓一位線，該位線偏壓電路是用以運(yùn)作來提供一負(fù)偏壓至該位線，該負(fù)偏壓的強(qiáng)度是與被提供至一存儲單元供應(yīng)電壓節(jié)點(diǎn)的一存儲單元供應(yīng)電壓的位準(zhǔn)成反比。
2.根據(jù)權(quán)利要求1所述的內(nèi)存裝置，其特征在于，該位線偏壓電路包含一電容；一第一開關(guān)電路，用以于一第一階段期間，將該電容耦接至一正電源供應(yīng)電壓來充電該電容，其中該第一開關(guān)電路包含一第一開關(guān)組件和一第二開關(guān)組件，該第一開關(guān)組件是用以根據(jù)該正電源供應(yīng)電壓，來將該電容的一第一導(dǎo)體耦接至該正電源供應(yīng)電壓，而該第二開關(guān)組件是用以將該電容的一第二導(dǎo)體耦接至一接地節(jié)點(diǎn)；以及一第二開關(guān)電路，用以于一第二階段期間，將該電容耦接于該存儲單元供應(yīng)電壓節(jié)點(diǎn)與該位線間，以提供該負(fù)偏壓至該位線，其中該第二階段是接續(xù)于該第一階段，其中該第二開關(guān)電路包含一第三開關(guān)組件和一第四開關(guān)組件，該第三開關(guān)組件系用以將該電容的該第一導(dǎo)體耦接至該存儲單元供應(yīng)電壓節(jié)點(diǎn)，而該第四開關(guān)組件是用以將該第二導(dǎo)體耦接至該位線。
3.根據(jù)權(quán)利要求1所述的內(nèi)存裝置，其特征在于，該些存儲單元為靜態(tài)隨機(jī)存取存儲單元。
4.根據(jù)權(quán)利要求1所述的內(nèi)存裝置，其特征在于，該位線偏壓電路包含一電容；一第一開關(guān)電路，用以于一第一階段期間，將該電容耦接于一正電源供應(yīng)電壓節(jié)點(diǎn)與該存儲單元供應(yīng)電壓節(jié)點(diǎn)間，以充電該電容，其中該正電源供應(yīng)電壓節(jié)點(diǎn)被施加有一正電源供應(yīng)電壓；以及一第二開關(guān)電路，用以于一第二階段期間，將該電容耦接于該位線，以提供該負(fù)偏壓至該位線，其中該第二階段是接續(xù)于該第一階段。
5.根據(jù)權(quán)利要求4所述的內(nèi)存裝置，其特征在于，該第一開關(guān)電路包含一第一開關(guān)組件和一第二開關(guān)組件，該第二開關(guān)電路包含一第三開關(guān)組件和一第四開關(guān)組件，該第一開關(guān)組件是用以根據(jù)該正電源供應(yīng)電壓來將該電容的一第一導(dǎo)體耦接至該正電源供應(yīng)電壓節(jié)點(diǎn)，該第二開關(guān)組件是用以將該電容的一第二導(dǎo)體耦接至該存儲單元供應(yīng)電壓節(jié)點(diǎn)，該第三開關(guān)組件是用以將該電容的該第一導(dǎo)體耦接至一接地節(jié)點(diǎn)，該第四開關(guān)組件是用以該第二導(dǎo)體耦接至該位線。
6.一種靜態(tài)隨機(jī)存取內(nèi)存裝置，其特征在于，包含一存儲單元陣列，包含多個靜態(tài)隨機(jī)存取存儲單元，其中每一該些靜態(tài)隨機(jī)存取存儲單元具有至少一通閘，該通閘耦接至一位線；以及一位線偏壓電路，用以在一寫入操作期間，運(yùn)作來提供一負(fù)偏壓至該位線，該負(fù)偏壓的強(qiáng)度是與被提供至一存儲單元供應(yīng)電壓節(jié)點(diǎn)的一存儲單元供應(yīng)電壓的位準(zhǔn)成反比，該位線偏壓電路包含一電容、一第一開關(guān)電路和一第二開關(guān)電路，該第一開關(guān)電路是用以于一第一階段期間，操作來將該電容充電，該第二開關(guān)電路是用以于一第二階段期間，操作來將該電容耦接至該位線，其中該第二階段是接續(xù)于該第一階段。
7.根據(jù)權(quán)利要求6所述的靜態(tài)隨機(jī)存取內(nèi)存裝置，其特征在于該第一開關(guān)電路是用以于該第一階段期間，將該電容耦接至一正電源供應(yīng)電壓來充電該電容；該第二開關(guān)電路是用以于該第二階段期間，將該電容耦接于該存儲單元供應(yīng)電壓節(jié)點(diǎn)與該位線間；以及該正電源供應(yīng)電壓大于該存儲單元供應(yīng)電壓。
8.根據(jù)權(quán)利要求7所述的靜態(tài)隨機(jī)存取內(nèi)存裝置，其特征在于，該第一開關(guān)電路包含一第一開關(guān)組件和一第二開關(guān)組件，該第二開關(guān)電路包含一第三開關(guān)組件和一第四開關(guān)組件，該第一開關(guān)組件是用以根據(jù)該正電源供應(yīng)電壓來將該電容的一第一導(dǎo)體耦接至一正電源供應(yīng)電壓節(jié)點(diǎn)，該第二開關(guān)組件是用以將該電容的一第二導(dǎo)體耦接至一接地節(jié)點(diǎn)，該第三開關(guān)組件是用以將該電容的該第一導(dǎo)體耦接至該存儲單元供應(yīng)電壓節(jié)點(diǎn)，而該第四開關(guān)組件是用以將該第二導(dǎo)體耦接至該位線。
9.根據(jù)權(quán)利要求6所述的靜態(tài)隨機(jī)存取內(nèi)存裝置，其特征在于該第一開關(guān)電路，于該第一階段期間，將該電容耦接于一正電源供應(yīng)電壓節(jié)點(diǎn)與該存儲單元供應(yīng)電壓節(jié)點(diǎn)間，以充電該電容，其中該正電源供應(yīng)電壓節(jié)點(diǎn)被施加有一正電源供應(yīng)電壓，該第一開關(guān)電路包含一第一開關(guān)組件和一第二開關(guān)組件，該第一開關(guān)組件是用以將該電容的一第一導(dǎo)體耦接至該正電源供應(yīng)電壓節(jié)點(diǎn)，而該第二開關(guān)組件是用以將該電容的一第二導(dǎo)體耦接至該存儲單元供應(yīng)電壓節(jié)點(diǎn)；一第二開關(guān)電路，于該第二階段期間，將該電容耦接至該位線；以及該正電源供應(yīng)電壓大于該存儲單元供應(yīng)電壓。
10.一種靜態(tài)隨機(jī)存取內(nèi)存裝置，其特征在于，包含一存儲單元陣列，包含多個靜態(tài)隨機(jī)存取存儲單元，其中每一該些靜態(tài)隨機(jī)存取存儲單元被耦接于一存儲單元供應(yīng)電壓節(jié)點(diǎn)與一第二供應(yīng)電壓節(jié)點(diǎn)間；以及一偏壓電路，用以于一讀取操作期間，提供一存儲單元供應(yīng)電壓至該存儲單元供應(yīng)電壓節(jié)點(diǎn)，該偏壓電路包含一電容、一第一開關(guān)電路和一第二開關(guān)電路，該第一開關(guān)電路是用以于一第一階段期間，操作來將該電容充電，該第二開關(guān)電路是用以于一第二階段期間， 操作來將被充電的該電容耦接至該存儲單元供應(yīng)電壓節(jié)點(diǎn)，該第二階段是接續(xù)于該第一階段，其中該第一開關(guān)電路是用來將該電容耦接至一第一電源供應(yīng)器，以充電該電容，而該第二開關(guān)電路是用以將該電容串接于一第二電源供應(yīng)器與該存儲單元供應(yīng)電壓節(jié)點(diǎn)間。
全文摘要
本發(fā)明揭露一種內(nèi)存裝置與靜態(tài)隨機(jī)存取內(nèi)存(static random access memories；SRAM)裝置。此內(nèi)存裝置包含位線偏壓線路，用以在寫入操作期間，偏壓位線。位線偏壓電路是操作來提供負(fù)偏壓至位線。負(fù)偏壓的強(qiáng)度與被提供至存儲單元供應(yīng)電壓節(jié)點(diǎn)的存儲單元供應(yīng)電壓的位準(zhǔn)成反比。
文檔編號G11C11/414GK102237129SQ20101053204
公開日2011年11月9日 申請日期2010年10月27日 優(yōu)先權(quán)日2010年4月29日
發(fā)明者劉逸群, 周紹禹, 楊琇惠, 詹偉閔 申請人:臺灣積體電路制造股份有限公司