專利名稱：半導(dǎo)體存儲器器件和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明構(gòu)思的實施例涉及一種半導(dǎo)體器件和系統(tǒng)，并且更具體而言，涉及將作為 控制信號的光信號提供給存儲器的半導(dǎo)體存儲器系統(tǒng)。
背景技術(shù)：
存儲器系統(tǒng)可以包括半導(dǎo)體存儲器器件和存儲器控制器。半導(dǎo)體存儲器器件響應(yīng) 于從存儲器控制器施加的控制信號來存儲數(shù)據(jù)或輸出所存儲的數(shù)據(jù)。存儲器系統(tǒng)可以在測 試操作期間對半導(dǎo)體存儲器器件中的所有存儲器單元執(zhí)行測試，以識別正常存儲器單元的 地址和缺陷存儲器單元的地址。然而，在控制信號從存儲器控制器到半導(dǎo)體存儲器器件的傳遞過程中，會出現(xiàn)錯 誤。例如，存儲器控制器可能施加不合適的控制信號，或者噪聲可能在傳輸期間破壞控制信 號。這類錯誤會造成半導(dǎo)體存儲器器件的異常操作，由此導(dǎo)致存儲器系統(tǒng)的性能差。因此，需要可以向存儲器正確發(fā)射控制信號的半導(dǎo)體存儲器器件或系統(tǒng)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體存儲器系統(tǒng)包括存儲器控制器和存儲 器。存儲器控制器包括控制信號轉(zhuǎn)換單元，所述控制信號轉(zhuǎn)換單元將控制信號轉(zhuǎn)換成轉(zhuǎn) 換控制信號并且輸出所述轉(zhuǎn)換控制信號，該轉(zhuǎn)換控制信號包括目標(biāo)時鐘脈沖和η個順次時 鐘脈沖，所述目標(biāo)時鐘脈沖從所述η個順次時鐘脈沖的起始點經(jīng)過一定時間周期之后被激 活；以及控制器發(fā)射單元，所述控制器發(fā)射單元將所述轉(zhuǎn)換控制信號轉(zhuǎn)換成光信號，并且將 所述光信號發(fā)射到所述存儲器。所述存儲器包括存儲器接收單元，所述存儲器接收單元將 所述光信號轉(zhuǎn)換成電信號；以及控制信號重新轉(zhuǎn)換單元，所述控制信號重新轉(zhuǎn)換單元從電 信號檢測時間周期，并且將電信號轉(zhuǎn)換成與時間周期相對應(yīng)的控制信號?？刂菩盘柨梢允菍Υ鎯ζ鞯牧羞M(jìn)行尋址的列地址信號(CAS)或?qū)Υ鎯ζ鞯男羞M(jìn) 行尋址的行地址信號(RAS)中的一個。存儲器控制器還包括產(chǎn)生控制信號的存儲器控制單 元(MCU)或現(xiàn)場可編程門陣列(FPGA)。存儲器控制器可以將控制信號發(fā)射到存儲器，以測 試存儲器。存儲器接收單元可以包括電壓電平轉(zhuǎn)變器，所述電壓電平轉(zhuǎn)變器用于將電信號 的電壓電平轉(zhuǎn)換成存儲器的操作電壓電平。當(dāng)控制信號是CAS信號時，時間周期可以是第 一值，并且當(dāng)控制信號是RAS信號時，時間周期可以是不同的第二值?？刂菩盘栔匦罗D(zhuǎn)換 單元可以包括控制信號轉(zhuǎn)換表，控制信號轉(zhuǎn)換表包括CAS信號和RAS信號及其相應(yīng)時間周 期的相應(yīng)條目。對于CAS信號和RAS信號，順次時鐘脈沖的數(shù)目可以是相同的。存儲器控 制器和存儲器可以經(jīng)由波導(dǎo)彼此連接?？刂菩盘栟D(zhuǎn)換單元和控制信號重新轉(zhuǎn)換單元可以是FPGA0根據(jù)本發(fā)明構(gòu)思的示例性實施例的計算系統(tǒng)包括存儲器系統(tǒng)，所述存儲器系統(tǒng) 具有控制信號轉(zhuǎn)換單元、控制器發(fā)射單元、存儲器接收單元和控制信號重新轉(zhuǎn)換單元?？刂?信號轉(zhuǎn)換單元被配置為將控制信號轉(zhuǎn)換成轉(zhuǎn)換控制信號并且輸出轉(zhuǎn)換控制信號，該轉(zhuǎn)換控 制信號包括目標(biāo)時鐘和η個順次時鐘脈沖，所述目標(biāo)時鐘在η個順次時鐘脈沖經(jīng)過之后被 激活?？刂破靼l(fā)射單元被配置成將轉(zhuǎn)換控制信號轉(zhuǎn)換成光信號，并且將光信號發(fā)射到存儲 器。存儲器接收單元被配置成將光信號轉(zhuǎn)換成電信號?？刂菩盘栔匦罗D(zhuǎn)換單元被配置成從 電信號檢測時間周期，并且將電信號轉(zhuǎn)換成與時間周期相對應(yīng)的控制信號。計算系統(tǒng)還可以包括中央處理單元(CPU)、用戶接口、電源和總線，其中，存儲器系 統(tǒng)、CPU、用戶接口和電源連接到總線。根據(jù)本發(fā)明構(gòu)思的示例性實施例的存儲器器件包括存儲器接收單元，所述存儲 器接收單元被配置成將包括正弦部分的光信號轉(zhuǎn)換成電信號，所述光信號包括表示為目標(biāo) 時鐘和η個順次時鐘的η個起始比特，所述目標(biāo)時鐘在從起始比特的起始點經(jīng)過一定時間 周期之后被激活；以及控制信號重新轉(zhuǎn)換單元，所述控制信號重新轉(zhuǎn)換單元被配置成從電 信號檢測時間周期，并且將電信號轉(zhuǎn)換成與時間周期相對應(yīng)的控制信號。


從下面結(jié)合附圖進(jìn)行的詳細(xì)描述，將更清楚地理解本發(fā)明構(gòu)思的示例性實施例， 其中圖1是根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體存儲器系統(tǒng)的框圖；圖2Α、圖2Β、圖2C和圖2D是分別示出可以由圖1的存儲器控制單元所產(chǎn)生信號 的信號模式的示例性曲線圖；圖3Α、圖3Β和圖3C示出圖1的存儲器控制器發(fā)射的信號與由圖1的存儲器接收 的信號之間的比較而產(chǎn)生的仿真；圖4Α、圖4Β和圖4C示出與圖3Α、圖3Β和圖3C的仿真結(jié)果分別相對應(yīng)的、由圖1 的存儲器所接收到的信號的信號波形；圖5是用于描述圖1的控制信號轉(zhuǎn)換單元和控制信號重新轉(zhuǎn)換單元所轉(zhuǎn)換的控制 信號的圖示；圖6是示出圖1的時鐘信號和控制信號各自的信號線的圖示；圖7是圖1的控制信號轉(zhuǎn)換表的示例性實施例的圖示；以及圖8是根據(jù)本發(fā)明構(gòu)思的示例性實施例的、包括圖1的半導(dǎo)體存儲器系統(tǒng)的計算 系統(tǒng)的框圖。
具體實施例方式下文中，將通過參照附圖描述本發(fā)明構(gòu)思的示例性實施例來詳細(xì)描述本發(fā)明構(gòu) 思。附圖中相同的附圖標(biāo)記表示相同的元件。圖1是根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體存儲器系統(tǒng)100的框圖。參照圖 1，半導(dǎo)體存儲器系統(tǒng)100包括存儲器控制器120和存儲器140。存儲器控制器120包括存 儲器控制單元122、控制器發(fā)射單元124、控制信號轉(zhuǎn)換單元126和控制器接收單元128。存儲器控制器120可以向存儲器140發(fā)射信號，以控制存儲器140。從存儲器控制器120向存 儲器140發(fā)射的信號可以是時鐘信號CLK和控制信號XCON。控制信號XCON可以具有各種 不同的狀態(tài)，例如高有效狀態(tài)(highactive state)、低有效狀態(tài)(low active state)、高狀 態(tài)和低狀態(tài)。時鐘信號CLK和控制信號XCON可以從存儲器控制器120發(fā)射到存儲器140， 以測試存儲器140。 存儲器控制器120的存儲器控制單元122可以產(chǎn)生信號。存儲器控制單元122可 以是存儲器控制單元(MCU)或現(xiàn)場可編程門陣列(FPGA)。存儲器控制器120的控制器發(fā)射單元124可以向存儲器140發(fā)射由存儲器控制單 元122所產(chǎn)生的信號?？刂破靼l(fā)射單元124可以被配置為將時鐘信號CLK和控制信號XCON 轉(zhuǎn)換成光信號，并且可以向存儲器140發(fā)射光信號。存儲器控制器120的控制器接收單元128可以被配置成響應(yīng)于控制信號XCON來 接收由存儲器140發(fā)射的響應(yīng)信號RESP，并且可以將作為光信號的響應(yīng)信號RESP轉(zhuǎn)換成能 夠操作存儲器控制單元122的一個或多個電信號(例如，時鐘信號CLK和控制信號XC0N)。 控制器接收單元128可以包括電壓電平轉(zhuǎn)變器(VLT)，該電壓電平轉(zhuǎn)變器將被轉(zhuǎn)換成電信 號的時鐘信號CLK和控制信號XCON的電壓電平轉(zhuǎn)變成存儲器控制器120的操作電壓電平。以此方式，存儲器控制器120和存儲器140可以經(jīng)由光通信在相互之間傳送信號。 在存儲器控制器120與存儲器140之間可以設(shè)置總線160 (例如，體現(xiàn)為波導(dǎo))，以在其間使 得能夠交換光信號。例如，波導(dǎo)可以是光鏈路、光纖、聚合物波導(dǎo)等?？偩€160可以實現(xiàn)為 光印刷電路板(PCB)的一部分，其能夠在不發(fā)生散射的情況下傳送光。圖2A至圖2D示出時鐘信號CLK和控制信號XCON處于高有效狀態(tài)、低有效狀態(tài)、 高狀態(tài)和低狀態(tài)的示例信號模式。參照圖2A，時鐘信號CLK具有正弦形狀。參照圖2B至圖2D，處于高有效狀態(tài)、低 有效狀態(tài)、高狀態(tài)和低狀態(tài)的控制信號XCON不具有正弦形狀。然而，控制信號XCON需要具有正弦形狀，以使用諸如圖1中總線160的光鏈路將 其從存儲器控制器120發(fā)射到存儲器140。例如，在光通信中，使用被轉(zhuǎn)換成具有正弦形狀 的光束的光來傳遞信息。當(dāng)通過使用光通信在不具有正弦形狀的情況下發(fā)射控制信號XCON時，可能由于 噪聲等而出現(xiàn)信號失真現(xiàn)象。此外，由于與時鐘信號CLK相比，控制信號XCON具有長的周 期，因此這類信號失真現(xiàn)象可能變得嚴(yán)重。如圖3A至圖3C所示，在從存儲器控制器120發(fā)射到存儲器140的控制信號XCON 所包括的噪聲隨著脈沖占空比減小而增大，圖3A至圖3C示出了將從存儲器控制器120發(fā) 射的信號Tx_SIG與由存儲器140接收到的信號Rx_SIG進(jìn)行比較的仿真結(jié)果。噪聲被表示 為圖3C中的粗線。如圖4A、圖4B和圖4C所示，圖4A、圖4B和圖4C示出了由存儲器140所接收到的 控制信號XCON的信號波形(其與圖3A至圖3C的仿真結(jié)果相對應(yīng))，如果噪聲被生成為具 有的幅度大于基準(zhǔn)值(參照圖4B和圖4C中的虛線圓)，則噪聲可以被錯誤地識別為數(shù)據(jù)或信號。返回參照圖1，存儲器控制器120的控制信號轉(zhuǎn)換單元126被配置為將控制信號 XCON轉(zhuǎn)換成時鐘信號CLK形式的信號(下文中，被稱作“時鐘信號形狀的信號”)，這可以防止由于控制信號XCON的光轉(zhuǎn)換而導(dǎo)致信號產(chǎn)生信號失真現(xiàn)象。例如，控制信號轉(zhuǎn)換單元126可以被體現(xiàn)為FPGA?？刂菩盘栟D(zhuǎn)換單元126可以轉(zhuǎn)換控制信號XC0N，使得其包括一個或多個起始比特 和目標(biāo)時鐘。起始比特可以與n(例如，0或更多)個順次時鐘脈沖相對應(yīng)。在從起始比特 的起始點經(jīng)過第一時間之后，目標(biāo)時鐘被激活。第一時間可以與η個順次時鐘脈沖的周期 或者η個順次時鐘脈沖的周期加上附加周期相對應(yīng)。例如，控制信號XCON可以以如圖5所示的方式被轉(zhuǎn)換。參照圖1和圖5，控制信號 轉(zhuǎn)換單元126可以將行地址信號(RAS)的信號轉(zhuǎn)換成起始比特和目標(biāo)時鐘CLK_RAS，行地址 信號(RAS)是用于對存儲器單元142的行進(jìn)行尋址的類型的控制信號XC0N，在從起始比特 的起始點經(jīng)過第一時間tl之后，目標(biāo)時鐘CLK_RAS被激活。控制信號轉(zhuǎn)換單元126可以根據(jù)要被轉(zhuǎn)換的控制信號來變化第一時間tl，并且由 此可以設(shè)定第一時間tl。例如，針對RAS信號的第一時間tl可以是1，并且針對列地址信 號(CAS)的信號(例如，用于對存儲器單元142的列進(jìn)行尋址的另一類型的控制信號XC0N) 的第一時間tl可以是2。然而，每個不同的控制信號的起始比特的時鐘脈沖數(shù)目η可以被 設(shè)定為相同的值。如圖5所示被轉(zhuǎn)換成時鐘信號形狀的信號的控制信號XCON通過控制器發(fā)射單元 124被轉(zhuǎn)換成光信號，并且隨后被發(fā)射到存儲器140。參照圖1，為了便于圖示，時鐘信號CLK 和控制信號XCON使用相同的信號線。然而，如圖6所示，時鐘信號CLK和控制信號XCON可 以分別經(jīng)由單獨的信號線被發(fā)射和接收。根據(jù)圖1的實施例的半導(dǎo)體存儲器系統(tǒng)100可以將控制信號XCON轉(zhuǎn)換成具有適 于光通信的正弦波形的時鐘信號形狀的信號，可以將該時鐘信號形狀的信號發(fā)射到存儲器 140，并由此可以防止如圖3Α至圖3C以及圖4Α至圖4C所示的信號失真現(xiàn)象。返回參照圖1，用于從存儲器控制器120接收時鐘信號CLK和控制信號XCON的存 儲器140包括存儲器接收單元144、控制信號重新轉(zhuǎn)換單元146、存儲器單元142和存儲器 發(fā)射單元148。存儲器接收單元144接收時鐘信號CLK和控制信號XC0N。存儲器接收單元144可 以將以光信號形式接收的時鐘信號CLK和控制信號XCON轉(zhuǎn)換成能夠被存儲器140識別的 電信號。存儲器接收單元144可以包括VLT，該VLT將被轉(zhuǎn)換成電信號的時鐘信號CLK和控 制信號XCON的電壓電平轉(zhuǎn)換成存儲器140的操作電壓電平。存儲器接收單元144對時鐘信號CLK執(zhí)行光-電轉(zhuǎn)換，并且隨后將時鐘信號CLK 發(fā)射到存儲器單元142。存儲器接收單元144對控制信號XCON執(zhí)行光-電轉(zhuǎn)換，并且隨后 將控制信號XCON發(fā)射到存儲器單元142。如圖5所示，控制信號重新轉(zhuǎn)換單元146可以將 控制信號XCON轉(zhuǎn)換成與時鐘信號形狀的信號的第一時間tl相對應(yīng)的控制信號，該時鐘信 號形狀的信號被存儲器接收單元144轉(zhuǎn)換成電信號?？刂菩盘栔匦罗D(zhuǎn)換單元146可以順次 地接收包括η個時鐘脈沖的控制信號XC0N，可以將η個時鐘脈沖識別為起始比特，并由此可 以檢測與從起始比特的起始點到目標(biāo)時鐘CLK_RAS被激活的點處的時間周期相對應(yīng)的第 一時間tl。控制信號重新轉(zhuǎn)換單元146可以包括與所檢測到的第一時間tl相對應(yīng)的控制信 號XCON的控制信號轉(zhuǎn)換表XC0NT。如圖7所示，控制信號重新轉(zhuǎn)換單元146可以包括控制信號轉(zhuǎn)換表XCONT，該控制信號轉(zhuǎn)換表XCONT存儲關(guān)于每個信號類型和其對應(yīng)的第一時間 tl的條目。例如，表XCONT的第0個索引條目可以包括指明RAS信號類型和為1 (例如，秒、 毫秒等)的第一時間tl的條目，并且表XCONT的第1個索引條目可以包括指明CAS信號類 型和為2(例如，秒、毫秒等)的第一時間tl的條目?？刂菩盘栔匦罗D(zhuǎn)換單元146可以是 FPGA0根據(jù)圖1的實施例的半導(dǎo)體存儲器系統(tǒng)100可以將控制信號XCON轉(zhuǎn)換成具有正弦形狀的時鐘信號，可以經(jīng)由光通信來交換所轉(zhuǎn)換的控制信號XC0N，并因此可以防止由于 噪聲而導(dǎo)致的控制信號失真現(xiàn)象。另外，由于與時鐘信號CLK相比具有更長周期的控制信 號XCON被轉(zhuǎn)換成具有時鐘波形的控制信號并且隨后被發(fā)射，可以實現(xiàn)所需的帶寬。返回參照圖1，存儲器單元142可以包括存儲器單元陣列(未示出)、寫/讀驅(qū)動 器(未示出)和讀出放大器(未示出)。存儲器單元142可以接收時鐘信號CLK和控制信 號XC0N，將控制信號XCON與時鐘信號CLK同步，并且執(zhí)行與控制信號XCON相對應(yīng)的操作。來自存儲器單元142并且與控制信號XCON相對應(yīng)的響應(yīng)信號RESP經(jīng)由存儲器發(fā) 射單元148被轉(zhuǎn)換成光信號，并且隨后被發(fā)射到存儲器控制器120。圖8是根據(jù)本發(fā)明構(gòu)思的示例性實施例的包括半導(dǎo)體存儲器系統(tǒng)810作為圖1的 半導(dǎo)體存儲器系統(tǒng)100的計算系統(tǒng)800的框圖。參照圖8，計算系統(tǒng)800包括與總線860電 連接的微處理器830、用戶接口 840和電源器件820。雖然已經(jīng)參照本發(fā)明構(gòu)思的示例性實施例具體示出和描述了本發(fā)明構(gòu)思，但是應(yīng) 該理解的是，在不脫離本公開的精神和范圍的情況下，可以對本公開在形式和細(xì)節(jié)上進(jìn)行 各種變化。
權(quán)利要求
一種包括存儲器控制器和存儲器的半導(dǎo)體存儲器系統(tǒng)，其中所述存儲器控制器包括控制信號轉(zhuǎn)換單元，所述控制信號轉(zhuǎn)換單元被配置成將控制信號轉(zhuǎn)換成轉(zhuǎn)換控制信號并且輸出所述轉(zhuǎn)換控制信號，所述轉(zhuǎn)換控制信號包括目標(biāo)時鐘脈沖和n個順次時鐘脈沖，所述目標(biāo)時鐘脈沖在從所述n個順次時鐘脈沖的起始點經(jīng)過一定時間周期之后被激活；以及控制器發(fā)射單元，所述控制器發(fā)射單元被配置成將所述轉(zhuǎn)換控制信號轉(zhuǎn)換成光信號，并且將所述光信號發(fā)射到所述存儲器，以及其中所述存儲器，包括存儲器接收單元，所述存儲器接收單元被配置成將所述光信號轉(zhuǎn)換成電信號；以及控制信號重新轉(zhuǎn)換單元，所述控制信號重新轉(zhuǎn)換單元被配置成從所述電信號檢測所述時間周期，并且將所述電信號轉(zhuǎn)換成與所述時間周期相對應(yīng)的控制信號。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器系統(tǒng)，其中，所述控制信號是用于對所述存儲 器的列進(jìn)行尋址的列地址信號或用于對所述存儲器的行進(jìn)行尋址的行地址信號中的一個。
3 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器系統(tǒng)，其中，所述存儲器控制器還包括產(chǎn)生所 述控制信號的存儲器控制單元MCU和現(xiàn)場可編程門陣列FPGA中的一個。
4 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器系統(tǒng)，其中，所述存儲器控制器將所述控制信 號發(fā)射到所述存儲器，以測試所述存儲器。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器系統(tǒng)，其中，所述存儲器接收單元包括電壓電 平轉(zhuǎn)變器，所述電壓電平轉(zhuǎn)變器被配置成將所述電信號的電壓電平轉(zhuǎn)換成所述存儲器的操 作電壓電平。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲器系統(tǒng)，其中，當(dāng)所述控制信號是CAS信號時，所 述時間周期是第一值，以及當(dāng)所述控制信號是RAS信號時，所述時間周期是不同的第二值。
7.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲器系統(tǒng)，其中，所述控制信號重新轉(zhuǎn)換單元包括 控制信號轉(zhuǎn)換表，所述控制信號轉(zhuǎn)換表包括用于CAS信號和RAS信號以及其相應(yīng)時間周期 的相應(yīng)條目。
8.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲器系統(tǒng)，其中，對于所述CAS信號和所述RAS信 號，η是相同的。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器系統(tǒng)，其中，所述存儲器控制器和所述存儲器 經(jīng)由波導(dǎo)彼此連接。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器系統(tǒng)，其中，所述控制信號轉(zhuǎn)換單元和所述控 制信號重新轉(zhuǎn)換單元是FPGA。
11.一種計算系統(tǒng)，包括存儲器系統(tǒng)，包括控制信號轉(zhuǎn)換單元，所述控制信號轉(zhuǎn)換單元被配置成將控制信號轉(zhuǎn)換成轉(zhuǎn)換控制信號 并且輸出所述轉(zhuǎn)換控制信號，所述轉(zhuǎn)換控制信號包括目標(biāo)時鐘脈沖和η個順次時鐘脈沖， 所述目標(biāo)時鐘脈沖在經(jīng)過所述η個順次時鐘脈沖之后被激活；控制器發(fā)射單元，所述控制器發(fā)射單元被配置成將所述轉(zhuǎn)換控制信號轉(zhuǎn)換成光信號， 并且將所述光信號發(fā)射到所述存儲器；以及存儲器接收單元，所述存儲器接收單元被配置成將所述光信號轉(zhuǎn)換成電信號；以及控制信號重新轉(zhuǎn)換單元，所述控制信號重新轉(zhuǎn)換單元被配置成從所述電信號檢測所述 時間周期，并且將所述電信號轉(zhuǎn)換成與所述時間周期相對應(yīng)的控制信號。
12.根據(jù)權(quán)利要求11所述的計算系統(tǒng)，還包括中央處理單元CPU、用戶接口、電源以及 總線，所述總線與所述存儲器系統(tǒng)、所述CPU、所述用戶接口和所述電源相連接。
13.根據(jù)權(quán)利要求11所述的計算系統(tǒng)，其中，所述控制信號是用于對所述存儲器的列 進(jìn)行尋址的列地址信號或用于對所述存儲器的行進(jìn)行尋址的行地址信號中的一個。
14.根據(jù)權(quán)利要求13所述的計算系統(tǒng)，其中，當(dāng)所述控制信號是CAS信號時，所述時間 周期是第一值，以及當(dāng)所述控制信號是RAS信號時，所述時間周期是不同的第二值。
15.根據(jù)權(quán)利要求13所述的計算系統(tǒng)，其中，所述控制信號重新轉(zhuǎn)換單元包括控制信 號轉(zhuǎn)換表，所述控制信號轉(zhuǎn)換表包括用于CAS信號和RAS信號以及其相應(yīng)時間周期的相應(yīng) 條目。
16.根據(jù)權(quán)利要求13所述的計算系統(tǒng)，其中，對于所述CAS信號和所述RAS信號，η是 相同的。
17.根據(jù)權(quán)利要求11所述的計算系統(tǒng)，其中，所述存儲器控制器和所述存儲器經(jīng)由波 導(dǎo)彼此連接。
18.根據(jù)權(quán)利要求11所述的計算系統(tǒng)，其中，所述控制信號轉(zhuǎn)換單元和所述控制信號 重新轉(zhuǎn)換單元是FPGA。
19.一種存儲器器件，包括存儲器接收單元，所述存儲器接收單元被配置成將包括正弦部分的光信號轉(zhuǎn)換成電信 號，其中，所述光信號包括目標(biāo)時鐘和被指示為η個順次時鐘的η個起始比特，所述目標(biāo)時 鐘在從所述起始比特的起始點經(jīng)過一定時間周期之后被激活；以及控制信號重新轉(zhuǎn)換單元，所述控制信號重新轉(zhuǎn)換單元被配置成從電信號檢測所述時間 周期，并且將所述電信號轉(zhuǎn)換成與所述時間周期相對應(yīng)的控制信號。
20.根據(jù)權(quán)利要求19所述的存儲器器件，其中，所述存儲器接收單元包括電壓電平轉(zhuǎn) 變器，所述電壓電平轉(zhuǎn)變器被配置成將所述電信號的電壓電平轉(zhuǎn)換成所述存儲器的操作電 壓電平。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲器器件和系統(tǒng)。該半導(dǎo)體存儲器系統(tǒng)包括存儲器控制器和存儲器。存儲器控制器包括控制信號轉(zhuǎn)換單元，所述控制信號轉(zhuǎn)換單元將控制信號轉(zhuǎn)換成包括n個順次時鐘脈沖的轉(zhuǎn)換控制信號和目標(biāo)時鐘脈沖，并且輸出轉(zhuǎn)換控制信號，所述目標(biāo)時鐘脈沖在從n個順次時鐘脈沖的起始點經(jīng)過一時間段之后被激活；以及控制器發(fā)射單元，所述控制器發(fā)射單元將轉(zhuǎn)換控制信號轉(zhuǎn)換成光信號，并且將光信號發(fā)射到存儲器。存儲器包括存儲器接收單元，所述存儲器接收單元將光信號轉(zhuǎn)換成電信號；以及控制信號重新轉(zhuǎn)換單元，所述控制信號重新轉(zhuǎn)換單元從所述電信號檢測時間段，并且將控制信號轉(zhuǎn)換成與時間段相對應(yīng)的控制信號。
文檔編號G11C7/10GK101819810SQ20101011338
公開日2010年9月1日 申請日期2010年2月3日 優(yōu)先權(quán)日2009年2月3日
發(fā)明者徐成東, 河鏡虎, 趙秀行, 金圣九 申請人:三星電子株式會社