專利名稱：用于具有縮小的位單元尺寸的自旋轉(zhuǎn)移力矩磁阻式隨機存取存儲器的寫入操作的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例涉及隨機存取存儲器(RAM)。更特定來說，本發(fā)明的實施例涉及自 旋轉(zhuǎn)移力矩磁阻式隨機存取存儲器(STT-MRAM)中的寫入操作。
背景技術(shù)：
隨機存取存儲器(RAM)為現(xiàn)代數(shù)字架構(gòu)的普遍存在的組件。RAM可為獨立的裝置 或可被集成或嵌入于使用RAM的裝置(例如，微處理器、微控制器、專用集成電路(ASIC)、系 統(tǒng)單芯片(SoC)，及如將了解的其它類似裝置)內(nèi)。RAM可為易失性的或非易失性的。一旦 移除功率，易失性RAM便會丟失其所存儲的信息。即使在從存儲器移除了功率時，非易失性 RAM仍可維持其存儲器內(nèi)容。盡管非易失性RAM在于未施加功率的情況下維持其內(nèi)容的能 力方面具有優(yōu)點，但常規(guī)的非易失性RAM具有比易失性RAM慢的讀取/寫入時間。磁阻式隨機存取存儲器(MRAM)為非易失性存儲器技術(shù)，其具有與易失性存儲器 相當?shù)捻憫?讀取/寫入)時間。與將數(shù)據(jù)存儲為電荷或電流的常規(guī)RAM技術(shù)相反，MRAM 使用磁性元件。如圖IA及圖IB中所說明，磁性隧道結(jié)(MTJ)存儲元件100可由兩個磁性層 110及130形成，其中每一者可保持磁場，由絕緣(隧道勢壘)層120將磁性層110與130 分離。將所述兩個層中的一者(例如，固定層110)設(shè)定為特定極性。另一層(例如，自由 層130)的極性132能夠自由改變以匹配于可施加的外部場的極性。自由層130的極性132 的改變將會改變MTJ存儲元件100的電阻。舉例來說，當對準了極性時(圖1A)，存在低電 阻狀態(tài)。當未對準極性時(圖1B)，則存在高電阻狀態(tài)。已簡化MTJ 100的說明，且應了解， 如此項技術(shù)中所已知，所說明的每一層可包含一個或一個以上材料層。參看圖2A，針對讀取操作來說明常規(guī)MRAM的存儲器單元200。單元200包括 晶體管210、位線220、數(shù)字線230及字線M0?？赏ㄟ^測量MTJ 100的電阻來讀取單元 200。舉例來說，可通過激活相關(guān)聯(lián)的晶體管210而選擇特定MTJ 100，所述晶體管210 可切換來自位線220的通過所述MTJ 100的電流。如上文所論述，歸因于隧道磁阻效應 (magnetoresistive effect)，MTJ 100的電阻基于兩個磁性層(例如，110、130)中的極性 的定向而改變。任何特定MTJ 100內(nèi)部的電阻可根據(jù)由自由層的極性引起的電流來確定。 按照慣例，如果固定層110及自由層130具有相同極性，則電阻為低且讀取“0”。如果固定 層110及自由層130具有相反極性，則電阻為高且讀取“ 1 ”。參看圖2B，針對寫入操作來說明常規(guī)MRAM的存儲器單元200。MRAM的寫入操作為 磁性操作。因此，在寫入操作期間晶體管210為斷開的。經(jīng)由位線220及數(shù)字線230傳播 電流以建立磁場250及沈0，磁場250及260可影響MTJ 100的自由層的極性且因此影響單 元200的邏輯狀態(tài)。因此，可將數(shù)據(jù)寫入到MTJ 100且存儲于MTJ 100中。MRAM具有使其成為通用存儲器的候選者的若干所要特性，例如，高速度、高密度 (即，小的位單元尺寸)、低功率消耗，及隨時間流逝無降級。然而，MRAM具有可擴充性問題。 具體來說，隨著位單元變小，用于切換存儲器狀態(tài)的磁場增大。因此，電流密度及功率消耗增大以提供較高的磁場，從而限制MRAM的可擴充性。和常規(guī)MRAM不同，自旋轉(zhuǎn)移力矩磁阻式隨機存取存儲器(STT-MRAM)使用電子， 所述電子在通過薄膜(自旋濾波器)時得以自旋極化。STT-MRAM也被稱為自旋轉(zhuǎn)移力矩 RAM(STT-RAM)、自旋力矩轉(zhuǎn)移磁化切換RAM(Spin-RAM)及自旋動量轉(zhuǎn)移(SMT-RAM)。在寫入 操作期間，經(jīng)自旋極化的電子在自由層上施加力矩，所述力矩可切換自由層的極性。讀取操 作與常規(guī)MRAM類似之處在于如前述內(nèi)容中所論述，使用電流來檢測MTJ存儲元件的電阻 /邏輯狀態(tài)。如圖3A中所說明，STT-MRAM位單元300包括MTJ 305、晶體管310、位線320 及字線330。針對讀取操作及寫入操作而接通晶體管310以允許電流流過MTJ 305，使得可 讀取或?qū)懭脒壿嫚顟B(tài)。參看圖3B，為了對讀取/寫入操作的進一步論述，說明STT-MRAM單元301的更詳 細的圖。除了先前所論述的元件(例如MTJ 305、晶體管310、位線320及字線330)外，說明 了源極線；340、讀出放大器350、讀取/寫入電路360及位線參考(bit line reference) 3700 如上文所論述，STT-MRAM中的寫入操作為電操作。讀取/寫入電路360在位線320與源極 線340之間產(chǎn)生寫入電壓。視位線320與源極線340之間的電壓的極性而定，可改變MTJ 305的自由層的極性，且對應地可將邏輯狀態(tài)寫入到單元301。同樣，在讀取操作期間，產(chǎn)生 讀取電流，所述讀取電流通過MTJ 305在位線320與源極線340之間流動。當準許所述電 流流過晶體管310時，可基于位線320與源極線340之間的電壓差來確定MTJ 305的電阻 (邏輯狀態(tài))，將所述電壓差與參考370相比較且接著由讀出放大器350將其放大。應了 解，存儲器單元301的操作及構(gòu)造為此項技術(shù)中已知的。舉例來說，在M·細見(M. Hosomi) 等人的“具有自旋轉(zhuǎn)移力矩磁阻式磁化切換的新穎的非易失性存儲器Spin-RAM(A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching =Spin-RAM) (2005年的IEDM會議論文集)中提供了額外細節(jié)，其全部內(nèi)容以引 用的方式并入本文中。STT-MRAM的電性寫入操作消除了歸因于MRAM中的磁性寫入操作的按比例縮放問 題。另外，對于STT-MRAM來說，電路設(shè)計的復雜程度較低。在例如圖4A中所說明的STT-MRAM 陣列的常規(guī)布置中，源極線(SL)垂直于字線(WL)且與位線(BL)平行。此布置增大用于位 單元陣列的面積且導致大的位單元尺寸。常規(guī)布置促進穩(wěn)定的寫入操作。舉例來說，在寫 入操作期間，針對狀態(tài)“1”寫入(或“1”寫入)，對于所選位單元410來說，WL = HjBL = L 且SL = H，且可執(zhí)行適當?shù)膶懭氩僮?。如本文中所使用，H表示高電壓/邏輯電平，且L表 示低電壓/邏輯電平。對于未選位單元420來說JL = H，BL = L且SL = L，且因此在所述 未選位單元上不存在無效的寫入操作。然而，雖然在防止無效的寫入操作方面有幫助，但常 規(guī)布置在每個位單元所使用的面積方面為低效的，因為無法共享線，其導致如圖4B中所展 示的用于源極線的額外金屬1(例如，如所說明的SL (Ml))。如進一步在圖4B的電路布局中 所說明，每一位線(BL)可位于大體上與源極線平行的另一金屬層(例如，Mx)上。

發(fā)明內(nèi)容
本發(fā)明的示范性實施例是針對于用于STT-MRAM中的經(jīng)改進的寫入穩(wěn)定性及縮小 的位單元尺寸的系統(tǒng)、電路及方法。本發(fā)明的一實施例可包括一種自旋轉(zhuǎn)移力矩磁阻式隨機存取存儲器(STT-MRAM)，其包含位單元陣列，其具有大體上平行于耦合到第一行位單元的字線的源極線，其中所述 源極線大體上垂直于耦合到所述第一行位單元的位線。本發(fā)明的另一實施例可包括一種方法，其包含形成自旋轉(zhuǎn)移力矩磁阻式隨機存 取存儲器(STT-MRAM)位單元陣列，其具有大體上平行于第一行位單元的字線且大體上垂 直于耦合到所述第一行位單元的位線的源極線。本發(fā)明的一實施例可包括一種用于在自旋轉(zhuǎn)移力矩磁阻式隨機存取存儲器 (STT-MRAM)中寫入數(shù)據(jù)的方法，所述STT-MRAM具有大體上平行于耦合到第一行位單元的 字線的源極線，其中所述源極線大體上垂直于耦合到所述第一行位單元的位線，所述方法 包含在耦合到所述第一行位單元的字線及所述源極線的所選位單元的位線上建立低電 壓；及在耦合到所述第一行位單元的字線及所述源極線的未選位單元的位線上建立高電 壓。本發(fā)明的另一實施例可包括一種自旋轉(zhuǎn)移力矩磁阻式隨機存取存儲器 (STT-MRAM)，其具有大體上平行于耦合到第一行位單元的字線的源極線，其中所述源極線 大體上垂直于耦合到所述第一行位單元的位線，所述STT-MRAM包含用于在耦合到所述第 一行位單元的字線及所述源極線的所選位單元的位線上建立低電壓的裝置；及用于在耦合 到所述第一行位單元的字線及所述源極線的未選位單元的位線上建立高電壓的裝置。


呈現(xiàn)隨附圖式以幫助對本發(fā)明的實施例的描述且提供隨附圖式僅用于對所述實 施例的說明且并非其限制。圖IA及圖IB為磁性隧道結(jié)(MTJ)存儲元件的說明。圖2A及圖2B分別為在讀取操作期間及在寫入操作期間的磁阻式隨機存取存儲器 (MRAM)單元的說明。圖3A及圖;3B為自旋轉(zhuǎn)移力矩磁阻式隨機存取存儲器(STT-MRAM)位單元的說明。圖4A為針對STT-MRAM的常規(guī)位單元布置的示意說明，且圖4B為針對STT-MRAM 的常規(guī)位單元布置的布局。圖5為STT-MRAM位單元的簡化示意圖。圖6A為針對使用常規(guī)寫入邏輯的STT-MRAM的縮小尺寸的位單元布置的示意說 明，且圖6B為縮小尺寸的位單元布置的布局。圖7為針對包括寫入邏輯電平的STT-MRAM的縮小尺寸的位單元布置的說明。圖8為STT-MRAM陣列的說明。圖9為在圖8的STT-MRAM陣列中用于塊存儲器的信令時序的說明。圖IOA為可在圖8的STT-MRAM陣列中使用的位線選擇器的說明。圖IOB為可在圖8的STT-MRAM陣列中使用的位線驅(qū)動器的說明。圖IlA為可在圖8的STT-MRAM陣列中使用的經(jīng)組合的字線驅(qū)動器及源極線選擇 器的說明。圖IlB為可在圖8的STT-MRAM陣列中使用的源極線驅(qū)動器的說明。
具體實施例方式在針對本發(fā)明的特定實施例的以下描述及相關(guān)圖式中揭示本發(fā)明的實施例的方 面。在不脫離本發(fā)明的范圍的情況下，可設(shè)計出替代實施例。另外，將不會詳細描述本發(fā)明 的眾所周知的元件或?qū)⑹÷运鲈悦饣煜景l(fā)明的實施例的相關(guān)細節(jié)。詞語“示范性”在本文中用以意謂“充當實例、例子或說明”。本文中被描述為“示 范性”的任一實施例未必被解釋為相對于其它實施例來說優(yōu)選或有利。同樣，術(shù)語“本發(fā)明 的實施例”并不要求本發(fā)明的所有實施例包括所論述的特征、優(yōu)點或操作模式。本文中所使用的術(shù)語僅出于描述特定實施例的目的且既定不限制本發(fā)明的實施 例。如本文中所使用，除非上下文明確地另外指示，否則單數(shù)形式“一”及“所述”既定也包 括復數(shù)形式。應進一步理解，術(shù)語“包含”、“包括”在本文中使用時指定所陳述的特征、整數(shù)、 步驟、操作、元件及/或組件的存在，但不排除一個或一個以上其它特征、整數(shù)、步驟、操作、 元件、組件及/或其群組的存在或添加。此外，可按照將由(例如)計算裝置的元件執(zhí)行的動作序列來描述實施例。應認 識到，本文中所描述的各種動作可由特定電路(例如，專用集成電路(ASIC))、由通過一個 或一個以上處理器執(zhí)行的程序指令，或由兩者的組合來執(zhí)行。另外，可認為本文中所描述的 這些動作序列完全實施于任何形式的計算機可讀存儲媒體內(nèi)，所述計算機可讀存儲媒體中 存儲有一旦執(zhí)行便會使相關(guān)聯(lián)的處理器執(zhí)行本文中所描述的功能性的對應計算機指令集。 因此，本發(fā)明的各種方面可以若干不同形式來體現(xiàn)，其均被預期在所主張的標的物的范圍 內(nèi)。另外，對于本文中描述的實施例中的每一者來說，任何所述實施例的對應形式可在本文 中被描述為(例如)“經(jīng)配置以執(zhí)行所描述的動作的邏輯”。圖5說明STT-MRAM位單元的簡化示意圖。所述位單元包括耦合到字線晶體管510 的字線(WL)。將存儲元件520(例如，MTJ)表示為簡單的電阻。將晶體管510及存儲元件520 安置于位線(BL)與源極線(SL)之間。在針對狀態(tài)“0”的寫入操作期間，WL = H，BL = H且 SL = L，且在針對狀態(tài)“1”的寫入操作期間，WL = H，BL = L且SL = H。如本文中所使用，H 為高電壓/邏輯電平，且L為低電壓/邏輯電平。所述電壓電平可為供應電壓電平(例如， Vdd及0)或者可高于或低于供應電壓電平。應了解，提供前述布置及狀態(tài)條件僅用于對本發(fā) 明的實施例的論述，且既定不將所述實施例限于所說明的布置或所論述的狀態(tài)條件。參看圖6A，說明根據(jù)本發(fā)明的實施例的STT-MRAM位單元陣列的布置，其產(chǎn)生縮小 的或最小的位單元尺寸。與例如圖4中所說明的常規(guī)設(shè)計相反，將字線(WL)及源極線(SL) 布置成大體上平行且大體上垂直于位線(BL)。舉例來說，如在圖6B中所說明，當與圖4B中 所說明的布局相比較時，可消除與位線平行且垂直于字線的用于源極線的垂直金屬1，且因 此可顯著縮小位單元面積。與圖4B相比較，顯然源極線(例如，SL(Ml))不再與位線平行。 因此，圖6B的配置通過允許對用于圖4B的源極線的額外平行金屬線及連接的移除而提供 縮小的單元尺寸。另外，使用所說明的布置，沿著給定的字線方向的所有單元可共享所述源 極線。在本發(fā)明的一些實施例中，所述源極線可在兩個鄰近位單元之間共享且可定位于如 所說明的字線(例如，WL(Gp))之間。然而，將常規(guī)邏輯用于寫入操作會在未選單元620上產(chǎn)生可能的無效寫入操作。 舉例來說，在“1”的寫入操作中，所選單元610具有WL = H，BL = L及SL = H。然而，未選 位單元620還將經(jīng)受無效寫入，因為每一未選位單元將具有類似的所施加信號(即，WL =H，BL = L且SL = H)。因此，在縮小的位單元尺寸設(shè)計中使用常規(guī)寫入邏輯可能在存儲器 寫入操作期間導致問題。圖7說明根據(jù)本發(fā)明的實施例的針對STT-MRAM的縮小的位單元設(shè)計(例如，平行 的WL及SL)中的寫入操作的前述問題的解決方案。參看圖7，在寫入“1”的操作期間可將 未選位線725驅(qū)動到高狀態(tài)以解決對于未選位單元720的無效寫入操作。舉例來說，當將 “1”寫入到所選位單元710時，寫入邏輯設(shè)定WL (730) = H，BL (715) = L且SL (740) = H。 因此，在對位單元710的寫入操作期間未選位單元720也具有WL (730) =H及SL (740)= H。接著，為防止未選位單元720中的無效寫入操作，在用于將“1”寫入到所選位單元710 的寫入周期期間將未選BL 725設(shè)定到H?？闪私?，將設(shè)計出用于未選位線的寫入控制邏輯 以在寫入操作期間施加高(H)電壓/邏輯信號。或者，可將未選位線置于高阻抗狀態(tài)中，高 阻抗狀態(tài)將防止任何電流流經(jīng)所述未選位線?？墒褂每蓤?zhí)行本文中所描述的功能性的任何 裝置或裝置的組合來實施所述寫入控制邏輯。因此，本發(fā)明的實施例不限于本文中所說明 的用以執(zhí)行所描述的功能性的特定電路或邏輯。參看圖8，其說明STT-MRAM陣列的實例。如上文所提及，在一個寫入配置中，將所 述陣列中的未選位線(BL)設(shè)定到高狀態(tài)，同時將與單元801及811相關(guān)聯(lián)的所選BL設(shè)定 到低狀態(tài)。用矩形框表示所選信號且用圓圈表示所選單元。因此，對于要選擇的位單元801 及811來說，字線(WL)驅(qū)動器820激活虬1821。虬1821激活與單元801、811及沿著字線 821的其它單元相關(guān)聯(lián)的存取(字線)晶體管。同樣，源極線選擇器830激活耦合到源極線 SLOl及SLll的選擇線831。具體來說，選擇線831激活與源極線SLOl及SLll相關(guān)聯(lián)的晶 體管，源極線SLOl及SLll分別耦合到源極線驅(qū)動器803及813。另外，位線選擇器804及 814分別選擇位線驅(qū)動器802及812。如上文所論述，對于此實例來說，可將位線驅(qū)動器802 及812設(shè)定到低電平且可將剩余的未選位線驅(qū)動器設(shè)定到高電平。因此，可從陣列800中 選擇位單元801及811。盡管上文所論述的實例描述了在所述陣列中針對塊0及塊1而選 擇特定單元，但應了解，可能已使用所說明的邏輯選擇了任一單元。另外，并非必須選擇兩 個塊中的單元。另外，應了解，陣列尺寸為任意的，且可按需要將其按比例放大或按比例縮 小，且可重配置各種驅(qū)動器/選擇器以在選擇個別位單元中提供較高或較低的分辨率。以 下提供對所說明的邏輯塊的特定實施的更詳細論述。然而，這些細節(jié)是作為實例而提供且 既定不將本發(fā)明的實施例限于所說明的電路、邏輯或所論述的特征。圖9說明與圖8的塊0相關(guān)的用于信令的時序圖。另外，以下為用于各種信號的 條件的列表，其基于以下假設(shè)位線(BL)/源極線(SL)經(jīng)預先充電到0或低電平且如圖8 中所說明而選擇單元。 寫入數(shù)據(jù)LOKifBL = H〇未選BL=浮動L〇用于所選BL的BL選擇信號=H〇用于未選BL的BL選擇信號=LOKifSL = L〇未選SL=浮動L〇用于所選SL的SL選擇信號=H
9
〇用于未選SL的SL選擇信號=L 寫入數(shù)據(jù)HOKifBL = L〇未選 BL = H〇用于所選BL的BL選擇信號=H〇用于未選BL的BL選擇信號=HOKifSL = H〇未選SL=浮動L〇用于所選SL的SL選擇信號=H〇用于未選SL的SL選擇信號=L如上文所提及，H為高電壓/邏輯電平且L為低電壓/邏輯電平，且這些電平可為 供應電壓電平或者可高于或低于供應電壓電平。術(shù)語浮動L通常指示線在被從低電壓源去 耦之前處于低電壓。僅為了說明而提供前述列表且前述列表結(jié)合圖9的所說明時序信號來說明圖8中 所論述的對塊O的位單元的選擇。舉例來說，如上文所論述，當寫入數(shù)據(jù)“H”或“1”時，將 未選位線(例如，BL00、BL02、BL03)設(shè)定到高電平，將所選位線(例如，BL01)設(shè)定到低電 平且將相關(guān)聯(lián)的源極線(SLOO)設(shè)定到高電平。相反，當寫入數(shù)據(jù)“L”或“0”時，將未選位 線(例如，BL00、BL02、BL03)設(shè)定到低電平，將所選位線(例如，BL01)設(shè)定到高電平且將 相關(guān)聯(lián)的源極線(SLOO)設(shè)定到低電平。還說明用于位線驅(qū)動器(BL驅(qū)動器)、位線選擇信 號(BL選擇)、源極線驅(qū)動器(SL驅(qū)動器)及源極線選擇(SL選擇)的對應信號。以下將更 詳細地描述用于實施這些功能的電路及邏輯。因此，將不提供每一信號的詳細描述。還應 注意，可將不同數(shù)據(jù)(數(shù)據(jù)L或數(shù)據(jù)H)寫入到塊0及塊1。舉例來說，為將數(shù)據(jù)L寫入到塊 0且將數(shù)據(jù)H寫入到塊1，可將寫入數(shù)據(jù)L信號及圖9的時序施加到塊0且可將寫入數(shù)據(jù)H 信號及圖9的時序施加到塊1。圖IOA說明位線選擇器電路的實例。舉例來說，使用列地址輸入(CAi及CAj)及其 補碼(CAibXAjb)作為到與非(NAND)門841的輸入，結(jié)合反相器842、或非(NOR)門843、反 相器844及數(shù)據(jù)信號DHO(塊0處的數(shù)據(jù)高(H))，可選擇適當?shù)奈痪€且可提供電平(例如， H/L)。舉例來說，CAi、CAj的兩個位的輸入(00、01、10、11)可用以選擇四個位線中的一者。 可由反相器845緩沖數(shù)據(jù)高邏輯信號且接著將數(shù)據(jù)高邏輯信號連同反相器842的輸出一起 提供到或非門843。因此，當數(shù)據(jù)信號DHO為高時，所有或非門843的輸出將為0(低)且反 相器844的對應輸出將為高。然而，當輸出數(shù)據(jù)信號DHO為低時，或非門843的輸出將由反 相器842的輸出(基于列地址輸入)控制，其還將控制反相器844的輸出。因此，可配置所 述信號，使得或非門843的輸出被提供到反相器844，因此選擇僅一個位單元(或?qū)⑵湓O(shè)定 到不同于剩余的位線選擇信號的值)。將位線選擇器804的輸出(BLselOO到BLsel03)提 供到與對應的位線驅(qū)動器(例如，BL驅(qū)動器00到BL驅(qū)動器03)串聯(lián)的晶體管以啟用相應 位線。舉例來說，當DHO為低時，所述電路經(jīng)配置以將數(shù)據(jù)“0”寫入到所述單元。所選 BL為高且源極線為低。另外，使用所選WL的單元的所有源極線為低。對于未選單元來說， 位線應為低以防止將無效數(shù)據(jù)“0”寫入到未選單元。因此，所選位線為高，同時剩余的線為低，這是與圖7中所說明的狀態(tài)相反的狀態(tài)。圖IOB說明位線驅(qū)動器的實例?？商峁牧械刂份斎?CAi及CAj)導出的信號 (例如，CAibjb、CAibj、CA和、CAij)及其補碼(CAibXAjb)作為到位線驅(qū)動器(例如，802) 的輸入。舉例來說，可單獨導出這些信號或可從來自圖IOA的門841的輸出獲得這些信號。 反相器852耦合于輸入節(jié)點851與晶體管(或開關(guān))853(b)之間。在輸入節(jié)點851與晶體 管853(a)之間提供另一路徑。晶體管853 (a)及853(b)還耦合到反相器854。數(shù)據(jù)信號 DHO用以提供補碼(DHOb)信號及非補碼信號(DHOd)兩者，補碼(DHOb)信號及非補碼信號 (DHOd)分別被提供到晶體管853(b)及853(a)的輸入(門)。因此，當DHO為低時，通過 853(b)的補碼路徑在作用中，且當DHO為高時，通過853 (a)的非補碼路徑在作用中。因此， 可從每一位線驅(qū)動器(BL驅(qū)動器00/01/02/0 提供適當?shù)奈痪€電平(例如，H/L)。舉例來 說,如果 DHO = 0 (當寫入數(shù)據(jù)為 L 時)，則 BLOOd = CAib jb/BL01d = CAib j/BL02d = CAijb/ CA03d = CAij。BL00d/01d/02d/03d 中僅一者為高，因為 CAibjb/CAibj/CAi jb/Cai j 中僅一 者為高。然而，如果DHO = 1 (當寫入數(shù)據(jù)為H時)，則BLOOd = complement (CAibjb) /BLOId =complement (CAibj) /BL02d = complement (CAi jb) /CA03d = complement (CAij)。因此， BL00d/01d/02d/03d 中僅一者將為低，因為 CAib jb/CAib j/CAi jb/Cai j 中僅一者為高。圖IlA說明可用于字線驅(qū)動器(例如，820)且也可用于源極線選擇器(例如，830) 的電路的實例。舉例來說，如所說明，假設(shè)四個字線及兩個源極選擇線，與非門825可接收 行地址i輸入及行地址j輸入(RAi及RAj)及其補碼。將與非門825的輸出提供到反相器 826以反轉(zhuǎn)并緩沖信號且驅(qū)動相應字線。還將與非門825的輸出成對地提供到與非門835 以選擇適當?shù)脑礃O線。因為源極線在兩個單元之間共享，所以源極線選擇器可經(jīng)配置成當 兩個鄰近字線中的任一者經(jīng)啟用時被啟用。然而，也可將前述電路布置成兩個或兩個以上 獨立電路。舉例來說，可將行地址i輸入及行地址j輸入(RAi及RAj)直接提供到包含與 非門825及與非門835的源極選擇電路，且可從字線驅(qū)動器電路移除與非門835。因此，本 發(fā)明的實施例不限于本文中含有的所說明的配置。圖IlB說明源極線驅(qū)動器的實例。所述驅(qū)動器可接收由反相器836緩沖的信號 DH0。如所說明，因為存在串聯(lián)的兩個反相器，所以DHO未由源極線驅(qū)動器803反轉(zhuǎn)。然而， 應了解，此配置可由單一非反相放大器/驅(qū)動器替換。同樣，可使用此項技術(shù)中已知的實現(xiàn) 類似功能性的組件來修改前述電路中的任一者。因此，本文中所說明的實施例僅為了便于 提供實例及解釋且既定不限制本發(fā)明的實施例的范圍。鑒于前述內(nèi)容，還應了解，本發(fā)明的實施例包括用以實現(xiàn)本文中所論述的功能性 的方法、步驟、動作、序列、算法及/或過程。舉例來說，實施例可包括一種用于形成具有共 享的源極線配置的STT-MRAM陣列的方法。因此，實施例可包括一種方法，所述方法包含形 成自旋轉(zhuǎn)移力矩磁阻式隨機存取存儲器(STT-MRAM)位單元陣列，其具有大體上平行于第 一行位單元的字線且大體上垂直于位線的源極線。方面可進一步包括形成大體上與所述 字線平行的第二行位單元的字線；及將所述源極線耦合到若干位單元，所述位單元耦合到 第一行位單元的字線及第二行位單元的字線中的一者。用于寫入到所述存儲器陣列的實施 例可包括在耦合到所述字線及所述源極線的所選位單元的位線上建立低電壓，及在耦合 到所述第一位單元的字線及所述源極線(例如，參看圖7及圖9)的未選位單元的位線上建 立高電壓。
雖然前述揭示內(nèi)容展示本發(fā)明的說明性實施例，但應注意，在不脫離如所附的權(quán) 利要求書所界定的本發(fā)明實施例的范圍的情況下，可在本文中做出各種改變及修改。不 必以任何特定次序來執(zhí)行根據(jù)本文中描述的本發(fā)明的實施例的方法的功能、步驟及/或動 作。此外，雖然可能以單數(shù)形式來描述或主張本發(fā)明的元件，但除非明確陳述對于單數(shù)的限 制，否則也可預期復數(shù)形式。
權(quán)利要求
1.一種自旋轉(zhuǎn)移力矩磁阻式隨機存取存儲器(STT-MRAM)，其包含位單元陣列，其具有大體上平行于耦合到第一行位單元的字線的源極線，其中所述源 極線大體上垂直于耦合到所述第一行位單元的位線。
2.根據(jù)權(quán)利要求1所述的STT-MRAM，其進一步包含耦合到第二行位單元的字線，其中所述源極線耦合到所述第二行位單元。
3.根據(jù)權(quán)利要求1所述的STT-MRAM，其中所述源極線安置于所述第一行位單元的所述 字線與所述第二行位單元的所述字線之間。
4.根據(jù)權(quán)利要求1所述的STT-MRAM，其進一步包含經(jīng)配置以在耦合到所述字線及所述源極線的所述第一行位單元中的所選位單元的位 線上建立低電壓且經(jīng)配置以在耦合到所述字線及所述源極線的所述第一行位單元中的未 選位單元的位線上建立高電壓的邏輯。
5.根據(jù)權(quán)利要求4所述的STT-MRAM，其中所述高電壓為供應電壓電平且所述低電壓為 接地電平。
6.根據(jù)權(quán)利要求4所述的STT-MRAM，其中所述經(jīng)配置以在所述所選單元的所述位線上 建立低電壓的邏輯包含位線選擇邏輯，其耦合到多個位線驅(qū)動器。
7.根據(jù)權(quán)利要求6所述的STT-MRAM，其中所述位線選擇邏輯經(jīng)配置以接收多個列地址 信號及一數(shù)據(jù)高信號。
8.根據(jù)權(quán)利要求7所述的STT-MRAM，其中所述多個位線驅(qū)動器中的每一者基于來自所 述位線選擇邏輯的選擇信號而耦合到相關(guān)聯(lián)的位線。
9.根據(jù)權(quán)利要求8所述的STT-MRAM，其中所述選擇信號是從列選擇地址信號及所述列 選擇信號的補碼導出的。
10.根據(jù)權(quán)利要求9所述的STT-MRAM，其中所述列選擇地址信號及其補碼被提供到與 非門，且所述與非門的輸出被輸入到相應位線驅(qū)動器。
11.根據(jù)權(quán)利要求2所述的STT-MRAM，其進一步包含經(jīng)配置以驅(qū)動所述第一行位單元及所述第二行位單元的所述字線的邏輯，及經(jīng)配置以 選擇所述源極線的邏輯。
12.根據(jù)權(quán)利要求11所述的STT-MRAM，其中所述用以驅(qū)動所述字線的邏輯及所述經(jīng)配 置以選擇所述源極線的邏輯經(jīng)組合。
13.根據(jù)權(quán)利要求12所述的STT-MRAM，其中所述經(jīng)配置以驅(qū)動所述第一行位單元及所 述第二行位單元的所述字線的邏輯耦合到行地址輸入，且經(jīng)配置以選擇所述源極線的邏輯 耦合到所述經(jīng)配置以驅(qū)動所述字線的邏輯。
14.根據(jù)權(quán)利要求13所述的STT-MRAM，其中所述經(jīng)配置以驅(qū)動所述第一行位單元及所 述第二行位單元的所述字線的邏輯包含第一與非門，其耦合到兩個行地址輸入且具有耦合到用以驅(qū)動所述第一行位單元的所 述字線的第一反相器的輸出；以及第二與非門，其耦合到兩個行地址輸入且具有耦合到用以驅(qū)動所述第二行位單元的所 述字線的第二反相器的輸出。
15.根據(jù)權(quán)利要求13所述的STT-MRAM，其中所述經(jīng)配置以選擇所述源極線的邏輯包含第三與非門，所述第三與非門具有耦合到所述第一與非門及所述第二與非門的所述輸出的 輸入及用以產(chǎn)生源極線選擇信號的輸出。
16.一種方法，其包含形成自旋轉(zhuǎn)移力矩磁阻式隨機存取存儲器(STT-MRAM)位單元陣列，其具有大體上平 行于第一行位單元的字線且大體上垂直于耦合到所述第一行位單元的位線的源極線。
17.根據(jù)權(quán)利要求16所述的方法，其進一步包含形成字線，其耦合到大體上與所述第一行位單元平行的第二行位單元；以及將所述源極線耦合到所述第二行位單元。
18.根據(jù)權(quán)利要求16所述的方法，其進一步包含將所述源極線安置于所述第一行位單元與所述第二行位單元的所述字線之間。
19.一種用于在自旋轉(zhuǎn)移力矩磁阻式隨機存取存儲器(STT-MRAM)中寫入數(shù)據(jù)的方法， 所述STT-MRAM具有大體上平行于耦合到第一行位單元的字線的源極線，其中所述源極線 大體上垂直于耦合到所述第一行位單元的位線，所述方法包含在耦合到所述第一行位單元的所述字線及所述源極線的所選位單元的位線上建立低 電壓；以及在耦合到所述第一行位單元的所述字線及所述源極線的未選位單元的位線上建立高 電壓。
20.根據(jù)權(quán)利要求19所述的方法，其中所述高電壓為供應電壓電平且所述低電壓為接 地電平。
21.根據(jù)權(quán)利要求19所述的方法，其中在所述所選單元的所述位線上建立低電壓包含產(chǎn)生位線選擇信號；以及基于所述位線選擇信號而激活或減活位線驅(qū)動器。
22.根據(jù)權(quán)利要求21所述的方法，其中從多個列地址信號及一數(shù)據(jù)高信號產(chǎn)生所述位 線選擇信號。
23.根據(jù)權(quán)利要求22所述的方法，其中所述多個位線驅(qū)動器中的每一者基于所述位線 選擇信號中的一者而耦合到相關(guān)聯(lián)的位線。
24.根據(jù)權(quán)利要求22所述的方法，其中從所述列地址信號及所述列地址信號的補碼導 出所述位線選擇信號。
25.根據(jù)權(quán)利要求M所述的方法，其中將所述列選擇地址信號及其補碼提供到與非 門，且將所述與非門的輸出輸入到相應位線驅(qū)動器。
26.一種自旋轉(zhuǎn)移力矩磁阻式隨機存取存儲器(STT-MRAM)，其具有大體上平行于耦合 到第一行位單元的字線的源極線，其中所述源極線大體上垂直于耦合到所述第一行位單元 的位線，所述STT-MRAM包含用于在耦合到所述第一行位單元的所述字線及所述源極線的所選位單元的位線上建 立低電壓的裝置；以及用于在耦合到所述第一行位單元的所述字線及所述源極線的未選位單元的位線上建 立高電壓的裝置。
27.根據(jù)權(quán)利要求沈所述的STT-MRAM，其中所述用于在所述所選單元的所述位線上建立低電壓的裝置包含用于產(chǎn)生位線選擇信號的裝置；以及用于基于所述位線選擇信號而激活或減活位線驅(qū)動器的裝置。
28.根據(jù)權(quán)利要求27所述的STT-MRAM，其中所述用于產(chǎn)生所述位線選擇信號的裝置接 收多個列地址信號及一數(shù)據(jù)高信號。
29.根據(jù)權(quán)利要求27所述的STT-MRAM，其中所述位線驅(qū)動器耦合到列地址信號及所述 列地址信號的補碼。
全文摘要
本發(fā)明揭示用于控制自旋轉(zhuǎn)移力矩磁阻式隨機存取存儲器(STT-MRAM)中的寫入操作的系統(tǒng)、電路及方法。通過將源極線(SL)布置成大體上與字線(WL)平行且大體上垂直于位線(BL)來實現(xiàn)縮小的位單元尺寸。另外，在寫入操作期間的一個實施例中，將高邏輯/電壓電平施加到未選位單元的位線以防止無效寫入操作。
文檔編號G11C11/16GK102067231SQ200980123764
公開日2011年5月18日 申請日期2009年6月19日 優(yōu)先權(quán)日2008年6月27日
發(fā)明者升·H·康, 楊賽森, 邁赫迪·哈米迪·薩尼, 金圣克 申請人:高通股份有限公司