專利名稱：多位準記憶胞的程序化方法及記憶裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件的操作及半導(dǎo)體裝置，特別是涉及一種多位準記憶胞 的程序化方法，以及使用該程序化方法的記憶裝置。
背景技術(shù)：
隨著電子產(chǎn)品的記憶容量需求愈來愈高，每記憶胞有兩儲存區(qū)而可儲存2位元以 上的記憶體漸成主流。不過，此種記憶體在操作時會有兩儲存區(qū)互相干擾的問題，此種干擾 通稱第二位元效應(yīng)(2nd_bit effect)。圖1是繪示公知一種兩儲存區(qū)非揮發(fā)記憶胞，以及其各儲存區(qū)可能的啟始電壓分 布。記憶胞10包括基底100、柵極110、基底100與柵極110間的電荷捕陷層120，以及柵 極110兩側(cè)基底100中的兩摻雜區(qū)130。第一 / 二儲存區(qū)122/1 在靠近第一 / 二摻雜區(qū) 130的電荷捕陷層120中。此種記憶胞通常是采用反向讀取法。以第一儲存區(qū)122為例，其讀取操作時于第 二儲存區(qū)IM下方形成空乏區(qū)140，以免受到后者中電荷的影響。然而，當后者中電荷很多， 分布范圍超過空乏區(qū)140的邊界時，第一儲存區(qū)122的讀取即會受到影響，此即第二位元效 應(yīng)成因之一。請續(xù)參照圖1所示，在多位準操作模式下，如第一儲存區(qū)122與第二儲存區(qū)IM各 自有4種Vt位準的變化，則每記憶胞可儲存4位元0X4 =16 = 24)。最低的第1位準對 應(yīng)未儲存電荷的狀態(tài)，其因制程(即制造工藝)影響而有較寬的Vt分布，且此Vt分布的中 心值隨另一儲存區(qū)的電荷儲存量增加(即Vt位準升高)而變大，亦即，第一儲存區(qū)122(或 第二儲存區(qū)124)在第1、2、3、4位準時的第二儲存區(qū)124(或第一儲存區(qū)12 的第1位準 Vt分布Dl、D2、D3、D4的中心值的關(guān)系為D4 > D3 > D2 > D1。至于對應(yīng)有電荷狀態(tài)的第 2-4位準，則因程序化技術(shù)的進步而有較窄的Vt分布，且不受第二位元效應(yīng)的影響。由于第1位準的Vt分布寬度隨第二位元效應(yīng)的大小而變，故設(shè)定第2位準時須預(yù) 留一段Vt裕度(margin)，以免第1第2位準間的讀取窗口(window)過小而導(dǎo)致誤判。不 過，由于Vt裕度不能設(shè)定得太大，因此第1第2位準間的讀取窗口仍嫌不足，而不利于記憶 胞尺寸的縮小化。由此可見，上述現(xiàn)有的多位準記憶胞的程序化方法及記憶裝置在產(chǎn)品結(jié)構(gòu)、制造 方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問 題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成， 而一般產(chǎn)品及方法又沒有適切的結(jié)構(gòu)及方法能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解 決的問題。因此如何能創(chuàng)設(shè)一種新的多位準記憶胞的程序化方法及記憶裝置，實屬當前重 要研發(fā)課題之一，亦成為當前業(yè)界極需改進的目標。

發(fā)明內(nèi)容
本發(fā)明的一實施例在于，克服現(xiàn)有的多位準記憶胞的程序化方法存在的缺陷，而提供一種新的多位準記憶胞的程序化方法，所要解決的技術(shù)問題是使其可依照第一儲存區(qū) 的Vt位準產(chǎn)生的第二位元效應(yīng)所導(dǎo)致的第二儲存區(qū)第IVt位準的位移量來調(diào)整第2Vt位 準的位置及對應(yīng)該第一儲存區(qū)Vt位準的第二儲存區(qū)Vt位準的數(shù)目，而不是為第IVt位準 預(yù)留很大的Vt裕度，故可在保持足夠讀取窗口寬度的情形下提供足夠的第一第二儲存區(qū) Vt位準組合的總數(shù)(記憶胞儲存態(tài)的總數(shù))，非常適于實用。本發(fā)明的一實施例在于，克服現(xiàn)有的多位準記憶胞的程序化方法的記憶裝置存在 的缺陷，而提供一種新的多位準記憶胞的程序化方法的記憶裝置，所要解決的技術(shù)問題是 使其包括多個上述的多位準記憶胞，以及可進行上述操作的操作電路，從而更加適于實用。本發(fā)明的一實施例及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明 提出的多位準記憶胞的程序化方法應(yīng)用于具第一、第二儲存區(qū)的多位準記憶胞，其使第一 儲存區(qū)具有第一 Vt位準，第二儲存區(qū)具有第二 Vt位準。其中，第一啟始電壓位準選自M個 啟始電壓位準。當?shù)谝粏⑹茧妷何粶蕿榇薓個啟始電壓位準中的第i位準時，第二啟始電 壓位準選自ni啟始電壓位準，其中至少有一叫不等于i <M)。上述多位準記憶
胞有P個儲存態(tài)，其中P=^n1。 本發(fā)明的一實施例及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。在一實施例中，P = 2%且上述該多位準記憶胞為一 q位元記憶胞。在一實施例中，在對應(yīng)任一 i值的Iii個啟始電壓位準中，第1位準對應(yīng)未儲存電 子狀態(tài)，與第1位準相鄰的第2位準對應(yīng)一儲存電子狀態(tài)，且隨i值增加而提高，使得該第 1位準與該第2位準之間有一足夠的讀取窗口，且Iii ^ η"。在一實施例中，M = 4，P = 24，上述多位準記憶胞為具有16個儲存態(tài)的4位元記 憶胞，且此16個儲存態(tài)對應(yīng)16個該第一、第二啟始電壓位準的組合。這16個第一、第二啟 始電壓位準組合可包括第一儲存區(qū)具有上述M個啟始電壓位準中的第1位準的6個組合、 具有上述M個啟始電壓位準中的第2位準的5個、具有上述M個啟始電壓位準中的第3位準 的3個及具有上述M個啟始電壓位準中的第4位準的2個；或可包括第一儲存區(qū)具有上述 M個啟始電壓位準中的第1位準的6個、具有上述M個啟始電壓位準中的第2位準的4個、 具有上述M個啟始電壓位準中的第3位準的3個及具上述M個啟始電壓位準中的第4位準 的3個。在一實施例中，M = 3，P = 24，上述多位準記憶胞為具有16個儲存態(tài)的4位元記 憶胞，且此16個儲存態(tài)對應(yīng)16個該第一第二啟始電壓位準的組合。這16個組合可包括第 一儲存區(qū)具有上述M個啟始電壓位準中的第1位準的7個組合，具有上述M個啟始電壓位 準中的第2位準的6個及具有上述M個啟始電壓位準中的第3位準的3個。本發(fā)明的一實施例及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提 出的一種記憶裝置，包括多數(shù)個多位準記憶胞，各自包括第一儲存區(qū)與第二儲存區(qū)；以及 一操作電路，可使任一被選取的多位準記憶胞的該第一儲存區(qū)具有第一啟始電壓位準，該 第二儲存區(qū)具有第二啟始電壓位準，其中，該第一啟始電壓位準選自M個啟始電壓位準；當 該第一啟始電壓位準為該M個啟始電壓位準中的第i位準時，該第二啟始電壓位準選自Ili 個啟始電壓位準，其中至少有一 Iii不等于Iv1 O ^ i ^M)；并且該多位準記憶胞有P個儲
本發(fā)明的一實施例及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。前述的記憶裝置，其中P = 2%且各該多位準記憶胞為一 q位元記憶胞。前述的記憶裝置，其中在對應(yīng)任一 i值的Iii個啟始電壓位準中，第1位準對應(yīng)未 儲存電子狀態(tài)，與該第1位準相鄰的第2位準對應(yīng)一儲存電子狀態(tài)，且隨i值增加而提高， 使得該第1位準與該第2位準之間有足夠的讀取窗口，且Iii ^ rig。前述的記憶裝置，其中M = 4，P = 24，該多位準記憶胞為具有16個儲存態(tài)的一 4 位元記憶胞，且該16個儲存態(tài)對應(yīng)16個該第一、第二啟始電壓位準的組合。前述的記憶裝置，其中該16個第一、第二啟始電壓位準組合包括該第一儲存區(qū)具 有該M個啟始電壓位準中的第1位準的6個組合，具有該M個啟始電壓位準中的第2位準 的5個組合，具有該M個啟始電壓位準中的第3位準的3個組合，以及具有該M個啟始電壓 位準中的第4位準的2個組合。前述的記憶裝置，其中該16個第一、第二啟始電壓位準組合包括該第一儲存區(qū)具 有該M個啟始電壓位準中的第1位準的6個組合，具有該M個啟始電壓位準中的第2位準 的4個組合，具有該M個啟始電壓位準中的第3位準的3個組合，以及具有該M個啟始電壓 位準中的第4位準的3個組合。前述的記憶裝置，其中M = 3，P = 24，該多位準記憶胞為具有16個儲存態(tài)的一 4 位元記憶胞，且該16個儲存態(tài)對應(yīng)16個該第一、第二啟始電壓位準的組合。前述的記憶裝置，其中該16個第一、第二啟始電壓位準組合包括該第一儲存區(qū)具 有該M個啟始電壓位準中的第1位準的7個組合，具有該M個啟始電壓位準中的第2位準 的6個組合，以及具有該M個啟始電壓位準中的第3位準的3個組合。借由上述技術(shù)方案，本發(fā)明多位準記憶胞的程序化方法及記憶裝置至少具有下列 優(yōu)點及有益效果本發(fā)明可依照第一儲存區(qū)的Vt位準產(chǎn)生的第二位元效應(yīng)所導(dǎo)致的第二 儲存區(qū)第IVt位準的位移量來調(diào)整第2Vt位準的位置及對應(yīng)該第一儲存區(qū)Vt位準的第二 儲存區(qū)Vt位準的數(shù)目，而不是為第IVt位準預(yù)留很大的Vt裕度，故可在保持足夠讀取窗口 寬度的情形下提供足夠的第一第二儲存區(qū)Vt位準組合的總數(shù)(記憶胞儲存態(tài)的總數(shù))。綜上所述，本發(fā)明是有關(guān)于一種多位準記憶胞的程序化方法及記憶裝置，其中每 個記憶胞有兩個儲存區(qū)。此程序化方法使第一儲存區(qū)具有第一啟始電壓位準，第二儲存區(qū) 具有第二啟始電壓位準。其中，第一啟始電壓位準選自M個啟始電壓位準。當?shù)谝粏⑹茧?壓位準為此M個啟始電壓位準中的第i位準時，第二啟始電壓位準選自ni個啟始電壓位準，
M
其中至少有一 Hi不等于IV1 O < i < M)。上述多位準記憶胞有P個儲存態(tài)，其中P=Zn1。
t ι i^l L.
此記憶裝置包括多個多位準記憶胞及可進行上述程序化方法的操作電路。本發(fā)明在技術(shù)上有顯著的進步，并具有明顯的積極效果，誠為一新穎、進步、實用 的新設(shè)計。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段， 而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠 更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖1是繪示公知一種兩儲存區(qū)多位準非揮發(fā)記憶胞，以及其各儲存區(qū)可能的啟始 電壓分布。圖2是繪示每記憶胞4位元且第一儲存區(qū)可有4種Vt位準(M = 4)的實施例中， 對應(yīng)16個儲存態(tài)(P = 24)的16個兩儲存區(qū)Vt位準組合的一例。圖3是繪示一實施例的具有多位準非揮發(fā)記憶胞的記憶裝置。1-6 第 1-6 位準100 基底110:柵極120:電荷捕陷層122、124 第一、二儲存區(qū)130 摻雜區(qū)140 空乏區(qū)310、320 字線、位線330 =X解碼器/字線驅(qū)動器340 =Y解碼器/位線驅(qū)動器/感測放大器D1_D6、D2，_D4，第1位準的啟始電壓分布W1-W4:讀取窗口
具體實施例方式為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合 附圖及較佳實施例，對依據(jù)本發(fā)明提出的多位準記憶胞的程序化方法及記憶裝置的具體實 施方式、結(jié)構(gòu)、方法、步驟、特征及其功效，詳細說明如后。圖2是繪示每記憶胞4位元且第一儲存區(qū)可有4種Vt位準(M = 4)的實施例中， 對應(yīng)16個儲存態(tài)(P = 24)的16個兩儲存區(qū)Vt位準組合的一例。請參照圖2所示，本實施例的程序化(programing)方法是使第一儲存區(qū)122具有 第l·至第4Vt位準之一，其中第1位準對應(yīng)未儲存電子狀態(tài)，由低至高排列的第2至第4位 準則對應(yīng)儲存電子狀態(tài)，且位準愈高者對應(yīng)儲存電子愈多的狀態(tài)。無論第一儲存區(qū)122具 有第1至第4Vt位準中的何者，第二儲存區(qū)124的未儲存電子狀態(tài)的Vt位準都定為第1位 準，其Vt分布隨第一儲存區(qū)122的Vt位準高度增加而右移。另外，可以先程序化第一儲存 區(qū)122，之后再程序化第二儲存區(qū)124。當?shù)谝粌Υ鎱^(qū)122具第1位準，亦即其未儲存電子時，由于第二儲存區(qū)124的第1 位準的Vt分布不會右移，此時在讀取窗口須夠大且操作上容許的位準值有其上限的考量 下，第二儲存區(qū)IM最多可設(shè)定6個Vt位準。此處即設(shè)滿6個Vt位準(II1 = 6)，其中第1 位準和與其相鄰的第2位準之間的讀取窗口為Wl。依照儲存電荷量的多寡，第二儲存區(qū)IM 在第1、2、3、4、5、6位準時的第一儲存區(qū)122的第1位準Vt分布D1、D2、D3、D4、D5、D6的中 心值的關(guān)系為D6 > D5 > D4 > D 3 > D2 > D1，第一儲存區(qū)122在第1、2、3、4位準時的第 二儲存區(qū)124的第1位準￥1分布01、02’、03’、04’的中心值的關(guān)系為D4’ > D3’ > D2’ >D1。當?shù)谝粌Υ鎱^(qū)122有存電子而具第2位準時，由于第二儲存區(qū)124的第1位準Vt 分布向右移，故第2位準須隨之右移，以保持足夠的讀取窗口 W2。因此，在前述考量下，第二 儲存區(qū)IM最多可設(shè)定5個Vt位準。此處即設(shè)滿5個Vt位準(n2 = 5 < H1)。當?shù)谝粌Υ鎱^(qū)122儲存更多電子而具第3位準時，由于第二儲存區(qū)124的第1位 準的Vt分布更向右移，故第2位準須更向右移，以保持足夠的讀取窗口 W3。因此，在前述考 量下，第二儲存區(qū)1 最多可設(shè)定4個Vt位準。不過，由于4位元記憶胞只需16個儲存態(tài) (對應(yīng)16個第一第二儲存區(qū)Vt位準組合)，而第一儲存區(qū)122具第1位準時的組合與具第 2位準時的組合的總數(shù)為11個，故此處僅設(shè)定3個Vt位準(n3 = 3 < n2)。當?shù)谝粌Υ鎱^(qū)122儲存再多電子而具第4位準時，由于第二儲存區(qū)124的第1位 準的Vt分布又更向右移，故第2位準須又更向右移，以保持足夠的讀取窗口 W4。因此，在前 述考量下，第二儲存區(qū)1 最多可設(shè)定4個Vt位準。不過，由于4位元記憶胞只需16個第 一第二儲存區(qū)Vt位準組合，而第一儲存區(qū)122具第1位準時的組合、具第2位準時的組合 與具第3位準時的組合的總數(shù)為14個，故此處僅設(shè)定2個Vt位準(n4 = 2 < n3)。另外，對于只需16個Vt位準組合的4位元記憶胞，第一儲存區(qū)122具第1位準的 組合、具第2位準的組合、具第3位準的組合及具第4位準的組合的數(shù)目搭配模式不僅限于 圖2所示的6+5+3+2 (n4 < n3 < n2 < H1)的模式；只要滿足前述彡6、彡5、彡4、彡4的限制， 其他模式亦可。例如，6+4+3+3 (n4 = n3 < n2 < 叫)、6+4+4+2 (n4 < n3 = n2 < 、5+5+4+2 (n4 < n3 < n2 = Xi1)、5+4+4+3 (n4 < n3 = n2 < n^ 等模式。此外，雖然上述實施例的第一儲存區(qū)122可有4種Vt位準(M = 4)，但如果條件允 許第二儲存區(qū)124有更多的Vt位準存在，則M值為3亦可。在每記憶胞4位元且M = 3的 情形下，所需的16個Vt位準組合可包括第一儲存區(qū)122具該M個Vt位準中的第1位準的 7個組合，具該M個Vt位準中的第2位準的6個，以及具該M個Vt位準中的第3位準的3 個。此為7+6+3( < n2 < Ii1)的模式。圖3是繪示一實施例的具有多位準記憶胞的記憶裝置。此記憶裝置包括排成陣列 狀的多個多位準記憶胞10，以及可進行上述多位準操作的操作電路。此操作電路包括多條 字線310及多條位線320，其中每條字線310耦接一列記憶胞10的柵極，每條位線320耦接 一行記憶胞10的一側(cè)的源/漏極區(qū)，各字線310耦接至X解碼器/字線驅(qū)動器330，且各位 線320耦接至Y解碼器/位線驅(qū)動器/感測放大器340。上述X、Y解碼器可選取欲操作的記憶胞，字線驅(qū)動器與位線驅(qū)動器可提供電壓給 被選取的字線與位線，感測放大器則可在讀取時用來判讀資料。在程序化選取的記憶胞時， 如欲儲存的資料值對應(yīng)的不是兩儲存區(qū)皆不存電子的狀態(tài)，則使第一儲存區(qū)122與/或第 二儲存區(qū)IM具有對應(yīng)的Vt位準的方法例如是控制注入時間的溝道熱電子注入法(CHEI)， 并搭配驗證(Verify)及修正機制等，以使啟始電壓在窄的分布范圍內(nèi)。由于此類可準確控 制電荷注入量的電荷注入法為周知技術(shù)，故此處不再贅述。如上所述，本實施例依照第一儲存區(qū)的Vt位準產(chǎn)生的第二位元效應(yīng)所導(dǎo)致的第 二儲存區(qū)第IVt位準的位移量來調(diào)整第2Vt位準的位置及對應(yīng)該第一儲存區(qū)Vt位準的第 二儲存區(qū)Vt位準的數(shù)目，而不是為第IVt位準預(yù)留很大的Vt裕度，故可在保持足夠讀取窗 口寬度的情形下提供足夠的第一、第二儲存區(qū)Vt位準組合的總數(shù)(記憶胞儲存態(tài)的總數(shù))，而有利于記憶胞尺寸的縮小化。 以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何范圍上的限制，雖 然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人 員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更 動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的 技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案 的范圍內(nèi)。
權(quán)利要求
1.一種多位準記憶胞的程序化方法，該多位準記憶胞具有第一儲存區(qū)與第二儲存區(qū)， 其特征在于該程序化方法包括使該第一儲存區(qū)具有第一啟始電壓位準，該第二儲存區(qū)具有第二啟始電壓位準，其中，該第一啟始電壓位準選自M個啟始電壓位準；當該第一啟始電壓位準為該M個啟始電壓位準中的第i位準時，該第二啟始電壓位準 選自Iii個啟始電壓位準，其中至少有一 Iii不等于IV1 O彡i彡M)；并且M該多位準記憶胞有ρ個儲存態(tài)，其中ρ=Σα。w.、-
2.如權(quán)利要求1所述的多位準記憶胞的程序化方法，其特征在于其中P=，，且該多 位準記憶胞為一 q位元記憶胞。
3.如權(quán)利要求1所述的多位準記憶胞的程序化方法，其特征在于其中在對應(yīng)任一i值 的&個啟始電壓位準中，第1位準對應(yīng)未儲存電子狀態(tài)，與該第1位準相鄰的第2位準對 應(yīng)一儲存電子狀態(tài)，且隨i值增加而提高，使得該第1位準與該第2位準之間有足夠的讀取 窗□，且 Ili ( Πη。
4.如權(quán)利要求3所述的多位準記憶胞的程序化方法，其特征在于其中M= 4，P = 24，該 多位準記憶胞為具有16個儲存態(tài)的一 4位元記憶胞，且該16個儲存態(tài)對應(yīng)16個該第一、 第二啟始電壓位準的組合。
5.如權(quán)利要求4所述的多位準記憶胞的程序化方法，其特征在于其中該16個第一、第 二啟始電壓位準組合包括該第一儲存區(qū)具有該M個啟始電壓位準中的第1位準的6個組 合，具有該M個啟始電壓位準中的第2位準的5個組合，具有該M個啟始電壓位準中的第3 位準的3個組合，以及具有該M個啟始電壓位準中的第4位準的2個組合。
6.如權(quán)利要求4所述的多位準記憶胞的程序化方法，其特征在于其中該16個第一、第 二啟始電壓位準組合包括該第一儲存區(qū)具有該M個啟始電壓位準中的第1位準的6個組 合，具有該M個啟始電壓位準中的第2位準的4個組合，具有該M個啟始電壓位準中的第3 位準的3個組合，以及具有該M個啟始電壓位準中的第4位準的3個組合。
7.如權(quán)利要求3所述的多位準記憶胞的程序化方法，其特征在于其中M= 3，P = 24，該 多位準記憶胞為具有16個儲存態(tài)的一 4位元記憶胞，且該16個儲存態(tài)對應(yīng)16個該第一、 第二啟始電壓位準的組合。
8.如權(quán)利要求7所述的多位準記憶胞的程序化方法，其特征在于其中該16個第一、第 二啟始電壓位準組合包括該第一儲存區(qū)具有該M個啟始電壓位準中的第1位準的7個組 合，具有該M個啟始電壓位準中的第2位準的6個組合，以及具有該M個啟始電壓位準中的 第3位準的3個組合。
9.一種記憶裝置，其特征在于包括多數(shù)個多位準記憶胞，各自包括第一儲存區(qū)與第二儲存區(qū)；以及一操作電路，可使任一被選取的多位準記憶胞的該第一儲存區(qū)具有第一啟始電壓位 準，該第二儲存區(qū)具有第二啟始電壓位準，其中，該第一啟始電壓位準選自M個啟始電壓位準；當該第一啟始電壓位準為該M個啟始電壓位準中的第i位準時，該第二啟始電壓位準 選自Iii個啟始電壓位準，其中至少有一 Iii不等于IV1 O彡i彡M)；并且
10.如權(quán)利要求9所述的記憶裝置，其特征在于其中P= 2%且各該多位準記憶胞為一 q位元記憶胞。
11.如權(quán)利要求9所述的記憶裝置，其特征在于其中在對應(yīng)任一i值的Iii個啟始電壓位 準中，第1位準對應(yīng)未儲存電子狀態(tài)，與該第1位準相鄰的第2位準對應(yīng)一儲存電子狀態(tài)， 且隨i值增加而提高，使得該第1位準與該第2位準之間有足夠的讀取窗口，且Iii ^ rig。
12.如權(quán)利要求11所述的記憶裝置，其特征在于其中M= 4，P = 24，該多位準記憶胞 為具有16個儲存態(tài)的一 4位元記憶胞，且該16個儲存態(tài)對應(yīng)16個該第一、第二啟始電壓 位準的組合。
13.如權(quán)利要求12所述的記憶裝置，其特征在于其中該16個第一、第二啟始電壓位準 組合包括該第一儲存區(qū)具有該M個啟始電壓位準中的第1位準的6個組合，具有該M個啟 始電壓位準中的第2位準的5個組合，具有該M個啟始電壓位準中的第3位準的3個組合， 以及具有該M個啟始電壓位準中的第4位準的2個組合。
14.如權(quán)利要求12所述的記憶裝置，其特征在于其中該16個第一、第二啟始電壓位準 組合包括該第一儲存區(qū)具有該M個啟始電壓位準中的第1位準的6個組合，具有該M個啟 始電壓位準中的第2位準的4個組合，具有該M個啟始電壓位準中的第3位準的3個組合， 以及具有該M個啟始電壓位準中的第4位準的3個組合。
15.如權(quán)利要求11所述的記憶裝置，其特征在于其中M= 3，P = 24，該多位準記憶胞 為具有16個儲存態(tài)的一 4位元記憶胞，且該16個儲存態(tài)對應(yīng)16個該第一、第二啟始電壓 位準的組合。
16.如權(quán)利要求15所述的記憶裝置，其特征在于其中該16個第一、第二啟始電壓位準 組合包括該第一儲存區(qū)具有該M個啟始電壓位準中的第1位準的7個組合，具有該M個啟 始電壓位準中的第2位準的6個組合，以及具有該M個啟始電壓位準中的第3位準的3個組合。
全文摘要
本發(fā)明是有關(guān)于一種多位準記憶胞的程序化方法及記憶裝置，其中每個記憶胞有兩個儲存區(qū)。此程序化方法使第一儲存區(qū)具有第一啟始電壓位準，第二儲存區(qū)具有第二啟始電壓位準。其中，第一啟始電壓位準選自M個啟始電壓位準。當?shù)谝粏⑹茧妷何粶蕿榇薓個啟始電壓位準中的第i位準時，第二啟始電壓位準選自ni個啟始電壓位準，其中至少有一ni不等于ni-1(2≤i≤M)。上述多位準記憶胞有P個儲存態(tài)，其中此記憶裝置包括多個多位準記憶胞及可進行上述程序化方法的操作電路。
文檔編號G11C11/56GK102103886SQ200910261309
公開日2011年6月22日 申請日期2009年12月16日 優(yōu)先權(quán)日2009年12月16日
發(fā)明者張耀文, 趙元鵬 申請人:旺宏電子股份有限公司