專利名稱：移位寄存器及液晶顯示器柵極驅(qū)動(dòng)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示領(lǐng)域，尤其涉及一種移位寄存器及液晶顯示器柵極 驅(qū)動(dòng)裝置。
背景技術(shù)：
現(xiàn)有的移位寄存器中，典型的結(jié)構(gòu)為Thomson公司的四晶體管二電容結(jié) 構(gòu)，圖1所示為Thomson公司四晶體管二電容移位寄存器結(jié)構(gòu)示意圖，圖2 所示為圖1所示移位寄存器的輸入輸出時(shí)序圖，具體原理為選擇圖2所示 時(shí)序圖中的一部分并將其劃分為五個(gè)階段，在第一階段，信號(hào)輸入端(INPUT) 輸入信號(hào)為高電平，復(fù)位信號(hào)輸入端(RESETIN)輸入信號(hào)為低電平，晶體管 T103導(dǎo)通，晶體管T104截止，所以結(jié)點(diǎn)PU處通過晶體管T103充電也為高 電平；在第二階段，信號(hào)輸入端(INPUT)輸入信號(hào)為低電平，復(fù)位信號(hào)輸入 端(RESETIN)輸入信號(hào)為低電平，在第一階段中，PU結(jié)點(diǎn)被拉至高電平， 并在第二階段中繼續(xù)升高，晶體管T101導(dǎo)通，第一時(shí)鐘信號(hào)輸入端(CLKIN) 輸入信號(hào)為高電平，所以信號(hào)輸出端(OUTPUT)為高電平；由于晶體管T103、 T104截止，則PU結(jié)點(diǎn)此時(shí)浮空，信號(hào)輸出端(OUTPUT)為高電平，通過電 容C102向其耦合，所以此處電平在第一階段基礎(chǔ)上繼續(xù)升高；在第三階段， 信號(hào)輸入端(INPUT)輸入信號(hào)為低電平，復(fù)位信號(hào)輸入端(RESETIN)輸入 信號(hào)為高電平，晶體管T102和T104導(dǎo)通，由于T102的源極連接低電壓信號(hào) 輸入端(VSSIN)，所以信號(hào)輸出端(OUTPUT)為低電平；在第四階^:,信號(hào) 輸入端(INPUT)輸入信號(hào)為低電平，復(fù)位信號(hào)輸入端(RESETIN)輸入信號(hào) 為低電平，PU結(jié)點(diǎn)為低電平，所以TlOl、 T102、 T103、 T104均截止，信號(hào)輸出端(OUTPUT)保持為低電平；在第五階段，信號(hào)輸入端(INPUT)輸入信 號(hào)為低電平，復(fù)位信號(hào)輸入端(RESET)輸入信號(hào)為低電平，各晶體管保持第 四階段的狀態(tài)，所以信號(hào)輸出端(OUTPUT)仍為低電平。在這五個(gè)階段中， 第一階,殳信號(hào)輸入端(INPUT)端輸入高電平，第二階賴:信號(hào)輸出端(OUTPUT) 為高電平，完成一次移位，第三階段復(fù)位信號(hào)輸入端(RESETIN)端輸入高電 平，完成復(fù)位的操作，所以可以將第一、二、三階段定義為移位寄存器的工 作時(shí)間，第四、五階段，輸入信號(hào)端(INPUT)、復(fù)位信號(hào)輸入端(RESETIN) 端均為低電平，所以可以將第四、五階段定義為移位寄存器的非工作時(shí)間。
可以看出，在非工作時(shí)間內(nèi)，輸入信號(hào)端(INPUT)、復(fù)位信號(hào)輸入端 (RESETIN )、信號(hào)輸出端(OUTPUT )均為低電平，當(dāng)系統(tǒng)第一時(shí)鐘信號(hào)(CLKIN) 升高時(shí)，通過晶體管T101的寄生電容Cgdl耦合到PU結(jié)點(diǎn)，使得晶體管T101 的漏電流增大，從而信號(hào)輸出端(OUTPUT)電位升高，并且由于在非工作時(shí) 間內(nèi)T103、 T104、 T102均截止，所以當(dāng)信號(hào)輸出端(OUTPUT)受CLKIN端的 影響電位升高時(shí)，沒有下拉晶體管使信號(hào)輸出端(OUTPUT)的電壓降低，從而 使信號(hào)輸出端(OUTPUT)輸出信號(hào)產(chǎn)生較大噪聲。
針對該問題，Thomson公司提出了六晶體管結(jié)構(gòu)的移位寄存器，如圖3 所示為Thomson公司六晶體管移位寄存器結(jié)構(gòu)示意圖，圖4所示為圖3所示 移位寄存器的輸入輸出時(shí)序圖。從圖3和圖4中可以看出，在移位寄存器的 非工作時(shí)間內(nèi)PD結(jié)點(diǎn)保持高電平，T202保持導(dǎo)通，由于T202的漏極連接低 電壓信號(hào)輸入端(VSSIN)，所以信號(hào)輸出端(OUTPUT)可以保持低電平，這 樣就不容易受到第一時(shí)鐘信號(hào)輸入端(CLKIN)輸入信號(hào)的影響。但是，將如 圖3所示的移位寄存器應(yīng)用到液晶顯示器的柵極驅(qū)動(dòng)裝置中時(shí)，對于掃描方 式為逐行掃描的液晶顯示器來說，每一個(gè)移位寄存器負(fù)責(zé)一行用于控制液晶 像素開關(guān)薄膜晶體管的打開和關(guān)閉，當(dāng)移位寄存器處于工作時(shí)間時(shí)，控制薄 膜晶體管打開，當(dāng)移位寄存器處于非工作時(shí)間時(shí)，控制薄膜晶體管關(guān)閉。如 果總共有1000行液晶像素， 一個(gè)移位寄存器控制一行薄膜晶體管，則每個(gè)移位寄存器在液晶顯示器顯示一幀圖像的時(shí)間T內(nèi)，只有T/1000的時(shí)間處于工 作狀態(tài)，其余絕大多數(shù)時(shí)間處于非工作狀態(tài)，這樣晶體管T202、 T204受到了 近乎直流的偏置作用，這樣會(huì)造成T202、 T204產(chǎn)生較大的閾值電壓偏移，降 低了移位寄存器的可靠性，最終會(huì)影響移位寄存器的壽命。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對現(xiàn)有技術(shù)存在的問題，提供一種移位寄存器及液 晶顯示器柵極驅(qū)動(dòng)裝置，可以抑制移位寄存器輸出噪聲，并能保證移位寄存 器中各晶體管不產(chǎn)生大的閾值電壓偏移，從而保證移位寄存器工作的可靠性。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種移位寄存器，包括
第一薄膜晶體管，其漏極連接第一時(shí)鐘信號(hào)輸入端，柵極連接第一電容 的一端，源極分別連接第一電容另一端和信號(hào)輸出端；
第二薄膜晶體管，其漏極分別與信號(hào)輸出端和第一薄膜晶體管的源極連 接，柵極連接復(fù)位信號(hào)輸入端，源極與低電壓信號(hào)輸入端連接；
第三薄膜晶體管，其柵極與信號(hào)輸入端連接，漏極與高電壓信號(hào)輸入端 連接；
第四薄膜晶體管，其柵極與所述復(fù)位信號(hào)輸入端連接，漏極與所述第三 薄膜晶體管的源極連接，源極與低電壓信號(hào)輸入端連接；
第一下拉薄膜晶體管，其漏極分別與信號(hào)輸出端以及第一薄膜晶體管的 源極連接，源極連接低電壓信號(hào)輸入端；
第一下拉薄膜晶體管驅(qū)動(dòng)單元，分別與高電壓信號(hào)輸入端、第一時(shí)鐘信 號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、低電壓信號(hào)輸入端、第一薄膜晶體管的柵 極、第三薄膜晶體管的源極和漏極以及所述第一下拉薄膜晶體管的柵極連接， 用于當(dāng)信號(hào)輸出端輸出低電平且第一時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)， 控制所述第一下拉薄膜晶體管打開；
第二下拉薄膜晶體管，其漏極分別與信號(hào)輸出端以及第一薄膜晶體管的源極連接，源極連接低電壓信號(hào)輸入端；
第二下拉薄膜晶體管驅(qū)動(dòng)單元，分別與所述第一下拉薄膜晶體管驅(qū)動(dòng)單 元、高電壓信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、低電 壓信號(hào)輸入端、第一薄膜晶體管的柵極、第三薄膜晶體管的源極和漏極以及 所述第二下拉薄膜晶體管的柵極連接，用于當(dāng)信號(hào)輸出端輸出低電平且第二 時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制第二下拉薄膜晶體管打開。
本發(fā)明還提供了一種移位寄存器，包括
第一薄膜晶體管，其漏極連接第一時(shí)鐘信號(hào)輸入端，柵極連接第一電容 的一端，源極分別連接所述第 一電容的另 一端和信號(hào)輸出端；
第二薄膜晶體管，其漏極分別與信號(hào)輸出端和第一薄膜晶體管的源極連 接，柵極連接復(fù)位信號(hào)輸入端，源極與低電壓信號(hào)輸入端連接；
第三薄膜晶體管，其柵極和漏極均與信號(hào)輸入端連接；
第四薄膜晶體管，其柵極與所述復(fù)位信號(hào)輸入端連接，漏極與所述第三 薄膜晶體管的源極連接，源極與低電壓信號(hào)輸入端連接；
第一下拉薄膜晶體管，其漏極分別與信號(hào)輸出端以及第一薄膜晶體管的 源極連接，源極連接低電壓信號(hào)輸入端；
第一下拉薄膜晶體管驅(qū)動(dòng)單元，分別與第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘 信號(hào)輸入端、低電壓信號(hào)輸入端、第一薄膜晶體管的柵極、第三薄膜晶體管 的源極以及所述第一下拉薄膜晶體管連接，用于當(dāng)信號(hào)輸出端輸出低電平且 第一時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制第一下拉薄膜晶體管打開；
第二下拉薄膜晶體管，其漏極分別與信號(hào)輸出端以及第一薄膜晶體管的 源極連接，源極連接低電壓信號(hào)輸入端；
第二下拉薄膜晶體管驅(qū)動(dòng)單元，分別與所述第一下拉薄膜晶體管驅(qū)動(dòng)單
元、第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、低電壓信號(hào)輸入端、第一 薄膜晶體管的柵極、第三薄膜晶體管的源極以及所述第二下拉薄膜晶體管連
接，用于當(dāng)信號(hào)輸出端輸出低電平且第二時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制第二下拉薄膜晶體管打開。
本發(fā)明還提供了一種移位寄存器，包括
第一薄膜晶體管，其漏極連接第一時(shí)鐘信號(hào)輸入端，柵極連接第一電容 的一端，源極分別連接所述第 一電容的另 一端和信號(hào)輸出端；
第二薄膜晶體管，其漏極分別與信號(hào)輸出端和第一薄膜晶體管的源極連
接，柵極連接復(fù)位信號(hào)輸入端，源極與低電壓信號(hào)輸入端連接； 第三薄膜晶體管，其柵極和漏極均與信號(hào)輸入端連接； 第四薄膜晶體管，其柵極與所述復(fù)位信號(hào)輸入端連接，漏極與所述第三
薄膜晶體管的源極連接，源極與低電壓信號(hào)輸入端連接；
第一下拉薄膜晶體管，其柵極連接所述第一下拉薄膜晶體管驅(qū)動(dòng)單元， 漏極分別與信號(hào)輸出端、第一電容以及第一薄膜晶體管的源極連接，源極連 接低電壓信號(hào)輸入端；
第一下拉薄膜晶體管驅(qū)動(dòng)單元，分別與第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘 信號(hào)輸入端、高電壓信號(hào)輸入端、低電壓信號(hào)輸入端、第一薄膜晶體管的柵 極、第三薄膜晶體管的源極以及所述第一下拉薄膜晶體管的柵極連接，用于 當(dāng)信號(hào)輸出端輸出低電平且第 一時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制 第一下拉薄膜晶體管打開；
第二下拉薄膜晶體管，其漏極分別與信號(hào)輸出端、第一電容以及所述第 一薄膜晶體管的源極連接，源極連接低電壓信號(hào)輸入端；
第二下拉薄膜晶體管驅(qū)動(dòng)單元，分別與所述第一下拉薄膜晶體管驅(qū)動(dòng)單 元、第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、高電壓信號(hào)輸入端、低電 壓信號(hào)輸入端、所述第一薄膜晶體管的柵極、第三薄膜晶體管的源極以及所 述第二下拉薄膜晶體管的柵極連接，用于當(dāng)信號(hào)輸出端輸出低電平且第二時(shí)
鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制第二下拉薄膜晶體管打開。
本發(fā)明還提供了一種液晶顯示器柵極驅(qū)動(dòng)裝置，包括沉積在液晶顯示
器陣列基板上的多個(gè)移位寄存器；
除第一個(gè)移位寄存器和最后一個(gè)移位寄存器外，其余每個(gè)移位寄存器的信號(hào)輸出端均和與其相鄰下一個(gè)移位寄存器的信號(hào)輸入端以及與其相鄰的上 一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接，第一個(gè)移位寄存器的信號(hào)輸出端與 第二個(gè)移位寄存器的信號(hào)輸入端連接，最后一個(gè)移位寄存器的信號(hào)輸出端和
與其相鄰的上一個(gè)移位寄存器的復(fù)位信號(hào)輸入端以及自身的復(fù)位信號(hào)輸入端
連接；
第一個(gè)移位寄存器的信號(hào)輸入端輸入幀起始信號(hào)；
第奇數(shù)個(gè)移位寄存器的第一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘信號(hào)，第 二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)；第偶數(shù)個(gè)移位寄存器的第 一時(shí)鐘 信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘 信號(hào)；
每個(gè)移位寄存器的低電壓信號(hào)輸入端輸入低電平信號(hào)； 每個(gè)移位寄存器的高電壓信號(hào)輸入端輸入高電平信號(hào)。 本發(fā)明還提供了一種液晶顯示器柵極驅(qū)動(dòng)裝置，包括多個(gè)沉積在液晶 顯示器陣列基板上的多個(gè)移位寄存器；
除第一個(gè)移位寄存器和最后一個(gè)移位寄存器外，其余每個(gè)移位寄存器的 信號(hào)輸出端均和與其相鄰下一個(gè)移位寄存器的信號(hào)輸入端以及與其相鄰的上 一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接，第一個(gè)移位寄存器的信號(hào)輸出端與 第二個(gè)移位寄存器的信號(hào)輸入端連接，最后一個(gè)移位寄存器的信號(hào)輸出端和 與其相鄰的上一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接；
第一個(gè)移位寄存器的信號(hào)輸入端及最后一個(gè)移位寄存器的復(fù)位信號(hào)輸入 端均輸入幀起始信號(hào)；
第奇數(shù)個(gè)移位寄存器的第一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘信號(hào)，第 二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)；第偶數(shù)個(gè)移位寄存器的第一時(shí)鐘 信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘 信號(hào)；
每個(gè)移位寄存器的低電壓信號(hào)輸入端輸入低電平信號(hào)；每個(gè)移位寄存器的高電壓信號(hào)輸入端輸入高電平信號(hào)。
本發(fā)明提供的移位寄存器及液晶顯示器柵極驅(qū)動(dòng)裝置，能夠有效抑制輸 出噪聲，并能保證移位寄存器和柵極驅(qū)動(dòng)裝置中的各薄膜晶體管不會(huì)產(chǎn)生大 的閾值電壓偏移，從而保證移位寄存器以及柵極驅(qū)動(dòng)裝置的正常工作壽命。 下面通過具體實(shí)施例并結(jié)合附圖對本發(fā)明做進(jìn)一步的詳細(xì)描述。


圖1所示為Thomson公司四晶體管二電容移位寄存器結(jié)構(gòu)示意圖2所示為圖1所示移位寄存器的輸入輸出時(shí)序圖3所示為Thomson公司六晶體管移位寄存器結(jié)構(gòu)示意圖4所示為圖3所示移位寄存器的輸入輸出時(shí)序圖5所示為本發(fā)明移位寄存器實(shí)施例一結(jié)構(gòu)示意圖6所示為本發(fā)明移位寄存器實(shí)施例二結(jié)構(gòu)示意圖7所示為圖6所示以移位寄存器的輸入輸出時(shí)序圖8所示為本發(fā)明移位寄存器實(shí)施例三結(jié)構(gòu)示意圖9所示為本發(fā)明移位寄存器實(shí)施例四結(jié)構(gòu)示意圖IO所示為本發(fā)明移位寄存器實(shí)施例五結(jié)構(gòu)示意圖11所示為本發(fā)明移位寄存器實(shí)施例六結(jié)構(gòu)示意圖12所示為本發(fā)明液晶顯示器柵極驅(qū)動(dòng)裝置實(shí)施例一結(jié)構(gòu)示意圖13所示為圖12所示液晶顯示器柵極驅(qū)動(dòng)裝置的輸入輸出時(shí)序圖14所示為本發(fā)明液晶顯示器柵極驅(qū)動(dòng)裝置實(shí)施例二結(jié)構(gòu)示意圖。
具體實(shí)施例方式
如圖5所示為本發(fā)明移位寄存器實(shí)施例一結(jié)構(gòu)示意圖，該移位寄存器包 括薄膜晶體管T301、 T302、 T303、 T304、 Tlll、 T112、第一下拉薄膜晶體 管驅(qū)動(dòng)單元1以及第二下拉薄膜晶體管驅(qū)動(dòng)單元2， T301的漏極與第一時(shí)鐘信號(hào)輸入端(CLKIN)連接，柵極與所述第一下拉薄膜晶體管驅(qū)動(dòng)單元1以及 電容C301的一端連接，源極與C301的另一端以及信號(hào)輸出端(OUTPUT)連 接；T302的漏極與T301的源極連接，柵極與復(fù)位信號(hào)輸入端(RESETIN)連 接，源極與低電壓信號(hào)輸入端(VSSIN)連接；T303的漏極與高電壓信號(hào)輸 入端(VDDIN)連接，柵極與輸入信號(hào)端(INPUT)連接；T304的漏極與T303 的源極連接，柵極與復(fù)位信號(hào)輸入端(RESETIN)連接，源極與低電壓信號(hào)輸 入端(VSSIN)連接；第一下拉薄膜晶體管驅(qū)動(dòng)單元1分別與第一時(shí)鐘信號(hào)輸 入端(CLKIN )、第二時(shí)鐘信號(hào)輸入端(CLKBIN )、高電壓信號(hào)輸入端(VDDIN )、 T301的柵極、T111的柵極、T303的源極和漏極以及低電壓信號(hào)輸入端(VSSIN) 連接；第二下拉薄膜晶體管驅(qū)動(dòng)單元2分別與第一時(shí)鐘信號(hào)輸入端(CLKIN )、 第二時(shí)鐘信號(hào)輸入端(CLKBIN)、高電壓信號(hào)輸入端(VDDIN) 、 T112的柵 極、T303的源極和漏極、低電壓信號(hào)輸入端(VSSIN) 、 T301的柵極以及第 一下拉薄膜晶體管驅(qū)動(dòng)單元1連接；第一下拉薄膜晶體管驅(qū)動(dòng)單元1的作用 在于在移位寄存器的非工作時(shí)間內(nèi)，當(dāng)?shù)谝粫r(shí)鐘信號(hào)輸入端(CLKIN)輸入 高電平信號(hào)時(shí)，第一下拉薄膜晶體管驅(qū)動(dòng)單元l輸出高電平，控制晶體管Till 打開，由于Till的源極與低電壓信號(hào)輸入端(VSSIN)連接，漏極與信號(hào)輸 出端(OUTPUT)連接，從而可以保證信號(hào)輸出端(OUTPUT)輸出為低電平， 輸出信號(hào)不會(huì)受到第一時(shí)鐘信號(hào)輸入端(CLKIN )輸入信號(hào)或其他信號(hào)干擾產(chǎn) 生噪聲；第二下拉薄膜晶體管驅(qū)動(dòng)單元2的作用在于在移位寄存器的非工 作時(shí)間內(nèi)，當(dāng)?shù)诙r(shí)鐘信號(hào)輸入端(CLKBIN)輸入高電平信號(hào)時(shí)，第二下拉 薄膜晶體管驅(qū)動(dòng)單元2輸出高電平，控制晶體管T112打開，由于T112的源 極與低電壓信號(hào)輸入端(VSSIN)連接，漏極與信號(hào)輸出端(OUTPUT)連接， 從而可以保證信號(hào)輸出端(OUTPUT)輸出為低電平，輸出信號(hào)不會(huì)受到第二 時(shí)鐘信號(hào)輸入端(CLKBIN)輸入信號(hào)或其他信號(hào)干擾產(chǎn)生噪聲。其中Till和 T112即為用于降低信號(hào)輸出端(OUTPUT)輸出信號(hào)噪聲的下拉薄膜晶體管。 需要說明的是，對于液晶顯示領(lǐng)域的薄膜晶體管來說，漏極和源極沒有明確的區(qū)別，所以本發(fā)明中所提到的薄膜晶體管的源極可以為薄膜晶體管的 漏極，薄膜晶體管的漏極也可以為薄膜晶體管的源極。
本發(fā)明實(shí)施例一通過兩個(gè)下拉薄膜晶體管驅(qū)動(dòng)單元以及兩個(gè)下拉薄膜晶 體管，使得移位寄存器在非工作時(shí)間內(nèi)可以保持低電平輸出，而不會(huì)由于受 到第一時(shí)鐘信號(hào)輸入端和第二時(shí)鐘信號(hào)輸入端的干擾產(chǎn)生噪聲，并且第一下 拉薄膜晶體管驅(qū)動(dòng)單元僅在信號(hào)輸出端輸出低電平且第一時(shí)鐘信號(hào)輸入端輸 入為高電平時(shí)，才會(huì)給薄膜晶體管Till的柵極施加高電壓，第二下拉薄膜晶 體管驅(qū)動(dòng)單元僅在信號(hào)輸出端輸出低電平且第二時(shí)鐘信號(hào)輸入端輸入為高電
平時(shí)，才會(huì)給薄膜晶體管T112的柵極施加高電壓，這樣就不會(huì)使下拉薄膜晶 體管Till和T112長時(shí)間受到偏置作用，可以有效減少薄膜晶體管閾值電壓 偏移，從而保證各薄膜晶體管的正常工作。
如圖6所示為本發(fā)明移位寄存器實(shí)施例二結(jié)構(gòu)示意圖，如圖7所示為圖 6所示以移位寄存器的輸入輸出時(shí)序圖，圖6所示移位寄存器為圖5的具體 化，圖6中，通過薄膜晶體管T305、 T308、 T309、 T310來實(shí)現(xiàn)第一下拉薄膜 晶體管驅(qū)動(dòng)單元的功能，通過薄膜晶體管T306、 T307、 T311、 T312來實(shí)現(xiàn)第 二下拉薄膜晶體管驅(qū)動(dòng)單元的功能。
本實(shí)施例二的原理具體如下選擇圖7所示時(shí)序圖的一部分并將其劃分 為五個(gè)階段，在第一階段，輸入信號(hào)端(INPUT)為高電平，復(fù)位信號(hào)輸入端 (RESETIN)為低電平，T303導(dǎo)通，T303的漏極連接高電壓信號(hào)輸入端 (VDDIN)，結(jié)點(diǎn)Q處輸出高電平，T301、 T310和T311導(dǎo)通；第一時(shí)鐘信號(hào) 輸入端(CLKIN )為低電平，T306和T309截止；第二時(shí)鐘信號(hào)輸入端(CLKBIN ) 為高電平，T305和T312導(dǎo)通，由于T312的源極與低電壓信號(hào)輸入端(VSSIN ) 連接，所以結(jié)點(diǎn)LN1處輸出低電平，由于T310導(dǎo)通，T310的源極與低電壓 信號(hào)輸入端(VSSIN)連接，所以結(jié)點(diǎn)LN2處輸出低電平，從而T307、 T308、 T111和T112截止；復(fù)位信號(hào)輸入端(RESETIN)為低電平，T302和T304截 止，信號(hào)輸出端(OUTPUT)輸出低電平。在第二階段，輸入信號(hào)端(INPUT )為低電平，復(fù)位信號(hào)輸入端(RESETIN ) 為低電平，第一時(shí)鐘信號(hào)輸入端(CLKIN)為高電平，T306和T309導(dǎo)通；第 二時(shí)鐘信號(hào)輸入端(CLKBIN)為低電平，T305和T312截止，結(jié)點(diǎn)LN1和LN2 處輸出仍為^f氐電平，T307、 T308、 T111和T112截止；由于此時(shí)漏才及與結(jié)點(diǎn)Q 相連的T304、 T307、 T308,以及源極與結(jié)點(diǎn)Q相連的T303都處于截止?fàn)顟B(tài)， 則Q結(jié)點(diǎn)處于浮空狀態(tài)；當(dāng)?shù)谝粫r(shí)鐘信號(hào)輸入端(CLUN)為高電平時(shí)，通過 晶體管T301的寄生電容向Q結(jié)點(diǎn)處耦合，使其繼續(xù)升高；同時(shí)，信號(hào)輸出端 (OUTPUT)也為高電平，通過電容C301向Q結(jié)點(diǎn)處耦合，使結(jié)點(diǎn)Q處電平繼 續(xù)升高。所以，此時(shí)結(jié)點(diǎn)Q處輸出電平為在第一階段基礎(chǔ)上疊加之后的高電 平，T301、 T310和T311導(dǎo)通。復(fù)位信號(hào)輸入端(RESETIN)為低電平，T302 和T304截止，由于第一時(shí)鐘信號(hào)輸入端(CLKIN)為高電平，且T301導(dǎo)通， 所以信號(hào)輸出端(OUTPUT)為高電平。
在第三階^殳，輸入信號(hào)端(INPUT )為低電平，復(fù)位信號(hào)輸入端(RESETIN) 為高電平，T303截止，T302和T304導(dǎo)通，由于T304的源極與低電壓信號(hào)輸 入端(VSSIN)連接，所以結(jié)點(diǎn)Q處為低電平，T301、 T310和T311截止；第 一時(shí)鐘信號(hào)輸入端(CLKIN)為低電平，T306和T309截止；第二時(shí)鐘信號(hào)輸 入端(CLKBIN)為高電平，T305和T312導(dǎo)通，由于T312的源極與低電壓信 號(hào)輸入端(VSSIN)連接，所以結(jié)點(diǎn)LN1處為低電平，導(dǎo)致T307和T111截止； 由于T310截止，T305的漏極與高電壓信號(hào)輸入端(VDDIN)連接，所以結(jié)點(diǎn) LN2處為高電平，導(dǎo)致T308和T112導(dǎo)通；由于T302導(dǎo)通，T302的源極連接 低電壓信號(hào)輸入端(VSSIN)，所以信號(hào)輸出端(OUTPUT)輸出低電平。
在第四階H輸入信號(hào)端(INPUT )為低電平，復(fù)位信號(hào)輸入端(RESETIN ) 為低電平，T303、 T304和T302截止，所以結(jié)點(diǎn)Q處仍保持低電平，T！301、 T310和T311截止；第一時(shí)鐘信號(hào)輸入端(CLKIN)為高電平，T306和T309 導(dǎo)通；第二時(shí)鐘信號(hào)輸入端(CLKBIN)為低電平，T305和T312截止；由于 T306導(dǎo)通，且T306的漏極與高電壓信號(hào)輸入端(VDDIN)連接，晶體管T3U截止，所以結(jié)點(diǎn)LN1處輸出高電平，導(dǎo)致T307和T111導(dǎo)通；由于T309導(dǎo)通， T309的源極與低電壓信號(hào)輸入端(VSSIN)連接，所以結(jié)點(diǎn)LN2處輸出低電 平，導(dǎo)致T308和T112截止；復(fù)位信號(hào)輸入端(RESETIN)為j氐電平，T302 和T304截止，但是由于結(jié)點(diǎn)LN1處輸出高電平，使得T111導(dǎo)通，由于Tlll 的源極與低電壓信號(hào)輸入端(VSSIN)連接，所以信號(hào)輸出端(OUTPUT)保持 為j氐電平。
在第五階段，輸入信號(hào)端(INPUT )為低電平，復(fù)位信號(hào)輸入端(RESETIN ) 為低電平，T303、 T304和T302截止，所以結(jié)點(diǎn)Q處仍保持低電平，T301、 T310和T311截止；第一時(shí)鐘信號(hào)輸入端(CLKIN)為低電平，T306和T309 截止；第二時(shí)鐘信號(hào)輸入端(CLKBIN)為高電平，T305和T312導(dǎo)通，由于 T312的源極與低電壓信號(hào)輸入端(VSSIN)連接，所以結(jié)點(diǎn)LN1處輸出低電 平，導(dǎo)致T307和T314截止；由于T305導(dǎo)通，T309截止，T305的漏極與高 電壓信號(hào)輸入端(VDDIN)連接，所以結(jié)點(diǎn)LN2處輸出高電平，導(dǎo)致T308和 T112導(dǎo)通；復(fù)位信號(hào)輸入端(RESETIN)為低電平，T302和T304截止，但是 由于結(jié)點(diǎn)LN2處輸出高電平，使得T112導(dǎo)通，由于T112的源極與低電壓信 號(hào)輸入端(VSSIN)連接，所以信號(hào)輸出端(OUTPUT)保持為低電平。
以上五個(gè)階段中，第一階段中輸入信號(hào)端(INPUT)輸入高電平，第二階 段中信號(hào)輸出端(OUTPUT)輸出高電平，完成了一次移位，第三階段中復(fù)位 信號(hào)輸入端(RESETIN)為高電平，進(jìn)行了復(fù)位4喿作，使信號(hào)輸出端(OUTPUT) 輸出低電平，第四和第五階段為信號(hào)輸出端(OUTPUT)低電平保持階段。將 該移位寄存器應(yīng)用到液晶顯示器柵極驅(qū)動(dòng)裝置中，第一、二、三階段可以看 作是該移位寄存器的工作時(shí)間，圖7中僅畫出了移位寄存器的部分時(shí)序圖， 液晶顯示器每顯示一幀圖像，控制某一行液晶像素的移位寄存器都會(huì)輸出一 個(gè)高電平，輸入信號(hào)端(INPUT)、復(fù)位信號(hào)輸入端(RESETIN)、第一時(shí)鐘 信號(hào)輸入端(CLKIN)和第二時(shí)鐘信號(hào)輸入端(CLKBIN)都會(huì)重復(fù)一次第一、 二、三階段的輸入時(shí)序，在液晶顯示器顯示一幀圖像的時(shí)間中，除第一、二、
19三階段之外的其余時(shí)間，輸入信號(hào)端(INPUT )、復(fù)位信號(hào)輸入端(RESETIN )、 第一時(shí)鐘信號(hào)輸入端(CLKIN)和第二時(shí)鐘信號(hào)輸入端(CLKBIN)都會(huì)重復(fù)與
第四和第五階^殳相同的輸入時(shí)序。從以上對五個(gè)階^a的詳細(xì)描述中可以看出，
第四階段中當(dāng)?shù)谝粫r(shí)鐘信號(hào)輸入端(CLKIN)輸入信號(hào)為高電平時(shí)，結(jié)點(diǎn)LN1 處為高電平，控制下拉薄膜晶體管Tlll導(dǎo)通，從而保持信號(hào)輸出端(OUTPUT) 輸出低電平，第五階段中當(dāng)?shù)谝粫r(shí)鐘信號(hào)輸入端(CLKIN)為低電平時(shí)，結(jié)點(diǎn) LN1處為低電平，下拉晶體管T111截止，第二時(shí)鐘信號(hào)輸入端(CLKBIN)為 高電平，結(jié)點(diǎn)LN2處為高電平，下拉薄膜晶體管T112導(dǎo)通，從而保持信號(hào)輸 出端(OUTPUT)輸出高電平，后續(xù)輸入時(shí)序重復(fù)第四、第五階段的時(shí)序，信 號(hào)輸出端(OUTPUT)仍然保持低電平。與現(xiàn)有技術(shù)中Thomson公司的六晶體 管移位寄存器相比，本發(fā)明實(shí)施例二中下拉薄膜晶體管Till只有當(dāng)信號(hào)輸出 端(OUTPUT)輸出低電平且第一時(shí)鐘信號(hào)輸入端(CLKIN)輸入高電平時(shí)，才 會(huì)受到結(jié)點(diǎn)LN1處輸出的高電平的偏置作用，下拉薄膜晶體管T112只有當(dāng)信 號(hào)輸出端(OUTPUT)輸出低電平且第二時(shí)鐘信號(hào)輸入端(CLKBIN)輸入高電 平時(shí)，才會(huì)受到結(jié)點(diǎn)LN1處輸出的高電平的偏置作用，而非如Thomson公司 的六晶體管移位寄存器那樣絕大多數(shù)時(shí)間某一晶體管都受到偏置電壓的作 用，這樣可以保證本發(fā)明實(shí)施例二中每一薄膜晶體管都能正常工作，可以保 證移位寄存器的正常工作壽命，并且，由于加入了下拉薄膜晶體管Till和 T112，可以有效得使移位寄存器在非工作時(shí)間保持低電平輸出，抑制了噪聲。 如圖8所示為本發(fā)明移位寄存器實(shí)施例三結(jié)構(gòu)示意圖，圖8與圖5所示 移位寄存器的區(qū)別在于圖5中晶體管T303的柵極與信號(hào)輸入端(INPUT) 連接，漏極與高電壓信號(hào)輸入端(VDDIN)連接，圖8中晶體管T303的柵極 和漏極均與輸入信號(hào)端(INPUT)連接；圖5中第一下拉薄膜晶體管驅(qū)動(dòng)單元 分別與第一時(shí)鐘信號(hào)輸入端(CLKIN)、第二時(shí)鐘信號(hào)輸入端(CLKBIN)、高 電壓信號(hào)輸入端(VDDIN) 、 T301的柵極、Tlll的柵極、T303的源極和漏極 以及低電壓信號(hào)輸入端(VSSIN)連接，而圖8中第一下拉薄膜晶體管驅(qū)動(dòng)單元與第一時(shí)鐘信號(hào)輸入端(CLKIN)、第二時(shí)鐘信號(hào)輸入端(CLKBIN) 、 T301 的柵極、Till的柵極、T303的源極以及低電壓信號(hào)輸入端(VSSIN)連接， 而未與高電壓信號(hào)輸入端(VDDIN)以及T303的漏極連接；圖5中第二下拉 薄膜晶體管驅(qū)動(dòng)單元分別與第一時(shí)鐘信號(hào)輸入端(CLKIN)、第二時(shí)鐘信號(hào)輸 入端(CLKBIN)、高電壓信號(hào)l^入端(VDDIN) 、 T112的4冊才及、T303的源才及、 低電壓信號(hào)輸入端(VSSIN)以及第一下拉薄膜晶體管驅(qū)動(dòng)單元1連接，而圖 8中第二下拉薄膜晶體管驅(qū)動(dòng)單元分別與第一時(shí)鐘信號(hào)輸入端(CLKIN)、第 二時(shí)鐘信號(hào)輸入端(CLKBIN) 、 T112的柵極、T303的源極、低電壓信號(hào)輸入 端(VSSIN) 、 T301的柵極以及第一下拉薄膜晶體管驅(qū)動(dòng)單元連接，而未與 高電壓信號(hào)輸入端(VDDIN)以及T303的漏極連接。
與圖5所示移位寄存器相比，圖8所示移位寄存器，可以省去高電壓信 號(hào)輸入端(VDDIN)，并且通常高電壓信號(hào)輸入端(VDDIN)輸入的高電壓信 號(hào)電壓會(huì)低于輸入信號(hào)端(INPUT)輸入信號(hào)的電壓，采用如圖8所示的移位 寄存器結(jié)構(gòu)，就可以提高結(jié)點(diǎn)Q處輸出的電壓，增大晶體管T301的柵極電流， 從而縮短信號(hào)輸出端(OUTPUT)輸出的高電平信號(hào)的上升時(shí)間。
如圖9所示為本發(fā)明移位寄存器實(shí)施例四結(jié)構(gòu)示意圖，圖9所示移位寄 存器為圖8的具體化，圖9中，通過薄膜晶體管T305、 T307、 T308、 T309和 T310來實(shí)現(xiàn)第一下拉薄膜晶體管驅(qū)動(dòng)單元的功能，通過薄膜晶體管T306、 T311和T312來實(shí)現(xiàn)第二下拉薄膜晶體管驅(qū)動(dòng)單元的功能。圖9移位寄存器 的工作原理與圖6基本相同，此處不再贅述。
圖10所示為本發(fā)明移位寄存器實(shí)施例五結(jié)構(gòu)示意圖，圖10與圖5所示 移位寄存器的區(qū)別在于圖5中晶體管T303的柵極與輸入信號(hào)端(INPUT) 連接，漏極與高電壓信號(hào)輸入端(VDDIN)連接，圖10中，薄膜晶體管T303 的柵極與漏極均與輸入信號(hào)端(INPUT)連接。與圖5所示移位寄存器相比， 通常高電壓信號(hào)輸入端(VDDIN)輸入的高電壓信號(hào)電壓會(huì)低于輸入信號(hào)端 (INPUT)輸入信號(hào)的電壓，采用如圖10所示的移位寄存器結(jié)構(gòu)，就可以提高結(jié)點(diǎn)Q處輸出的電壓，增大晶體管T301的柵極電流，從而縮短信號(hào)輸出端
(OUTPUT)輸出的高電平信號(hào)的上升時(shí)間。
如圖11所示為本發(fā)明移位寄存器實(shí)施例六結(jié)構(gòu)示意圖，圖11所示移位 寄存器為圖IO的具體化，圖11中，通過薄膜晶體管T306、 T307、 T311、 T312 來實(shí)現(xiàn)第一下拉薄膜晶體管驅(qū)動(dòng)單元的功能，通過薄膜晶體管T305、 T308、 T309和T310來實(shí)現(xiàn)第二下拉薄膜晶體管驅(qū)動(dòng)單元的功能。圖ll移位寄存器 的工作原理與圖6基本相同，此處不再贅述。
如圖12所示為本發(fā)明液晶顯示器4冊極驅(qū)動(dòng)裝置實(shí)施例一結(jié)構(gòu)示意圖，如 圖13所示為圖12所示液晶顯示器柵極驅(qū)動(dòng)裝置的輸入輸出時(shí)序圖，STV為 幀起始信號(hào)，STV只輸入到第一移位寄存器的輸入信號(hào)端(INPUT)，高電壓 信號(hào)(VDD)輸入到每個(gè)移位寄存器的高電壓信號(hào)輸入端(VDDIN)，低電壓 信號(hào)(VSS)輸入到每個(gè)移位寄存器的低電壓信號(hào)輸入端(VSSIN)，系統(tǒng)第 一時(shí)鐘信號(hào)(CLK)輸入到第奇數(shù)個(gè)移位寄存器的第一時(shí)鐘信號(hào)輸入端
(CLKIN)，系統(tǒng)第二時(shí)鐘信號(hào)(CLKB)輸入到第偶數(shù)個(gè)移位寄存器的第二時(shí) 鐘信號(hào)輸入端(CLKBIN)，除第一個(gè)移位寄存器和最后一個(gè)移位寄存器之外， 每個(gè)移位寄存器的信號(hào)輸出端(OUTPUT)均和與其相鄰的上一移位寄存器的 復(fù)位信號(hào)輸入端(RETSETIN)以及與其相鄰的下一移位寄存器的輸入信號(hào)端
(INPUT)連接，第一個(gè)移位寄存器的信號(hào)輸出端(OUTPUT 1)只與第二個(gè)移 位寄存器的輸入信號(hào)端(INPUT)連接，最后一個(gè)移位寄存器(如圖l2所示 圖中的第n+1移位寄存器)的輸出端(OUTPUT n+1)分別和與其相鄰的第n 個(gè)移位寄存器的復(fù)位信號(hào)輸入端(RETSETIN)以及自身的復(fù)位信號(hào)輸入端
(RETSETIN)連接。薄膜晶體管液晶顯示器采用逐行掃描的方式，同一行中 與液晶像素串聯(lián)的薄膜晶體管的柵極均與同一移位寄存器相連，液晶顯示器 柵極驅(qū)動(dòng)裝置中的移位寄存器可以控制處于同行中的全部薄膜晶體管的導(dǎo)通 和截止。圖12中液晶顯示器柵極驅(qū)動(dòng)裝置的具體原理為假設(shè)液晶顯示器面 板中有n行液晶像素，參見圖13所示時(shí)序圖，在第一階段幀起始信號(hào)輸入到 第一移位寄存器的輸入信號(hào)端(INPUT);第二階段，第一移位寄存器信號(hào)輸出端(OUTPUT)輸出高電平，同時(shí)該高電平信號(hào)輸入到第二移位寄存器的輸 入信號(hào)端(INPUT);第三階段，第二移位寄存器信號(hào)輸出端(OUTPUT)輸出 高電平，此后每個(gè)移位寄存器依次輸出高電平，用于控制與該移位寄存器相 連的同行薄膜晶體管的導(dǎo)通，原理同第二、三階段；到第四階段，第n個(gè)移 位寄存器輸出高電平，同時(shí)第n移位寄存器輸出的高電平作為第n+l移位寄 存器的輸入信號(hào)端(INPUT)的輸入信號(hào)；第五階段，第n+l移位寄存器輸出 高電平，該第n+l移位寄存器輸出的高電平不用于驅(qū)動(dòng)負(fù)載，即第n+l移位 寄存器不負(fù)責(zé)驅(qū)動(dòng)控制一行液晶像素的薄膜晶體管，其輸出的高電平信號(hào)僅 用于作為第n移位寄存器和其自身的復(fù)位信號(hào)。
如圖14所示為本發(fā)明液晶顯示器柵極驅(qū)動(dòng)裝置實(shí)施例二結(jié)構(gòu)示意圖，圖 14與圖12所示斥冊極驅(qū)動(dòng)裝置的區(qū)別在于圖14中省去了第n+l個(gè)移位寄存 器，幀起始信號(hào)除與第一移位寄存器的輸入信號(hào)端(INPUT)連接以外，還與 第n移位寄存器的復(fù)位信號(hào)輸入端(RESETIN)連接，則第n移位寄存器的復(fù) 位信號(hào)由幀起始信號(hào)STV提供，而無需如圖12所示移位寄存器那樣需要增加 一個(gè)移位寄存器來產(chǎn)生第n移位寄存器的復(fù)位信號(hào)。
本發(fā)明液晶顯示器柵極驅(qū)動(dòng)裝置中的移位寄存器可以是如圖5、圖6、圖 8、圖9、圖10、圖ll所示的移位寄存器。
本發(fā)明實(shí)施例提供的移位寄存器及液晶顯示器柵極驅(qū)動(dòng)裝置，能夠有效 抑制輸出噪聲，并能保證移位寄存器和柵極驅(qū)動(dòng)裝置中的各薄膜晶體管不會(huì) 產(chǎn)生大的閾值電壓偏移，從而保證移位寄存器以及柵極驅(qū)動(dòng)裝置的正常工作 壽命。
最后應(yīng)說明的是以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其 限制；盡管參照前述實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù) 人員應(yīng)當(dāng)理解其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或 者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技
術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。
權(quán)利要求
1、一種移位寄存器，其特征在于，包括第一薄膜晶體管，其漏極連接第一時(shí)鐘信號(hào)輸入端，柵極連接第一電容的一端，源極分別連接第一電容另一端和信號(hào)輸出端；第二薄膜晶體管，其漏極分別與信號(hào)輸出端和第一薄膜晶體管的源極連接，柵極連接復(fù)位信號(hào)輸入端，源極與低電壓信號(hào)輸入端連接；第三薄膜晶體管，其柵極與信號(hào)輸入端連接，漏極與高電壓信號(hào)輸入端連接；第四薄膜晶體管，其柵極與所述復(fù)位信號(hào)輸入端連接，漏極與所述第三薄膜晶體管的源極連接，源極與低電壓信號(hào)輸入端連接；第一下拉薄膜晶體管，其漏極分別與信號(hào)輸出端以及第一薄膜晶體管的源極連接，源極連接低電壓信號(hào)輸入端；第一下拉薄膜晶體管驅(qū)動(dòng)單元，分別與高電壓信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、低電壓信號(hào)輸入端、第一薄膜晶體管的柵極、第三薄膜晶體管的源極和漏極以及所述第一下拉薄膜晶體管的柵極連接，用于當(dāng)信號(hào)輸出端輸出低電平且第一時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制所述第一下拉薄膜晶體管打開；第二下拉薄膜晶體管，其漏極分別與信號(hào)輸出端以及第一薄膜晶體管的源極連接，源極連接低電壓信號(hào)輸入端；第二下拉薄膜晶體管驅(qū)動(dòng)單元，分別與所述第一下拉薄膜晶體管驅(qū)動(dòng)單元、高電壓信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、低電壓信號(hào)輸入端、第一薄膜晶體管的柵極、第三薄膜晶體管的源極和漏極以及所述第二下拉薄膜晶體管的柵極連接，用于當(dāng)信號(hào)輸出端輸出低電平且第二時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制第二下拉薄膜晶體管打開。
2、 根據(jù)權(quán)利要求l所述的移位寄存器，其特征在于，所述第一下拉薄膜 晶體管驅(qū)動(dòng)單元具體包括第六薄膜晶體管，其漏極與所述高電壓信號(hào)輸入端及所述第三薄膜晶體 管的漏極連接，柵極與所述第一時(shí)鐘信號(hào)輸入端連接，源極與所述第一下拉 薄膜晶體管的柵極連接；第七薄膜晶體管，其漏極與所述第三薄膜晶體管的源極以及所述第一薄 膜晶體管的柵極連接，柵極與所述第六薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接；第十一薄膜晶體管，其漏極所述第六薄膜晶體管的源極連接，柵極與所述第三薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接；第十二薄膜晶體管，其漏極與所述第六薄膜晶體管的源極連接，柵極與 所述第二時(shí)鐘信號(hào)輸入端連接，源極與所述低電壓信號(hào)輸入端連接。
3、 根據(jù)權(quán)利要求1或2所述的移位寄存器，其特征在于，所述第二下拉 薄膜晶體管驅(qū)動(dòng)單元具體包括第五薄膜晶體管，其漏極與所述高電壓信號(hào)輸入端以及所述第三薄膜晶 體管的漏極連接，柵極與所述第二時(shí)鐘信號(hào)輸入端連接，源極與所述第二下 拉薄膜晶體管的柵極連接；第八薄膜晶體管，其漏極與所述第三薄膜晶體管的源極以及所述第一薄 膜晶體管的柵極連接，柵極與所述第五薄膜晶體管的源極連接，源極與所述 低電壓信號(hào)輸入端連接；第九薄膜晶體管，其漏極與所述第五薄膜晶體管的源極連接，柵極與所 述第一時(shí)鐘信號(hào)輸入端連接，源極與所述低電壓信號(hào)輸入端連接；第十薄膜晶體管，其漏極與所述第五薄膜晶體管的源極連接，柵極與所 述第三薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接。
4、 一種移位寄存器，其特征在于，包括第一薄膜晶體管，其漏極連接第一時(shí)鐘信號(hào)輸入端，柵極連接第一電容 的一端，源極分別連接所述第 一 電容的另 一端和信號(hào)輸出端；第二薄膜晶體管，其漏極分別與信號(hào)輸出端和第 一薄膜晶體管的源極連接，柵極連接復(fù)位信號(hào)輸入端，源極與低電壓信號(hào)輸入端連接； 第三薄膜晶體管，其柵極和漏極均與信號(hào)輸入端連接； 第四薄膜晶體管，其柵極與所述復(fù)位信號(hào)輸入端連接，漏極與所述第三 薄膜晶體管的源極連接，源極與低電壓信號(hào)輸入端連接；第 一下拉薄膜晶體管，其漏極分別與信號(hào)輸出端以及第 一薄膜晶體管的 源極連接，源極連接低電壓信號(hào)輸入端；第一下拉薄膜晶體管驅(qū)動(dòng)單元，分別與第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘 信號(hào)輸入端、低電壓信號(hào)輸入端、第一薄膜晶體管的柵極、第三薄膜晶體管 的源極以及所述第一下拉薄膜晶體管連接，用于當(dāng)信號(hào)輸出端輸出低電平且 第一時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制第一下拉薄膜晶體管打開；第二下拉薄膜晶體管，其漏極分別與信號(hào)輸出端以及第一薄膜晶體管的 源極連接，源極連接低電壓信號(hào)輸入端；第二下拉薄膜晶體管驅(qū)動(dòng)單元，分別與所述第一下拉薄膜晶體管驅(qū)動(dòng)單 元、第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、低電壓信號(hào)輸入端、第一 薄膜晶體管的柵極、第三薄膜晶體管的源極以及所述第二下拉薄膜晶體管連接，用于當(dāng)信號(hào)輸出端輸出低電平且第二時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平 時(shí)，控制第二下拉薄膜晶體管打開。
5、根據(jù)權(quán)利要求4所述的移位寄存器，其特征在于，所述第一下拉薄 膜晶體管驅(qū)動(dòng)單元具體包括第六薄膜晶體管，其漏極和柵極均與所述第一時(shí)鐘信號(hào)輸入端連接，源 極與所述第 一下拉薄膜晶體管的柵極連接；第七薄膜晶體管，其漏極與所述第三薄膜晶體管的源極以及第一薄膜晶 體管的柵極連接，柵極與所述第六薄膜晶體管的源極連接，源極與所述低電 壓信號(hào)輸入端連接；第十一薄膜晶體管，其漏極所述第六薄膜晶體管的源極連接，柵極與所 述第三薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接；第十二薄膜晶體管，其漏極與所述第六薄膜晶體管的源極連接，柵極與 所述第二時(shí)鐘信號(hào)輸入端連接，源極與所述低電壓信號(hào)輸入端連接。
6、 根據(jù)權(quán)利要求4或5所述的移位寄存器，其特征在于，所述第二下拉 薄膜晶體管驅(qū)動(dòng)單元具體包括第五薄膜晶體管，其漏極和柵極均與所述第二時(shí)鐘信號(hào)輸入端連接，源 極與所述第二下拉薄膜晶體管的柵極連接；第八薄膜晶體管，其漏極與所述第三薄膜晶體管的源極和所述第一薄膜 晶體管的柵極連接，柵極與所述第五薄膜晶體管的源極連接，源極與所述低 電壓信號(hào)輸入端連接；第九薄膜晶體管，其漏極與所述第五薄膜晶體管的源極連接，柵極與所 述第一時(shí)鐘信號(hào)輸入端連接，源極與所述低電壓信號(hào)輸入端連接；第十薄膜晶體管，其漏極與所述第五薄膜晶體管的源極連接，柵極與所 述第三薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接。
7、 一種移位寄存器，其特征在于，包括第一薄膜晶體管，其漏極連接第一時(shí)鐘信號(hào)輸入端，柵極連接第一電容 的一端，源極分別連接所述第一電容的另 一端和信號(hào)輸出端；第二薄膜晶體管，其漏極分別與信號(hào)輸出端和第一薄膜晶體管的源極連 接，柵極連接復(fù)位信號(hào)輸入端，源極與低電壓信號(hào)輸入端連接；第三薄膜晶體管，其柵極和漏極均與信號(hào)輸入端連接；第四薄膜晶體管，其柵極與所述復(fù)位信號(hào)輸入端連接，漏極與所述第三 薄膜晶體管的源極連接，源極與低電壓信號(hào)輸入端連接；第一下拉薄膜晶體管，其柵極連接所述第一下拉薄膜晶體管驅(qū)動(dòng)單元， 漏極分別與信號(hào)輸出端、第一電容以及第一薄膜晶體管的源極連接，源極連 接低電壓信號(hào)輸入端；第一下拉薄膜晶體管驅(qū)動(dòng)單元，分別與第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘 信號(hào)輸入端、高電壓信號(hào)輸入端、低電壓信號(hào)輸入端、第一薄膜晶體管的柵極、第三薄膜晶體管的源極以及所述第一下拉薄膜晶體管的柵極連接，用于 當(dāng)信號(hào)輸出端輸出低電平且第 一時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制 第一下拉薄膜晶體管打開；第二下拉薄膜晶體管，其漏極分別與信號(hào)輸出端、第一電容以及所述第 一薄膜晶體管的源極連接，源極連接低電壓信號(hào)輸入端；第二下拉薄膜晶體管驅(qū)動(dòng)單元，分別與所述第一下拉薄膜晶體管驅(qū)動(dòng)單 元、第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、高電壓信號(hào)輸入端、低電 壓信號(hào)輸入端、所述第一薄膜晶體管的柵極、第三薄膜晶體管的源極以及所 述第二下拉薄膜晶體管的柵極連接，用于當(dāng)信號(hào)輸出端輸出低電平且第二時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制第二下拉薄膜晶體管打開。
8、 根據(jù)權(quán)利要求7所述的移位寄存器，其特征在于，所述第一下拉薄膜晶體管驅(qū)動(dòng)單元具體包括第六薄膜晶體管，其漏極與所述高電壓信號(hào)輸入端連接，柵極與所述第一時(shí)鐘信號(hào)輸入端連接，源極與所述第一下拉薄膜晶體管的柵極連接；第七薄膜晶體管，其漏極與所述第三薄膜晶體管的源極以及第一薄膜晶體管的柵極連接，柵極與所述第六薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接；第十一薄膜晶體管，其漏極所述第六薄膜晶體管的源極連接，柵極與所述第三薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接；第十二薄膜晶體管，其漏極與所述第六薄膜晶體管的源極連接，柵極與所述第二時(shí)鐘信號(hào)輸入端連接，源極與所述低電壓信號(hào)輸入端連接。
9、 根據(jù)權(quán)利要求7或8所述的移位寄存器，其特征在于，所述第二下拉 薄膜晶體管驅(qū)動(dòng)單元具體包括第五薄膜晶體管，其漏極與所述高電壓信號(hào)輸入端連接，柵極與所述第二時(shí)鐘信號(hào)輸入端連接，源極與所述第二下拉薄膜晶體管的柵極連接；第八薄膜晶體管，其漏極與所述第三薄膜晶體管的源極以及所述第一薄膜晶體管的柵極連接，柵極與所述第五薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接；第九薄膜晶體管，其漏極與所述第五薄膜晶體管的源極連接，柵極與所 述第一時(shí)鐘信號(hào)輸入端連接，源極與所述低電壓信號(hào)輸入端連接；第十薄膜晶體管，其漏極與所述第五薄膜晶體管的源極連接，柵極與所 述第三薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接。
10、 一種液晶顯示器柵極驅(qū)動(dòng)裝置，其特征在于，包括沉積在液晶顯 示器陣列基板上的多個(gè)移位寄存器；除第一個(gè)移位寄存器和最后一個(gè)移位寄存器外，其余每個(gè)移位寄存器的 信號(hào)輸出端均和與其相鄰下一個(gè)移位寄存器的信號(hào)輸入端以及與其相鄰的上 一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接，第一個(gè)移位寄存器的信號(hào)輸出端與 第二個(gè)移位寄存器的信號(hào)輸入端連接，最后一個(gè)移位寄存器的信號(hào)輸出端和 與其相鄰的上一個(gè)移位寄存器的復(fù)位信號(hào)輸入端以及自身的復(fù)位信號(hào)輸入端 連接；第一個(gè)移位寄存器的信號(hào)輸入端輸入幀起始信號(hào)；第奇數(shù)個(gè)移位寄存器的第一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘信號(hào)，第 二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)；第偶數(shù)個(gè)移位寄存器的第一時(shí)鐘 信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘 信號(hào)；每個(gè)移位寄存器的低電壓信號(hào)輸入端輸入低電平信號(hào)； 每個(gè)移位寄存器的高電壓信號(hào)輸入端輸入高電平信號(hào)。
11、 一種液晶顯示器柵極驅(qū)動(dòng)裝置，其特征在于，包括多個(gè)沉積在液 晶顯示器陣列基板上的多個(gè)移位寄存器；除第一個(gè)移位寄存器和最后一個(gè)移位寄存器外，其余每個(gè)移位寄存器的 信號(hào)輸出端均和與其相鄰下一個(gè)移位寄存器的信號(hào)輸入端以及與其相鄰的上 一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接，第一個(gè)移位寄存器的信號(hào)輸出端與第二個(gè)移位寄存器的信號(hào)輸入端連接，最后一個(gè)移位寄存器的信號(hào)輸出端和與其相鄰的上一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接；第一個(gè)移位寄存器的信號(hào)輸入端及最后一個(gè)移位寄存器的復(fù)位信號(hào)輸入 端都輸入幀起始信號(hào)；第奇數(shù)個(gè)移位寄存器的第一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘信號(hào)，第 二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)；第偶數(shù)個(gè)移位寄存器的第一時(shí)鐘 信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘 信號(hào)；每個(gè)移位寄存器的低電壓信號(hào)輸入端輸入低電平信號(hào)； 每個(gè)移位寄存器的高電壓信號(hào)輸入端輸入高電平信號(hào)。
全文摘要
本發(fā)明涉及一種移位寄存器及液晶顯示器柵極驅(qū)動(dòng)裝置，該移位寄存器包括第一、第二、第三、第四薄膜晶體管，以及第一下拉薄膜晶體管和第二下拉薄膜晶體管，還包括第一下拉薄膜晶體管驅(qū)動(dòng)單元，用于當(dāng)信號(hào)輸出端輸出低電平且第一時(shí)鐘信號(hào)輸入端輸入高電平時(shí)，控制第一下拉薄膜晶體管打開；第二下拉薄膜晶體管驅(qū)動(dòng)單元，用于當(dāng)信號(hào)輸出端輸出低電平且第二時(shí)鐘信號(hào)輸入端輸入高電平時(shí)，控制第二下拉薄膜晶體管打開。本發(fā)明提供的移位寄存器及液晶顯示器柵極驅(qū)動(dòng)裝置，能夠有效抑制輸出噪聲，并能保證移位寄存器和柵極驅(qū)動(dòng)裝置中的各薄膜晶體管不會(huì)產(chǎn)生大的閾值電壓偏移，從而保證移位寄存器以及柵極驅(qū)動(dòng)裝置的正常工作壽命。
文檔編號(hào)G11C19/28GK101556833SQ20081010387
公開日2009年10月14日 申請日期2008年4月11日 優(yōu)先權(quán)日2008年4月11日
發(fā)明者商廣良 申請人:北京京東方光電科技有限公司