專利名稱：一種空間非易失存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種空間非易失存儲(chǔ)器，特別是一種采用SRAM存儲(chǔ)器作為低 功耗空間非易失存儲(chǔ)器，可作為航空、航天空間非易失存儲(chǔ)器應(yīng)用。
背景技術(shù)：
目前國(guó)內(nèi)外非易失存儲(chǔ)器在空間應(yīng)用主要采用PROM作為存儲(chǔ)器，PROM 由于體積大、密度低、功耗高，同時(shí)價(jià)格昂貴，很大程度制約了其在空間的應(yīng) 用；Flash和EEPROM主要作為程序存儲(chǔ)器應(yīng)用在部分實(shí)驗(yàn)型航天器上，但該 類存儲(chǔ)器作為非易失存儲(chǔ)器在空間應(yīng)用沒有解決單粒子鎖定和單粒子翻轉(zhuǎn)的問 題，在空間航天器中應(yīng)用存在較大風(fēng)險(xiǎn)。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是克服現(xiàn)有技術(shù)的不足，提供一種空間非易失存 儲(chǔ)器，解決了單粒子鎖定和單粒子翻轉(zhuǎn)的問題，提高了安全性和可靠性。
本發(fā)明進(jìn)一步解決的技術(shù)問題是采用低功耗SRAM存儲(chǔ)器作為主存儲(chǔ)器 和副存儲(chǔ)器單元，加大了容量，縮小了體積，P爭(zhēng)^^了成本。
本發(fā)明進(jìn)一步解決的技術(shù)問題是采用內(nèi)部電源結(jié)構(gòu)，實(shí)現(xiàn)了數(shù)據(jù)冗余存儲(chǔ)。
本發(fā)明采用的技術(shù)方案是 一種空間非易失存儲(chǔ)器，包括SRAM主存儲(chǔ)器、 副存儲(chǔ)器和內(nèi)部電源，SRAM主存儲(chǔ)器與副存儲(chǔ)器并聯(lián)接在CPU接口總線上， SRAM主存儲(chǔ)器和內(nèi)部電源均由外部電源供電，副存儲(chǔ)器由內(nèi)部電源供電，設(shè) 備正常工作時(shí)，CPU將副存儲(chǔ)器中的數(shù)據(jù)經(jīng)CPU接口總線讀取至SRAM主存 儲(chǔ)器，SRAM主存儲(chǔ)器負(fù)責(zé)設(shè)備的正常工作運(yùn)行，副存儲(chǔ)器作為非易失存儲(chǔ)器， 自動(dòng)進(jìn)行數(shù)據(jù)寫入刷新和恢復(fù)控制，當(dāng)設(shè)備非正常掉電時(shí)，副存儲(chǔ)器利用內(nèi)部 電源維持?jǐn)?shù)據(jù)寫入刷新和恢復(fù)控制。
所述副存儲(chǔ)器由隔離器、n路SRAM副存儲(chǔ)器單元、n路單粒子鎖定和保 護(hù)開關(guān)電路、n選n-1接入控制電路、n-1取n-2電路、寫入刷新和恢復(fù)控制電 路組成，n路單粒子鎖定和保護(hù)開關(guān)電路分別與n路SRAM副存儲(chǔ)器單元的輸 入端和n選n-1接入控制電路連接，每路單粒子鎖定和保護(hù)開關(guān)電路4企測(cè)與其 相連接的SRAM副存儲(chǔ)器單元的單粒子鎖定和單粒子翻轉(zhuǎn)情況，如果其中一路 SRAM副存儲(chǔ)器單元發(fā)生單粒子鎖定和單粒子翻轉(zhuǎn)，單粒子鎖定和保護(hù)電路關(guān) 閉該SRAM副存儲(chǔ)器單元并將關(guān)閉狀態(tài)信號(hào)傳送至n選n-1接入控制電路，n 選n-1接入控制電路接收到關(guān)閉狀態(tài)信號(hào)后讀取n-1路未被關(guān)閉的SRAM副存 儲(chǔ)器單元的數(shù)據(jù)，如果沒有發(fā)生單粒子鎖定和單粒子翻轉(zhuǎn)，則任意讀取n-1路 SRAM副存儲(chǔ)器單元的數(shù)據(jù)，讀取后的數(shù)據(jù)經(jīng)n-1取n-2電路比對(duì)后將n-2路 有效數(shù)據(jù)傳送至寫入刷新和恢復(fù)控制電路，由寫入刷新和恢復(fù)控制電路對(duì)每個(gè) SRAM副存儲(chǔ)器單元進(jìn)行寫入刷新和恢復(fù)控制工作，同時(shí)將比對(duì)后的n-2^各有 效數(shù)據(jù)經(jīng)隔離器輸出至CPU接口總線上。所述內(nèi)部電源包括隔離二極管、充放電控制器和鋰離子蓄電池，隔離二極 管、充放電控制器順序電連接，充放電控制器負(fù)責(zé)鋰離子蓄電池的充放電功能， 隔離二極管實(shí)現(xiàn)內(nèi)部電源與外部電源隔離，充放電控制器采用先恒流充電、后恒壓充電方式。本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于(1) 解決了單粒子鎖定和單粒子翻轉(zhuǎn)問題，適應(yīng)了空間環(huán)境要求，提高了 安全性和可靠性。(2) 釆用低功耗SRAM存儲(chǔ)器作為主存儲(chǔ)器和副存儲(chǔ)器單元，加大了容 量、縮小了體積、提高了功能密度，降低了成本。(3) 采用內(nèi)部電源結(jié)構(gòu)，實(shí)現(xiàn)了數(shù)據(jù)冗余存儲(chǔ)。


圖1為本發(fā)明最佳實(shí)施例的結(jié)構(gòu)框圖；圖2為本發(fā)明單粒子鎖定和保護(hù)開關(guān)電路工作原理圖3為本發(fā)明4選3接入控制電路工作原理圖； 圖4為本發(fā)明3取2電路工作原理圖； 圖5為本發(fā)明寫入刷新和恢復(fù)控制電路工作原理圖； 圖6為本發(fā)明電源控制器工作原理圖； 圖7為本發(fā)明另一實(shí)施例的結(jié)構(gòu)框圖。
具體實(shí)施方式
下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述 圖1示出了最佳的一種空間非易失存儲(chǔ)器，該空間非易失存儲(chǔ)器由SRAM 主存儲(chǔ)器、副存儲(chǔ)器和內(nèi)部電源組成。SRAM主存儲(chǔ)器與副存儲(chǔ)器并聯(lián)接在CPU 接口總線上，SRAM主存儲(chǔ)器和內(nèi)部電源均由外部電源供電，副存儲(chǔ)器由內(nèi)部 電源供電，當(dāng)設(shè)備正常工作時(shí)，CPU將副存儲(chǔ)器中的數(shù)據(jù)經(jīng)CPU接口總線讀 取至SRAM主存儲(chǔ)器，SRAM主存儲(chǔ)器負(fù)責(zé)設(shè)備的正常工作運(yùn)行，副存儲(chǔ)器作 為非易失存儲(chǔ)器，自動(dòng)進(jìn)行數(shù)據(jù)寫入刷新和恢復(fù)控制，當(dāng)設(shè)備非正常掉電時(shí)， 副存儲(chǔ)器利用內(nèi)部電源實(shí)現(xiàn)數(shù)據(jù)寫入刷新和恢復(fù)控制。其中副存儲(chǔ)器由隔離器、4路SRAM副存儲(chǔ)器單元、4路單粒子鎖定和保 護(hù)開關(guān)電路、4選3接入控制電路、3取2電路、寫入刷新和恢復(fù)控制電路組成。 4路單粒子鎖定和保護(hù)開關(guān)電路分別與4路SRAM副存儲(chǔ)器單元的輸入端和4 選3接入控制電路的輸入端連接，每路單粒子鎖定和保護(hù)開關(guān)電路檢測(cè)與其相 連接的SRAM副存儲(chǔ)器單元的單粒子鎖定和單粒子翻轉(zhuǎn)情況，如果其中一路 SRAM副存儲(chǔ)器單元發(fā)生單粒子鎖定和單粒子翻轉(zhuǎn)情況，通常只發(fā)生一路單粒 子鎖定和單粒子翻轉(zhuǎn)情況，單粒子鎖定和保護(hù)電路關(guān)閉該SRAM副存儲(chǔ)器單元 并將關(guān)閉狀態(tài)信號(hào)傳送至4選3接入控制電路，4選3接入控制電路接收到關(guān) 閉狀態(tài)信號(hào)后讀取3路未被關(guān)閉的SRAM副存儲(chǔ)器單元的數(shù)據(jù)，如果沒有發(fā)生 單粒子鎖定和單粒子翻轉(zhuǎn)，則任意讀取3路SRAM副存儲(chǔ)器單元的數(shù)據(jù)，讀取 后的數(shù)據(jù)經(jīng)3取2電路比對(duì)后將2路有效數(shù)據(jù)傳送至寫入刷新和恢復(fù)控制電路， 由寫入刷新和恢復(fù)控制電路對(duì)4路SRAM副存儲(chǔ)器單元進(jìn)行寫入刷新和恢復(fù)控
制工作，同時(shí)將比對(duì)后的2路有效數(shù)據(jù)經(jīng)過隔離器輸出至CPU接口總線上。
圖1中的內(nèi)部電源包括隔離二極管、充放電控制器和鋰離子蓄電池，隔離 二極管、充放電控制器順序電連接，充放電控制器負(fù)責(zé)鋰離子蓄電池的充放電 功能，隔離二極管實(shí)現(xiàn)內(nèi)部電源與外部電源隔離。
如圖2所示，單粒子鎖定和保護(hù)開關(guān)電路由電流監(jiān)視器、開關(guān)控制器和狀 態(tài)指示器組成，當(dāng)與其連接的一路SRAM副存儲(chǔ)器單元出現(xiàn)單粒子鎖定和單粒 子翻轉(zhuǎn)情況，SRAM副存儲(chǔ)器內(nèi)部電流突然升高，電流監(jiān)視器監(jiān)視到該電流信 號(hào)后由開關(guān)控制器發(fā)出關(guān)閉信號(hào)將該SRAM副存儲(chǔ)器單元斷電，同時(shí)由狀態(tài)指 示器發(fā)出關(guān)閉狀態(tài)信號(hào)傳送給4選3接入控制電路。
如圖3所示，4選3接入控制電路由狀態(tài)讀取電路和數(shù)據(jù)鎖存器組成，數(shù)據(jù) 鎖存器與4路SRAM副存儲(chǔ)器單元的輸出端連接，狀態(tài)讀取電路讀取4路單粒 子鎖定和保護(hù)開關(guān)電路發(fā)出的開關(guān)狀態(tài)信號(hào)，狀態(tài)讀取電路根據(jù)開關(guān)狀態(tài)信號(hào) 控制數(shù)據(jù)鎖存器的數(shù)據(jù)讀取，如果4路中某一路SRAM副存儲(chǔ)器單元發(fā)生單粒 子鎖定和單粒子翻轉(zhuǎn)情況，通常只有1路發(fā)生單粒子鎖定和單粒子翻轉(zhuǎn)情況， 數(shù)據(jù)鎖存器讀取其余3路SRAM副存儲(chǔ)器單元的數(shù)據(jù)，如果沒有發(fā)生單粒子鎖 定和單粒子翻轉(zhuǎn)，數(shù)據(jù)鎖存器任意讀取3路SRAM副存儲(chǔ)器單元的數(shù)據(jù)并輸出 至3取2電路。
如圖4所示，3取2電路由3取2數(shù)據(jù)讀取電路、數(shù)據(jù)比對(duì)電路和鎖存器 組成，3取2數(shù)據(jù)讀取電路讀取4選3接入控制電路輸出的3路SRAM副存儲(chǔ) 器單元的數(shù)據(jù)后傳送至數(shù)據(jù)比對(duì)電路進(jìn)行3取2比對(duì)，比對(duì)過程是將各副存儲(chǔ) 器單元的同一數(shù)據(jù)塊取出進(jìn)行比對(duì)，如果數(shù)據(jù)相同，該數(shù)據(jù)塊為有效數(shù)據(jù)，如 果其中一路副存儲(chǔ)器單元中的數(shù)據(jù)塊和其它2路副存儲(chǔ)器單元的數(shù)據(jù)塊不同， 通常只有1路與其它數(shù)據(jù)塊不同，取其它2路副存儲(chǔ)器單元數(shù)據(jù)作為有效數(shù)據(jù)， 比對(duì)后的2路有效數(shù)據(jù)傳送至鎖存器后經(jīng)隔離器輸出至CPU接口總線供CPU 讀取，同時(shí)將比對(duì)后的2路有效數(shù)據(jù)傳送至寫入刷新和恢復(fù)控制電路。
如圖5所示，寫入刷新和恢復(fù)控制電路由數(shù)據(jù)讀取電路、數(shù)據(jù)寫入電路和
數(shù)據(jù)控制電路組成，數(shù)據(jù)讀取電路讀取3取2電路鎖存器中的數(shù)據(jù)，通過數(shù)據(jù) 寫入電路和數(shù)據(jù)控制電路將有效數(shù)據(jù)寫入刷新和恢復(fù)控制4路SRAM副存儲(chǔ)器 單元。非易失存儲(chǔ)器正常啟動(dòng)工作時(shí)，設(shè)定CPU發(fā)出控制信號(hào)，如高電平信號(hào)， 讀取電路接收到此高電平信號(hào)后，控制讀取電路允許有效數(shù)據(jù)傳送給主存儲(chǔ)器， 當(dāng)數(shù)據(jù)傳輸完畢，CPU發(fā)送停止傳輸控制信號(hào)，如低電平信號(hào)，則副存儲(chǔ)器單 元的有效數(shù)據(jù)不傳送給主存儲(chǔ)器，副存儲(chǔ)器自己進(jìn)行數(shù)據(jù)寫入刷新和恢復(fù)控制 工作，當(dāng)設(shè)備非正常掉電，副存儲(chǔ)器利用內(nèi)部電源維持?jǐn)?shù)據(jù)寫入刷新和恢復(fù)控 制。如圖6所示，內(nèi)部電源的充放電控制器由采樣電路、恒流充電和恒壓充電 三部分組成，采樣電路負(fù)責(zé)采集蓄電池電壓，當(dāng)蓄電池電壓較低時(shí)，通過恒流 充電，實(shí)現(xiàn)快速充電；當(dāng)電池電壓達(dá)到飽和電壓時(shí)，通過恒壓沖電，實(shí)現(xiàn)慢速 充電和電池電壓穩(wěn)、定。圖7示出了另一種空間非易失存儲(chǔ)器，該空間非易失存儲(chǔ)器由SRAM主存 儲(chǔ)器、副存儲(chǔ)器和內(nèi)部電源組成。SRAM主存儲(chǔ)器與副存儲(chǔ)器并聯(lián)接在CPU接 口總線上，SRAM主存儲(chǔ)器和內(nèi)部電源均由外部電源供電，副存儲(chǔ)器由內(nèi)部電 源供電，當(dāng)非易失存儲(chǔ)器正常工作時(shí)，CPU將副存儲(chǔ)器中的數(shù)據(jù)經(jīng)CPU接口 總線讀取至SRAM主存儲(chǔ)器，SRAM主存儲(chǔ)器負(fù)責(zé)非易失存儲(chǔ)器的正常工作運(yùn) 行，副存儲(chǔ)器作為非易失存儲(chǔ)器，自動(dòng)進(jìn)行數(shù)據(jù)寫入刷新和恢復(fù)控制，當(dāng)非易 失存儲(chǔ)器非正常掉電時(shí)，副存儲(chǔ)器利用內(nèi)部電源實(shí)現(xiàn)數(shù)據(jù)寫入刷新和恢復(fù)控制。其中副存儲(chǔ)器由隔離器、5路SRAM副存儲(chǔ)器單元、5路單粒子鎖定和保 護(hù)開關(guān)電路、5選4接入控制電路、4取3電路、寫入刷新和恢復(fù)控制電路組成。 5路單粒子鎖定和保護(hù)開關(guān)電路分別與5路SRAM副存儲(chǔ)器單元的輸入端和5 選4接入控制電路的輸入端連接，每路單粒子鎖定和保護(hù)開關(guān)電路4企測(cè)與其相 連接的SRAM副存儲(chǔ)器單元的單粒子鎖定和單粒子翻轉(zhuǎn)情況，如果其中一路 SRAM副存儲(chǔ)器單元發(fā)生單粒子鎖定和單粒子翻轉(zhuǎn)情況，通常只發(fā)生一路單粒 子鎖定和單粒子翻轉(zhuǎn)情況，單粒子鎖定和保護(hù)電路關(guān)閉該SRAM副存儲(chǔ)器單元
并將關(guān)閉狀態(tài)信號(hào)傳送至5選4接入控制電路，5選4接入控制電路接收到關(guān) 閉狀態(tài)信號(hào)后讀取4路未被關(guān)閉的SRAM副存儲(chǔ)器單元的數(shù)據(jù)，如果沒有發(fā)生 單粒子鎖定和單粒子翻轉(zhuǎn)，則任意讀取4路SRAM副存儲(chǔ)器單元的數(shù)據(jù)，讀取 后的數(shù)據(jù)經(jīng)4取3電路比對(duì)后將3路有效數(shù)據(jù)傳送至寫入刷新和恢復(fù)控制電路， 由寫入刷新和恢復(fù)控制電路對(duì)5路SRAM副存儲(chǔ)器單元進(jìn)行寫入刷新和恢復(fù)控 制工作，同時(shí)將比對(duì)后的3路有效數(shù)據(jù)經(jīng)過隔離器輸出至CPU接口總線上。圖7中的內(nèi)部電源包括隔離二極管、充放電控制器和鋰離子蓄電池，隔離 二極管、充放電控制器與鋰離子蓄電池順序電連接，充放電控制器負(fù)責(zé)鋰離子 蓄電池的充放電功能，隔離二極管實(shí)現(xiàn)內(nèi)部電源與外部電源隔離。上述的5選4接入控制電路與4選3接入控制電路具有相同的工作原理，4 取3電路與3取2電路具有相同的工作原理，在此不再贅述。同理，本發(fā)明中 的副存儲(chǔ)器單元還可以釆用6路、7路、8路等，其原理與上述敘述的4路和5 ^各的原理和實(shí)現(xiàn)方式相似。上述的具體實(shí)施方式
所進(jìn)行的描述僅是用來說明本發(fā)明的內(nèi)容，在不脫離 本發(fā)明原理的前提下，還可以對(duì)本發(fā)明的實(shí)例做出各種等效的變化和修改，但 其變型都將落在本發(fā)明權(quán)利要求的范圍內(nèi)，因此本發(fā)明是廣泛的。
權(quán)利要求
1、一種空間非易失存儲(chǔ)器，其特征在于包括主存儲(chǔ)器、副存儲(chǔ)器和內(nèi)部電源，主存儲(chǔ)器與副存儲(chǔ)器并聯(lián)接在CPU接口總線上，主存儲(chǔ)器和內(nèi)部電源均由外部電源供電，副存儲(chǔ)器由內(nèi)部電源供電，設(shè)備正常工作時(shí)，CPU將副存儲(chǔ)器中的數(shù)據(jù)經(jīng)CPU接口總線讀取至主存儲(chǔ)器，主存儲(chǔ)器負(fù)責(zé)設(shè)備的正常工作運(yùn)行，副存儲(chǔ)器作為非易失存儲(chǔ)器，自動(dòng)進(jìn)行數(shù)據(jù)寫入刷新和恢復(fù)控制，當(dāng)設(shè)備非正常掉電時(shí)，副存儲(chǔ)器利用內(nèi)部電源維持?jǐn)?shù)據(jù)寫入刷新和恢復(fù)控制。
2、 根據(jù)權(quán)利要求1所述的一種空間非易失存儲(chǔ)器，其特征在于所述的 主存儲(chǔ)器為SRAM存儲(chǔ)器。
3、 根據(jù)權(quán)利要求1所述的一種空間非易失存儲(chǔ)器，其特征在于所述的 副存儲(chǔ)器由隔離器、n路副存儲(chǔ)器單元、n路單粒子鎖定和保護(hù)開關(guān)電路、n選 n-1接入控制電路、n-1取n-2電路、寫入刷新和恢復(fù)控制電路組成，n路單粒 子鎖定和保護(hù)開關(guān)電路分別與n路副存儲(chǔ)器單元的輸入端和n選n-1接入控制 電路的輸入端連接，每路單粒子鎖定和保護(hù)開關(guān)電路檢測(cè)與其相連接的副存儲(chǔ) 器單元的單粒子鎖定和單粒子翻轉(zhuǎn)情況，如果其中一路副存儲(chǔ)器單元發(fā)生單粒 子鎖定和單粒子翻轉(zhuǎn)，單粒子鎖定和保護(hù)電路關(guān)閉該副存儲(chǔ)器單元并將關(guān)閉狀 態(tài)信號(hào)傳送至n選n-1接入控制電路，n選n-1接入控制電路接收到關(guān)閉狀態(tài) 信號(hào)后讀取n-1路未被關(guān)閉的副存儲(chǔ)器單元的數(shù)據(jù)，如果沒有發(fā)生單粒子鎖定 和單粒子翻轉(zhuǎn)，則任意讀取n-1路副存儲(chǔ)器單元的數(shù)據(jù)，讀取后的數(shù)據(jù)經(jīng)n-1 取n-2電路比對(duì)后將n-2路有效數(shù)據(jù)傳送至寫入刷新和恢復(fù)控制電路，由寫入 刷新和恢復(fù)控制電路對(duì)每個(gè)副存儲(chǔ)器單元進(jìn)行寫入刷新和恢復(fù)控制工作，同時(shí) 將比對(duì)后的n-2路有效數(shù)據(jù)經(jīng)隔離器輸出至CPU接口總線上。
4、 根據(jù)權(quán)利要求1所述的一種空間非易失存儲(chǔ)器，其特征在于所述的 內(nèi)部電源包括隔離二極管、充放電控制器和鋰離子蓄電池，隔離二極管、充放 電控制器順序電連接，充放電控制器負(fù)責(zé)鋰離子蓄電池的充放電功能，隔離二 極管實(shí)現(xiàn)內(nèi)部電源與外部電源隔離，充放電控制器采用先恒流充電、后恒壓充 電方式。
5、 根據(jù)權(quán)利要求3所述的一種空間非易失存儲(chǔ)器，其特征在于所述的 副存儲(chǔ)器單元為SRAM存儲(chǔ)器。
6、 根據(jù)權(quán)利要求3所述的一種空間非易失存儲(chǔ)器，其特征在于所述的 單粒子鎖定和保護(hù)開關(guān)電路由電流監(jiān)視器、開關(guān)控制器和狀態(tài)指示器組成，電 流監(jiān)視器將副存儲(chǔ)器單元單粒子鎖定和單粒子翻轉(zhuǎn)狀態(tài)信號(hào)傳送至開關(guān)控制 器，由開關(guān)控制器發(fā)出開關(guān)信號(hào)并通過狀態(tài)指示器發(fā)出開關(guān)狀態(tài)信號(hào)。
7、 根據(jù)權(quán)利要求3所述的一種空間非易失存儲(chǔ)器，其特征在于所述的 n選n-1接入控制電路由狀態(tài)讀取電路和數(shù)據(jù)鎖存器組成，數(shù)據(jù)鎖存器與n路 副存儲(chǔ)器單元的輸出端連接，狀態(tài)讀取電路讀取n路單粒子鎖定和保護(hù)開關(guān)電 路發(fā)出的開關(guān)狀態(tài)信號(hào)，狀態(tài)讀取電路根據(jù)開關(guān)狀態(tài)信號(hào)控制數(shù)據(jù)鎖存器的數(shù) 據(jù)讀取，如果其中某一路副存儲(chǔ)器單元發(fā)生單粒子鎖定和單粒子翻轉(zhuǎn)情況，數(shù) 據(jù)鎖存器讀取正常工作的n-1路副存儲(chǔ)器單元的數(shù)據(jù)，如果沒有發(fā)生單粒子鎖 定和單粒子翻轉(zhuǎn)，數(shù)據(jù)鎖存器任意讀取n-1路副存儲(chǔ)器單元的數(shù)據(jù)后輸出。
8、 根據(jù)權(quán)利要求3所述的一種空間非易失存儲(chǔ)器，其特征在于所述的 n-1取n-2電路由n-1取n-2數(shù)據(jù)讀取電路、數(shù)據(jù)比對(duì)電路和鎖存器組成，n-1 取n-2數(shù)據(jù)讀取電路將n選n-1接入控制電路讀取的數(shù)據(jù)傳送至數(shù)據(jù)比對(duì)電路 進(jìn)行n-1取n-2比對(duì)，比對(duì)后的n-2路有效數(shù)據(jù)傳送至鎖存器后輸出。
9、 根據(jù)權(quán)利要求3所述的一種空間非易失存儲(chǔ)器，其特征在于所述的 寫入刷新和恢復(fù)控制電路由數(shù)據(jù)讀取電路、數(shù)據(jù)寫入電路和數(shù)據(jù)控制電路組成， 數(shù)據(jù)讀取電路讀取所述n-1取n-2電路鎖存器中的數(shù)據(jù)，通過數(shù)據(jù)寫入電路和 數(shù)據(jù)控制電路將有效數(shù)據(jù)寫入刷新和恢復(fù)控制n個(gè)副存儲(chǔ)器單元。
10、 根據(jù)權(quán)利要求3或7或8或9所述的一種空間非易失存儲(chǔ)器，其特 征在于所述的n大于等于4。
全文摘要
一種空間非易失存儲(chǔ)器，包括主存儲(chǔ)器、副存儲(chǔ)器和內(nèi)部電源，主存儲(chǔ)器與副存儲(chǔ)器并聯(lián)接在CPU接口總線上，主存儲(chǔ)器和內(nèi)部電源均由外部電源供電，副存儲(chǔ)器由內(nèi)部電源供電，設(shè)備正常啟動(dòng)工作時(shí)，CPU將副存儲(chǔ)器中的數(shù)據(jù)經(jīng)CPU接口總線讀取至主存儲(chǔ)器，主存儲(chǔ)器負(fù)責(zé)設(shè)備正常工作運(yùn)行，副存儲(chǔ)器作為非易失存儲(chǔ)器，自動(dòng)進(jìn)行數(shù)據(jù)寫入刷新和恢復(fù)控制，當(dāng)設(shè)備非正常掉電，副存儲(chǔ)器利用內(nèi)部電源維持?jǐn)?shù)據(jù)寫入刷新和恢復(fù)控制。本發(fā)明解決了抗單粒子鎖定和抗單粒子翻轉(zhuǎn)問題，提高了安全性和可靠性，采用低功耗SRAM存儲(chǔ)器作為主存儲(chǔ)器和副存儲(chǔ)器單元，加大了設(shè)備容量，縮小了體積，降低了成本，采用內(nèi)部電源結(jié)構(gòu)，實(shí)現(xiàn)了數(shù)據(jù)冗余存儲(chǔ)。
文檔編號(hào)G11C7/10GK101131862SQ20071017549
公開日2008年2月27日 申請(qǐng)日期2007年9月29日 優(yōu)先權(quán)日2007年9月29日
發(fā)明者施思寒, 李孝同 申請(qǐng)人:航天東方紅衛(wèi)星有限公司