專利名稱：測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及測(cè)試存儲(chǔ)陣列質(zhì)量的方法，具體的說，涉及一種測(cè)量靜態(tài)隨 機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)以及方法。
背景技術(shù)：
靜態(tài)隨4踏儲(chǔ)器(Static Random Access Memory, SRAM)存儲(chǔ)陣列在現(xiàn) 代超大規(guī)模集成電路芯片中應(yīng)用非常廣泛，存儲(chǔ)陣列質(zhì)量的好差對(duì)集成電路 芯片具有決定性的影響，因此構(gòu)成存儲(chǔ)陣列的靜態(tài)隨機(jī)存儲(chǔ)器SRAM單元的 電特性變得非常重要。在SRAM存儲(chǔ)單元的各項(xiàng)參數(shù)中讀取電流是一個(gè)非常重要的參數(shù)指標(biāo)， 讀取電流可以在一定程度上反映SRAM存儲(chǔ)單元的工作速度快慢，并且可以 用來判斷SRAM單元是否符合電特性的要求，因此，設(shè)計(jì)一種測(cè)量SRAM 存儲(chǔ)單元的讀取電流的方法以及結(jié)構(gòu)也成為業(yè)界的一個(gè)研究熱點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)以 及方法，其可以有效地測(cè)量SRAM存儲(chǔ)單元的讀取電流，以判斷相關(guān)電特性 是否符合要求。為達(dá)到上述目的，本發(fā)明提供一種測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié) 構(gòu)，用于測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器存儲(chǔ)陣列中各個(gè)靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流， 其中，任意一個(gè)所述靜態(tài)隨機(jī)存儲(chǔ)器中的相鄰晶體管串聯(lián)在一起，所述晶體 管的柵極連接在一起并構(gòu)成第一端子，所述晶體管未串聯(lián)的源/漏端分別連出 構(gòu)成第二以及第三端子，P型阱區(qū)連出構(gòu)成第四端子，由所述第一至第四端 子形成一串聯(lián)的晶體管，其中，所述串聯(lián)的晶體管的工作電流即為待測(cè)量靜 態(tài)隨機(jī)存儲(chǔ)器的讀取電流。更詳細(xì)地說，所述相鄰晶體管為下拉晶體管(Pulldown transistor)以及讀取晶體管(Access transistor),且所述晶體管的柵極、所 述晶體管未串聯(lián)的源/漏端、以及P型阱區(qū)均通過接觸孔由金屬線連出。本發(fā)明還提供一種測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的方法，用于測(cè)量靜 態(tài)隨機(jī)存儲(chǔ)器存儲(chǔ)陣列中各個(gè)靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流，其中，任意一個(gè) 所述靜態(tài)隨機(jī)存儲(chǔ)器中的相鄰晶體管串聯(lián)在一起，所述晶體管的柵極連接在 一起并構(gòu)成第一端子，所述晶體管未串聯(lián)的源/漏端分別連出構(gòu)成第二以及第 三端子，P型阱區(qū)連出構(gòu)成第四端子，由所述第一至第四端子形成一串聯(lián)的 晶體管，其中，通過在所述串聯(lián)的晶體管的漏極與柵極力。工作電壓，來測(cè)試所述串聯(lián)的晶體管的工作電流，從而獲得待測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流。 本發(fā)明所述的測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)通過引出端子形成 串聯(lián)的晶體管，通過測(cè)量所述串聯(lián)的晶體管的工作電流，從而獲得SRAM存 儲(chǔ)單元的讀取電流值，并判斷SRAM存儲(chǔ)單元的相關(guān)電特性是否符合要求， 是一種簡(jiǎn)單而有效的設(shè)計(jì)方案。


通過以下對(duì)本發(fā)明的一個(gè)較佳實(shí)施例結(jié)合其附圖的描述，可以進(jìn)一步理 解其發(fā)明的目的、具體結(jié)構(gòu)特征和優(yōu)點(diǎn)。其中，附圖為圖1為本發(fā)明的測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)的一個(gè)較佳實(shí)施 例的示意圖。
具體實(shí)施方式
以下根據(jù)結(jié)合附圖，具體說明本發(fā)明的一個(gè)4交佳實(shí)施方式。 圖1為本發(fā)明的測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)的一個(gè)較佳實(shí)施 例的示意圖。如圖所示，本發(fā)明的測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)1 用于測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器(Static Random Access Memory, SRAM)存儲(chǔ)陣列中 各個(gè)SRAM單元10的讀取電流。需要說明的是，為了清楚地顯示本發(fā)明的 測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)，在圖1中僅畫出1個(gè)完整的SRAM 存儲(chǔ)單元10，但本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)知曉將本發(fā)明的結(jié)構(gòu)可以用于多個(gè) SRAM存儲(chǔ)單元組成的存儲(chǔ)陣列，僅需在任一個(gè)SRAM存儲(chǔ)單元上建立本發(fā)
明所述的結(jié)構(gòu)或者應(yīng)用本發(fā)明所述的方法即可。所述SRAM存儲(chǔ)單元10中的相鄰晶體管串聯(lián)在一起，所述晶體管的柵 極連接在一起并構(gòu)成第一端子，所述晶體管未串聯(lián)的源端以及漏端分別連出 構(gòu)成第二端子以及第三端子，P型阱區(qū)連出構(gòu)成第四端子(未圖示)，由所述 第一至第四端子形成一串聯(lián)的晶體管，其中，所述串聯(lián)的晶體管的工作電流 即為待測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流。此外，所述晶體管的柵極、所述晶 體管未串聯(lián)的源/漏端、以及P型阱區(qū)均通過接觸孔20由金屬線30連出。在實(shí)際設(shè)計(jì)測(cè)試時(shí)，首先，提供SRAM存儲(chǔ)單元常態(tài)工作條件，接著， 測(cè)量所述串聯(lián)的晶體管的工作電流，即獲得所述SRAM存儲(chǔ)單元的讀取電 流，從而判斷所述SRAM存儲(chǔ)單元的相關(guān)電特性是否符合要求。綜上所述，本發(fā)明提供了一種測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)以 及方法，其通過測(cè)量串聯(lián)的晶體管的工作電流，從而判斷待測(cè)SRAM存儲(chǔ)單 元的讀取電流是否符合要求，是一種簡(jiǎn)單而有效的設(shè)計(jì)方案。需要特別說明的是，本發(fā)明的測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)以 及方法不局限于上述實(shí)施例中所限定步驟執(zhí)行順序，盡管參照較佳實(shí)施例對(duì) 本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本發(fā)明 進(jìn)行修改或者等同替換，而不脫離本發(fā)明的精神和范圍，其均應(yīng)涵蓋在本 發(fā)明的權(quán)利要求范圍當(dāng)中。
權(quán)利要求
1、一種測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)，用于測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器存儲(chǔ)陣列中各個(gè)靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流，其特征在于，任意一個(gè)所述靜態(tài)隨機(jī)存儲(chǔ)器中的相鄰晶體管串聯(lián)在一起，所述晶體管的柵極連接在一起并構(gòu)成第一端子，所述晶體管未串聯(lián)的源/漏端分別連出構(gòu)成第二以及第三端子，P型阱區(qū)連出構(gòu)成第四端子，由所述第一至第四端子形成一串聯(lián)的晶體管，其中，所述串聯(lián)的晶體管的工作電流即為待測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流。
2、 根據(jù)權(quán)利要求1所述的測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)，其特 征在于，所述相鄰晶體管為下拉晶體管以及讀取晶體管。
3、 根據(jù)權(quán)利要求1所述的測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)，其特 征在于，所述晶體管的柵極、所述晶體管未串聯(lián)的源/漏端、以及P型阱區(qū)均 通過接觸孔由金屬線連出。
4、 一種測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的方法，用于測(cè)量靜態(tài)隨機(jī)存儲(chǔ) 器存儲(chǔ)陣列中各個(gè)靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流，其中，任意一個(gè)所述靜態(tài)隨 機(jī)存儲(chǔ)器中的相鄰晶體管串聯(lián)在一起，所述晶體管的柵極連接在一起并構(gòu)成 第一端子，所述晶體管未串聯(lián)的源/漏端分別連出構(gòu)成第二以及第三端子，P 型阱區(qū)連出構(gòu)成第四端子，由所述第一至第四端子形成一串聯(lián)的晶體管，其 中，通過在所述串聯(lián)的晶體管的漏極與柵極加工作電壓，來測(cè)試所述串聯(lián)的 晶體管的工作電流，從而獲得待測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流。
5、 根據(jù)權(quán)利要求4所述的測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的方法，其特 征在于，所述相鄰晶體管為下拉晶體管以及讀取晶體管。
6、 根據(jù)權(quán)利要求4所述的測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的方法，其特 征在于，所述晶體管的柵極、所述晶體管未串聯(lián)的源/漏端、以及P型阱區(qū)均 通過接觸孔由金屬線連出。
全文摘要
本發(fā)明提供一種測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)以及方法，用于測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器存儲(chǔ)陣列中各個(gè)靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流，其中任意一個(gè)所述靜態(tài)隨機(jī)存儲(chǔ)器中的相鄰晶體管串聯(lián)在一起，所述晶體管的柵極連接在一起并構(gòu)成第一端子，所述晶體管未串聯(lián)的源/漏端分別連出構(gòu)成第二以及第三端子，P型阱區(qū)連出構(gòu)成第四端子，由所述第一至第四端子形成一串聯(lián)的晶體管，其中，所述串聯(lián)的晶體管的工作電流即為待測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流。通過本發(fā)明的測(cè)量靜態(tài)隨機(jī)存儲(chǔ)器的讀取電流的結(jié)構(gòu)以及方法，可以有效地測(cè)量并判斷SRAM單元的電特性是否符合要求，且具有簡(jiǎn)單易實(shí)現(xiàn)的優(yōu)點(diǎn)。
文檔編號(hào)G11C29/50GK101211668SQ20071017280
公開日2008年7月2日 申請(qǐng)日期2007年12月21日 優(yōu)先權(quán)日2007年12月21日
發(fā)明者劍 胡, 坡 黎 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司