專利名稱：：冗余位線修復(fù)的選擇方法及其裝置的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明關(guān)于一種冗余位線修復(fù)的選擇方法及其裝置，尤其指一種具有靈活性修復(fù)能力的冗余位線修復(fù)的選擇方法及其裝置。
背景技術(shù)：
：于制造出半導(dǎo)體存儲(chǔ)器裝置后，會(huì)進(jìn)行多種的測(cè)試來判斷其上的電路操作起來是否符合預(yù)期的規(guī)格，而每一測(cè)試中均會(huì)用到若干參數(shù)來檢查電路的特性以及工作。當(dāng)半導(dǎo)體存儲(chǔ)器內(nèi)某部份的正規(guī)存儲(chǔ)器單元被發(fā)現(xiàn)有缺陷，則此部分的存儲(chǔ)器單元會(huì)被冗余存儲(chǔ)器單元取代，使半導(dǎo)體存儲(chǔ)器裝置能夠繼續(xù)正常地運(yùn)作。換句話說，為修復(fù)缺陷，包含有可通過高能量光(如激光等)而熔斷的多個(gè)熔絲的冗余電路于制造時(shí)與半導(dǎo)體存儲(chǔ)器裝置的存儲(chǔ)器單元以及其電路裝置形成為一體。如圖1所示，美國專利公開第2005/0207244號(hào)專利(后稱，244號(hào)專利)公開一種具有冗余修復(fù)功能的半導(dǎo)體存儲(chǔ)器裝置1。該半導(dǎo)體存儲(chǔ)器裝置1包含有一正規(guī)單元陣列11、一冗余單元陣列12、一單元漏極選擇電路13、一行解碼器電路14、一缺陷單元區(qū)塊的行冗余選擇電路15、一鄰接單元區(qū)塊的行冗余選擇電路16以及一列解碼電路18。圖2為圖1中正規(guī)以及冗余單元陣列的電路圖，如圖所示正規(guī)單元陣列11具有16*8個(gè)存儲(chǔ)器單元晶體管，而其中的16個(gè)(ML0，MRO，ML1，MR1…ML7,MR7)接收字符線選擇信號(hào)WL1。電流經(jīng)由存儲(chǔ)器漏才及選擇晶體管MDSLO，MDSL1…MDSL7而提供給正頭見單元ll，數(shù)據(jù)信號(hào)經(jīng)由行開關(guān)晶體管MBLO，MBL1…MBL7而被讀出。在正規(guī)單元陣列11中，正規(guī)單元ML2，MR2,ML3，MR3以及其他位于同一行的正規(guī)單元組成一單元區(qū)塊110。同樣的，正規(guī)單元MLO，MRO,ML1，MR1以及其他位于同一行的正規(guī)單元組成另一單元區(qū)塊；正規(guī)單元ML4，MR4，ML5，MR5以及其他位于同一行的正規(guī)單元組成又一單元區(qū)塊；正規(guī)單元ML6，MR6，ML7，MR7以及其他位于同一行的正規(guī)單元組成再一單元區(qū)塊(圖未示出包含單元ML5,MR5，ML6,MR6，以及ML7的行)。冗余單元陣列12內(nèi)具有8*8個(gè)冗余單元，即冗余存儲(chǔ)器單元晶體管(冗余單元)，且其中的8個(gè)(RMLO，RMRO，RML1，RMRl...，RML3，RMR3)接收字符線選擇信號(hào)WL1。電流經(jīng)由存儲(chǔ)器漏極選擇晶體管RMDSLO，RMDSL1…RMDSL4而提供給冗余單元陣列l(wèi)2,數(shù)據(jù)信號(hào)經(jīng)由冗余行開關(guān)晶體管RMBLO,RMBL1…RMBL3而被讀出。在冗余單元陣列l(wèi)2中，冗余單元RMLO，RMRO，RML1，RMR1以及其他位于同一冗余行的冗余單元組成一第一冗余單元區(qū)塊120，用以取代正規(guī)單元陣列11中的缺陷單元區(qū)塊(如單元區(qū)塊110)。冗余單元RML2，RMR2，RML3，RMR3以及其他位于同一冗余行的冗余單元組成一第二冗余單元區(qū)塊121,用以取代與缺陷單元區(qū)塊鄰接的無缺陷單元區(qū)塊。舉例來說，若單元區(qū)塊110有缺陷，則冗余單元區(qū)塊121中的存儲(chǔ)器單元會(huì)被用來取代與其鄰接的半個(gè)區(qū)塊111(位于單元區(qū)塊110的左側(cè))、與其鄰接的半個(gè)區(qū)塊112(位于單元區(qū)塊110的右側(cè))或與其鄰接的半個(gè)區(qū)塊lll、112。圖3為圖1中行冗余選擇電路15的電路圖，如圖所示該行冗余選擇電路15產(chǎn)生行選擇信號(hào)RYO以及RY1并提供給該第一冗余單元區(qū)塊120。缺陷單元區(qū)塊的行冗余選擇電路15包含三組可編程熔絲電路150-152、二組地址選擇電路153、154以及一地址解碼電3各155?？删幊倘劢z電3各150會(huì)產(chǎn)生一冗余啟用信號(hào)FMAIN,當(dāng)需要進(jìn)行冗余修復(fù)時(shí)，其會(huì)被編程為高邏輯電平，而不需要進(jìn)行冗余修復(fù)時(shí)，其會(huì)被編程為低邏輯電平。當(dāng)需要進(jìn)行冗余修復(fù)時(shí)，可編程熔絲電路151、152會(huì)記錄缺陷單元區(qū)塊的地址?？删幊倘劢z電路151、152具有相同的電路結(jié)構(gòu)，均包含有一電阻以及一熔絲。在可編程熔絲電路150中，舉例來說，電阻R50的一端與電源端Vcc連接，另一端與熔絲F50的一端連接，而熔絲F50的另一端則接地。冗余啟用信號(hào)FMAIN自電阻R50與熔絲F50的連接端點(diǎn)而輸出?？删幊倘劢z地址信號(hào)FY2自可編程熔絲電路151的電阻(圖未示出)與熔絲(圖未示出)的連接端點(diǎn)而輸出；而另一可編程熔絲地址信號(hào)FY3自可編程熔絲電路152的電阻(圖未示出)與熔絲(圖未示出)的連接端點(diǎn)而輸出。地址選擇電路153、154為相同的電i各結(jié)構(gòu)，即異或非門(EXNOR)，均包含有一對(duì)反相器150、151以及一對(duì)MOS開關(guān)M50、M51。各地址選擇電路153(154)將一地址位AY2(AY3)以及一可編程熔絲地址信號(hào)FY2(FY3)進(jìn)行比較，并產(chǎn)生一冗余行地址信號(hào)FA2(FA3)。若地址位AY2(AY3)以及可編程熔絲地址信號(hào)FY2(FY3)為相同的邏輯電平時(shí)，則冗余行地址信號(hào)FA2(FA3)為高電平；反之，則為低電平。因此，只有在地址位AY2(AY3)以及可編程熔絲地址信號(hào)FY2(FY3)為相同的邏輯電平時(shí)，行選擇信號(hào)RYO或RY1會(huì)被致動(dòng)到高電平，以開始進(jìn)行位線冗余修復(fù)。而冗余啟用信號(hào)FMAIN根據(jù)圖3的缺陷單元區(qū)塊的行冗余選擇電路15而成為高邏輯電平。圖4(a)為圖3缺陷單元區(qū)塊的行冗余選擇電路15的電路方塊圖，圖4(b)為圖1鄰接單元區(qū)塊的行冗余選擇電路16的電路概要圖，如圖所示鄰接單元區(qū)塊的行冗余選擇電路16包含有可編程熔絲電路156、157、鄰接地址產(chǎn)生電路160、161、162、163、164、165、；也址選擇電3各166、167、168、169、170、171以及地址解碼電3各172、173。可編程熔絲電3各156、鄰4妻地址產(chǎn)生電路160、161、162、地址選擇電3各166、167、168、以及地址解碼電3各172組成一上部行冗余選擇電路174;可編程熔絲電路157、鄰接地址產(chǎn)生電路163、164、165、地址選擇電路169、170、171、以及地址解碼電路173組成一下部行冗余選擇電路175。上部與下部行冗余選4奪電路174、175產(chǎn)生一上部冗余行選擇信號(hào)RYU以及一下部冗余行選擇信號(hào)RYD，分別用以選擇冗余單元區(qū)塊的左半部或右半部來取代正規(guī)鄰接半?yún)^(qū)塊112、111。為達(dá)到取代缺陷單元區(qū)塊IIO及其相鄰二半?yún)^(qū)塊111、112的目的，缺陷單元區(qū)塊的行冗余選擇電路15及鄰接單元區(qū)塊的行冗余選擇電路16就是必要的。即，9條熔絲(缺陷單元區(qū)塊的行冗余選擇電路15、上部行冗余選擇電路174以及下部行冗余選擇電路175中各有3條)被用來實(shí)現(xiàn)位線冗余修復(fù)。故于半導(dǎo)體裝置中，熔絲會(huì)占據(jù)很大的面積，尤其是NAND(與非)型的閃速存儲(chǔ)器，需要更多的冗余電路(大約1°/。-2%的冗余位線)來維持存儲(chǔ)器的良率。有鑒于上述缺憾，本發(fā)明人有感其未至臻完善，遂竭盡心智，悉心研究克服，憑從事該項(xiàng)產(chǎn)業(yè)多年的經(jīng)驗(yàn)累積，進(jìn)而研發(fā)出一種冗余位線修復(fù)的選擇方法及其裝置，以達(dá)到減少熔絲占用面積以及激光修復(fù)操作時(shí)間的功效者。
發(fā)明內(nèi)容于是，本發(fā)明的一目的，即在于提供一種冗余位線修復(fù)的選擇方法及其裝置，利用數(shù)量較少的熔絲來產(chǎn)生一代碼，用以選擇多個(gè)冗余區(qū)塊來取代其對(duì)應(yīng)的存儲(chǔ)器區(qū)塊，以達(dá)到減少熔絲占用面積以及激光修復(fù)操作時(shí)間的功效者。本發(fā)明的一目的，即在于提供一種冗余位線修復(fù)的選擇方法及其裝置，利用一由存儲(chǔ)器區(qū)塊的多個(gè)熔絲狀態(tài)以及邏輯地址所產(chǎn)生的代碼來完成有靈活性的位線冗余修復(fù)。為達(dá)上述目的，本發(fā)明的技術(shù)實(shí)現(xiàn)如下一種冗余位線修復(fù)的選擇方法，該方法包含下列步驟于正規(guī)單元陣列中提供多個(gè)存儲(chǔ)器區(qū)塊的邏輯地址；產(chǎn)生多個(gè)附加熔絲信號(hào)；根據(jù)該各熔絲信號(hào)的狀態(tài)產(chǎn)生一代碼，且該代碼對(duì)應(yīng)于該存儲(chǔ)器區(qū)塊的缺陷狀態(tài)；以及根據(jù)該代碼于冗余單元陣列中選擇出多個(gè)冗余區(qū)塊來取代該存儲(chǔ)器區(qū)塊。該裝置包含一冗余修復(fù)啟用電路，用以根據(jù)該存儲(chǔ)器區(qū)塊的邏輯地址產(chǎn)生一冗余啟用信號(hào)；一控制熔絲電路，用以傳送一對(duì)應(yīng)于該存儲(chǔ)器區(qū)塊缺陷狀態(tài)的代碼；以及一冗余解碼器電路，接收該冗余啟用信號(hào)以及根據(jù)該代碼來使冗余區(qū)塊取代該正規(guī)單元陣列中的存儲(chǔ)器區(qū)塊。本發(fā)明還公開一種執(zhí)行冗余位線修復(fù)選擇方法的裝置，該裝置包含有一冗余修復(fù)啟用電路、一控制熔絲電路以及一冗余解碼電路。該冗余修復(fù)啟用電路根據(jù)存儲(chǔ)器區(qū)塊的邏輯地址產(chǎn)生一冗余啟用信號(hào)，該控制熔絲電路傳遞一對(duì)應(yīng)存儲(chǔ)器區(qū)塊的缺陷狀態(tài)的代碼，而冗余解碼電路接收該冗余啟用信號(hào)以及該代碼來產(chǎn)生多個(gè)冗余選擇信號(hào)，用以于冗余單元陣列中選出多個(gè)冗余區(qū)塊來取代正規(guī)單元陣列中的多個(gè)存儲(chǔ)器區(qū)塊。存儲(chǔ)器區(qū)塊的實(shí)際地址以及邏輯地址互為不相同。在位線冗余修復(fù)期間，被取代的存儲(chǔ)器區(qū)塊為正常的或是有缺陷的。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。圖1為公知具有冗余修復(fù)半導(dǎo)體存儲(chǔ)器裝置的電路方塊圖。圖2為圖1中正規(guī)單元陣列與冗余單元陣列的電路圖。圖3為圖1中缺陷單元區(qū)塊行冗余選擇電路的電路圖。圖4(a)為圖3中缺陷單元區(qū)塊的行冗余選擇電路的電路方塊圖。圖4(b)為圖3中鄰接單元區(qū)塊的行冗余選擇電路的電路方塊圖。圖5(a)為本發(fā)明半導(dǎo)體存儲(chǔ)器裝置執(zhí)行冗余位線修復(fù)的功能方塊圖。圖5(b)為圖5(a)中半導(dǎo)體存儲(chǔ)器裝置的另一實(shí)施例圖。圖5(c)為圖5(a)中半導(dǎo)體存儲(chǔ)器裝置的又一實(shí)施例圖。圖6為本發(fā)明第一實(shí)施例與第二實(shí)施例的行冗余選擇電路的電路方塊圖7(a)為本發(fā)明冗余啟用電路的實(shí)施例圖。圖7(b)為本發(fā)明啟用熔絲電路的實(shí)施例圖。圖7(c)為本發(fā)明熔絲狀態(tài)電路的實(shí)施例圖。圖8為本發(fā)明熔絲指示電路的實(shí)施例圖。圖9(a)為本發(fā)明6組第一編碼電路的實(shí)施例圖。圖9(b)為本發(fā)明反相器電路的實(shí)施例圖。圖9(c)為本發(fā)明4組第二編碼電路的實(shí)施例圖。圖9(d)為本發(fā)明第三編碼電路的實(shí)施例圖。圖IO為本發(fā)明另一冗余啟用電路的實(shí)施例圖。圖11為本發(fā)明另一反相器電路的實(shí)施例圖。圖12為本發(fā)明4組第四編碼電路的實(shí)施例圖。圖13(a)-13(d)為本發(fā)明4組第五編碼電路的實(shí)施例圖。主要元件符號(hào)說明1半導(dǎo)體存儲(chǔ)器裝置11正規(guī)單元陣列110-112單元區(qū)塊12冗余單元陣列120-121冗余區(qū)塊13單元漏極選擇電路14行解碼器電路15缺陷單元區(qū)塊行冗余選擇電路150-152可編程熔絲電路153-154地址選4爭(zhēng)電路155地址解碼電路156-157可編程熔絲電^各16鄰接單元區(qū)塊行冗余選擇電路160-165鄰接地址產(chǎn)生電3各166-171地址選4奪電^各172-173地址解碼電路2半導(dǎo)體存儲(chǔ)器裝置2，半導(dǎo)體存儲(chǔ)器裝置21正規(guī)單元陣列21，正規(guī)單元陣列211-214存儲(chǔ)器區(qū)塊211，-218，存儲(chǔ)器區(qū)塊22冗余單元陣列22，冗余單元陣列221-224冗余區(qū)塊221'-224'冗余區(qū)塊23頁緩沖器陣列24冗余頁緩沖器陣列25行解碼器電3各26行冗余選擇電路261冗余修復(fù)啟用電路261，冗余^^復(fù)啟用電路261a冗余啟用電3各261a'冗余啟用電路261b熔絲啟用電路261b'熔絲啟用電3各26lc熔絲狀態(tài)電3各261c，熔絲狀態(tài)電路262控制熔絲電路262'控制熔絲電3各262"熔絲指示電路263冗余解碼電路263，冗余解碼電路263a-263i編石馬電3各263a，編石馬電3各263b，反相器電路具體實(shí)施例方式圖5(a)為本發(fā)明半導(dǎo)體存儲(chǔ)器裝置2執(zhí)行冗余位線修復(fù)的功能方塊圖，圖5(b)為圖5(a)中半導(dǎo)體存儲(chǔ)器裝置2的另一實(shí)施例圖。半導(dǎo)體存儲(chǔ)器裝置2(于本實(shí)施例中為一NAND(與非)閃速存儲(chǔ)器裝置)包含有一正規(guī)單元陣列21、一冗余單元陣列22、一頁緩沖器陣列23、一冗余頁緩沖器陣列24、一行解碼電路25以及一行冗余選擇電路26。頁緩沖器陣列23包含有多個(gè)頁緩沖器PB，用以作為正規(guī)單元陣列21中存儲(chǔ)器區(qū)塊211-n4的讀取/寫入接口，而存儲(chǔ)器區(qū)塊211-214內(nèi)含有與正規(guī)單元陣列21中存儲(chǔ)器單元(圖未示出)相關(guān)聯(lián)的存儲(chǔ)器單元。冗余頁緩沖器陣列24包含有多個(gè)冗余頁緩沖器RPB，用以作為冗余單元陣列22中存儲(chǔ)器區(qū)塊221-224的讀取/寫入接口，而存儲(chǔ)器區(qū)塊221-224內(nèi)含有冗余單元(圖未示出)。行解碼電路25會(huì)產(chǎn)生多個(gè)行選擇信號(hào)Y[O]-Y[N],即非常類似圖2中的行選擇信號(hào)RYO以及RY1。各行選擇信號(hào)Y[O]-Y[N]會(huì)分別被對(duì)應(yīng)傳送到多個(gè)位開關(guān)晶體管BST的控制極端，即非常類似圖2中的行開關(guān)晶體管MBLO,MBL1…MBL7，用以在冗余單元陣列22中選出對(duì)應(yīng)的冗余區(qū)塊來取代存儲(chǔ)器區(qū)塊211-214。行冗余選擇電路26會(huì)產(chǎn)生多個(gè)冗余選擇信號(hào)RY[O]-RY[M]，即非常類似圖2中的行選擇信號(hào)RYO以及RYl,并產(chǎn)生上部/下部冗余行選擇信號(hào)RYU、RYD,使的與冗余位開關(guān)晶體管的控制極端連接，以開始進(jìn)行位線冗余修復(fù)。一數(shù)據(jù)線DL以及一冗余數(shù)據(jù)線RDL分別與位開關(guān)晶體管BST以及冗余位開關(guān)晶體管RBST相連接，用以于位線冗余修復(fù)期間傳遞數(shù)據(jù)。圖5(b)中僅僅公開4組存儲(chǔ)器區(qū)塊211-214、4組冗余區(qū)塊221-224、及其分別對(duì)應(yīng)的頁緩沖器PB與冗余頁緩沖器RPB。在目前的實(shí)施例中，各存儲(chǔ)器區(qū)塊包含有2條位線BL(在NAND閃速存儲(chǔ)器裝置中，一條為遮蔽位線，用以提供遮蔽的目的)。所有的位線均具有從BL[O]到BL[7]的實(shí)際地址以及2,0,1,3的邏輯地址，其中一邏輯地址即代表一存儲(chǔ)器區(qū)塊中的2條位線。此外，冗余區(qū)塊221-224還具有與存儲(chǔ)器區(qū)塊211-214相同的特征。圖5(c)為圖5(a)中半導(dǎo)體存儲(chǔ)器裝置2的又一實(shí)施例圖，該半導(dǎo)體存儲(chǔ)器裝置2'非常類似半導(dǎo)體存儲(chǔ)器裝置2。半導(dǎo)體存儲(chǔ)器裝置2，包含有一正規(guī)單元陣列21，、一冗余單元陣列22，、一頁緩沖器陣列(圖未示出)以及一冗余頁緩沖器陣列24(圖未示出)。正規(guī)單元陣列21，接收行選擇信號(hào)Y-Y[7]，用以于存儲(chǔ)器區(qū)塊211'-218，中選出部分來被取代。該冗余單元陣列22，接收冗余選擇信號(hào)RY-RY[3],用以于冗余單元陣列22'中選出部分的冗余存儲(chǔ)器區(qū)塊221，-224，來取代其對(duì)應(yīng)的正規(guī)單元陣列21，中的存儲(chǔ)器區(qū)塊。圖5(c)中僅僅公開8組存儲(chǔ)器區(qū)塊211'-218，以及4組冗余區(qū)塊221'-224，，此外，圖5(c)中的半導(dǎo)體存儲(chǔ)器裝置2，可被認(rèn)定為圖5(b)中半導(dǎo)體存儲(chǔ)器裝置2的延伸。圖6為圖5(b)應(yīng)用于本發(fā)明半導(dǎo)體存儲(chǔ)器裝置2的行冗余選擇電路26的第一實(shí)施例圖，如圖所示行冗余選擇電路26包含有一冗余修復(fù)啟用電路261,跟據(jù)存儲(chǔ)器區(qū)塊的邏輯地址ADD1來產(chǎn)生一冗余啟用信號(hào)RED;—控制熔絲電路262,傳遞一對(duì)應(yīng)存儲(chǔ)器區(qū)塊的缺陷狀態(tài)的代碼；以及一冗余解碼電路263，接收該冗余啟用信號(hào)RED、邏輯地址ADD2以及該代碼來產(chǎn)生多個(gè)冗余選擇信號(hào)RY，用以于冗余單元陣列22中選出多個(gè)冗余區(qū)塊來取代正規(guī)單元陣列21中的多個(gè)存儲(chǔ)器區(qū)塊。于本實(shí)施例中，冗余修復(fù)啟用電路261包含有一冗余啟用電路261a(參閱圖7(a))、一啟用熔絲電路261b(參閱圖7(b))以及3組熔絲狀態(tài)電路261c(參閱圖7(c))。啟用熔絲電路261b包含有串接的電阻Rl與熔絲Fl,且電阻Rl與熔絲Fl配置于電源供電端Vcc與接地端之間，以產(chǎn)生一啟用熔絲信號(hào)EN。熔絲狀態(tài)電路261c包含有串接的電阻R與熔絲F，且電阻R與熔絲F配置于電源供電端Vcc與接地端之間，以產(chǎn)生一熔絲狀態(tài)信號(hào)FA。因此，3組熔絲狀態(tài)電路261c產(chǎn)生3組熔絲狀態(tài)信號(hào)FA[2]-FA[4]。冗余啟用電路261a接收啟用熔絲信號(hào)EN、3組熔絲狀態(tài)信號(hào)FA[2]-FA[4]以及存^f諸器區(qū)塊中邏輯地址(如圖6中的ADD1)的3個(gè)位A[2]-A[4]。當(dāng)位A[2]等于熔絲狀態(tài)信號(hào)A[2]、位A[3]等于熔絲狀態(tài)信號(hào)A[3]且位A[4]等于熔絲狀態(tài)信號(hào)A[4]時(shí)，邏輯門EQ1、EQ2與EQ3均會(huì)輸出為邏輯1的信號(hào)。此時(shí)若啟用熔絲信號(hào)EN啟動(dòng)，則冗余啟用信號(hào)也會(huì)因此被產(chǎn)生出來。控制熔絲電路262包含有如圖8所示的3組熔絲指示電路262',熔絲指示電路262'包含有串接的電阻FSR與熔絲FSF，且電阻FSR與熔絲FSF配置于電源供電端Vcc與接地端之間，以產(chǎn)生一附加熔絲信號(hào)FS。因此，3組熔絲指示電路262，產(chǎn)生3組附加熔絲信號(hào)FS-FS[2]。冗余解碼電路263包含6組第一編碼電路263a(如圖9(a)所示)、4組第二編碼電路263c(如圖9(c)所示)以及一第三編碼電路(如圖9(d)所示)。該6組第一編碼電路263a根據(jù)3組附加熔絲信號(hào)FS-FS[2]以及由圖9(b)中反相器電路263b產(chǎn)生的3組反相附加熔絲信號(hào)FSN-FS[2]N來產(chǎn)生6組第一信號(hào)F-F[5]。該4組第二編碼電路263c根據(jù)3組附加熔絲信號(hào)FS-FS[2]、冗余啟用信號(hào)RED以及存儲(chǔ)器區(qū)塊邏輯地址的二位A[O]、A[l]來產(chǎn)生冗余選擇信號(hào)RY-RY[3]。該第三編碼電路263d根據(jù)冗余選擇信號(hào)RY-RY[3]來產(chǎn)生一行禁用信號(hào)DISY。該冗余解碼電路263更包含5組反相器IN8-IN9以及IN21-IN23，用以將3組附加炫絲信號(hào)FS-FS[2]以及圖9(b)中存儲(chǔ)器區(qū)塊邏輯地址的二位A[O]、A[l]反相。下方的表1公開存儲(chǔ)器區(qū)塊的6種缺陷狀態(tài)DT1-DT6及其對(duì)應(yīng)的附加熔絲信號(hào)FS-FS[2](本發(fā)明第一實(shí)施例中行選擇電路26的操作過程)。參閱圖5(b)以及表1,以DTI的例子來說，鄰接存儲(chǔ)器區(qū)塊211、212(即表1中被框起來的部份，其邏輯地址分別為2與0,其實(shí)際地址分別為BL與BL[2])會(huì)被其對(duì)應(yīng)的冗余區(qū)塊221、222所取代。于NAND閃速存儲(chǔ)器的應(yīng)用中，存儲(chǔ)器區(qū)塊(如存儲(chǔ)器區(qū)塊211)中的一條位線通常被用來作為遮蔽位線，且由其對(duì)應(yīng)的頁緩沖器所選出，本發(fā)明實(shí)施例中的位線BL[l]、BL[3]即為遮蔽位線。然，于其他半導(dǎo)體存儲(chǔ)器的應(yīng)用中，一個(gè)存儲(chǔ)器區(qū)塊內(nèi)可能僅含有一條位線，故于本發(fā)明的實(shí)施例中，存儲(chǔ)器區(qū)塊211與212可被視為互相鄰接。以DT2的例子來說，鄰接存儲(chǔ)器區(qū)塊213、214會(huì)被取代；以DT4的例子來說，鄰接存儲(chǔ)器區(qū)塊211、213會(huì)被取代；以DT6的例子來說，鄰接存儲(chǔ)器區(qū)塊211-214會(huì)被取代。行FS[n]代表第一信號(hào)F-F[5],其各顯示為高邏輯電平，且經(jīng)由圖9(a)中6組第一編碼電路263a的3組附加熔絲信號(hào)FS-FS[2]來產(chǎn)生。表1<table>tableseeoriginaldocumentpage13</column></row><table>本發(fā)明第一實(shí)施例中的冗余位線修復(fù)的選擇方法，將于下方伴隨著圖5(b)、第7(a)-7(c)圖以及表1中的DT4加以詳加描述，即存儲(chǔ)器區(qū)塊211-213會(huì)被取代。首先，于正規(guī)單元陣列21中提供存儲(chǔ)器區(qū)塊211-213的3組邏輯地址(2，0，1)，存儲(chǔ)器區(qū)塊211的邏輯地址(即2)會(huì)提供A=0與A[l]=l的位值，存儲(chǔ)器區(qū)塊212的邏輯地址(即O)會(huì)提供A=0與A[1]=0的位值，而存儲(chǔ)器區(qū)塊213的邏輯地址(即1)會(huì)提供A4與A[1]=0的位值。其中，A[O]與A[l]為任一存儲(chǔ)器區(qū)塊中邏輯地址的至少2個(gè)位。其次，3組附加熔絲信號(hào)FS-FS[2]通過圖8中的3組熔絲指示電路262'所產(chǎn)生；其中，3組附加熔絲信號(hào)FS[O]、FS[1]以及FS[2]分別為l(高電平)、l(高電平)以及O(低電平)。再者，根據(jù)3組附加熔絲信號(hào)FS[O]-FS[2]產(chǎn)生一代碼(明顯的，表1中3組附加熔絲信號(hào)FS-FS[2]的組合會(huì)對(duì)應(yīng)于一特定的代碼來區(qū)分缺陷狀態(tài))，且該代碼會(huì)對(duì)應(yīng)于存儲(chǔ)器區(qū)塊211-213的缺陷狀態(tài)(DT4)。最后，冗余單元陣列22中的3組冗余區(qū)塊221-223會(huì)根據(jù)該代碼被選擇出來，用以取代正規(guī)單元陣列21中的存儲(chǔ)器區(qū)塊211-213。此選擇冗余區(qū)塊221-223的過程將于下詳述。若圖7(b)中的啟用熔絲信號(hào)EN祐:設(shè)定為高邏輯電平且位值A(chǔ)[2]-A[4]的邏輯狀態(tài)又分別與3組熔絲狀態(tài)信號(hào)FA[2]-FA[4]相同時(shí)，則圖7(a)中的冗余啟用信號(hào)RED為高邏輯電平。存儲(chǔ)器區(qū)塊211具有"2"的邏輯地址以及A=0與A[l]-l的位值。參閱圖9(c)中具有冗余選擇信號(hào)RY。]輸出的第二編碼電路263c，NOR(或非)門N0R4的輸出會(huì)因?yàn)榈谝恍盘?hào)F[3](參閱表l與圖9(a))為高邏輯電平的關(guān)系而成為低邏輯電平，且反相器IN14的輸出為高邏輯電平，更會(huì)令信號(hào)RED-1(高邏輯電平)、A[l]-l(高邏輯電平)以及AN-1(高邏輯電平)。據(jù)此，冗余選擇信號(hào)RY[2]會(huì)成為高邏輯電平，因此，冗余區(qū)塊221會(huì)被冗余選擇信號(hào)RY[2]選擇出來，用以取代存儲(chǔ)器區(qū)塊211。存儲(chǔ)器區(qū)塊212具有"0"的邏輯地址以及A=0與A[1]=0的位值。具有冗余選擇信號(hào)RY[O]輸出的第二編碼電路263c，N0R(或非)門N0R2的輸出會(huì)因?yàn)榈谝恍盘?hào)F[3](參閱表1與圖9(a))為高邏輯電平的關(guān)系而成為低邏輯電平，且反相器IN10的輸出為高邏輯電平，更會(huì)令信號(hào)RED-1(高邏輯電平)、A[1]N4(高邏輯電平)以及AN-1(高邏輯電平)。據(jù)此，冗余選擇信號(hào)RY[O]會(huì)成為高邏輯電平，因此，冗余區(qū)塊222會(huì)被冗余選擇信號(hào)RY[O]選擇出來，用以取代存儲(chǔ)器區(qū)塊212。存儲(chǔ)器區(qū)塊213具有'T，的邏輯地址以及A=1與A[1]=0的位值。具有冗余選擇信號(hào)RY['O]輸出的第二編碼電路263c，N0R(或非)門N0R3的輸出會(huì)因?yàn)榈谝恍盘?hào)F[3](參閱表1與圖9(a))為高邏輯電平與反相器IN12的輸出為高邏輯電平的關(guān)系而成為低邏輯電平，更會(huì)令信號(hào)RED4(高邏輯電平)、A[1]N-1(高邏輯電平)以及A-1(高邏輯電平)。據(jù)此，冗余選擇信號(hào)RY[1]會(huì)成為高邏輯電平，因此，冗余區(qū)塊223會(huì)被冗余選擇信號(hào)RY[1]選擇出來，用以取代存儲(chǔ)器區(qū)塊213。然，存儲(chǔ)器區(qū)塊214具有，，3"的邏輯地址以及A=1與A[l]=l的位值。具有冗余選擇信號(hào)RY[3]輸出的第二編碼電路263c,N0R(或非)門N0R5的輸出會(huì)因?yàn)榈谝恍盘?hào)F[l]、F[4]、F[5](參閱表l與圖9(a))為低邏輯電平的關(guān)系而成為高邏輯電平，且反相器IN16的輸出為低邏輯電平。據(jù)此，冗余選擇信出來取代存儲(chǔ)器區(qū)塊214。表l中DT6(存儲(chǔ)器區(qū)塊211-214被取代)的操作過程將于下詳述。首先，于正規(guī)單元陣列中提供存儲(chǔ)器區(qū)塊211-214的4組邏輯地址(2，0，1，3)，存儲(chǔ)器區(qū)塊211的邏輯地址(即2)會(huì)提供A=0與A[l]=l的位值，存儲(chǔ)器區(qū)塊212的邏輯地址(即O)會(huì)提供A[O]-O與A[l]—的位值，存儲(chǔ)器區(qū)塊213的邏輯地址(即l)會(huì)提供A=1與A[1]=0的位值，且存儲(chǔ)器區(qū)塊214的邏輯地址(即3)會(huì)提供A=1與A[l]=l的位值。其次，3組附加熔絲信號(hào)FS-FS[2]通過圖8中的3組熔絲指示電路262'所產(chǎn)生；其中，3組附加熔絲信號(hào)FS[O]、FS[1]以及FS[2]分別為l(高電平)、O(低電平)以及l(fā)(高電平)。再者，根據(jù)3組附加熔絲信號(hào)FS-FS[2]產(chǎn)生一代碼，且該代碼會(huì)對(duì)應(yīng)于存儲(chǔ)器區(qū)塊211-214的缺陷狀態(tài)(DT6)。最后，冗余單元陣列22中的3組冗余區(qū)塊221-224會(huì)根據(jù)該代碼被選擇出來，用以取代正規(guī)單元陣列21中的存儲(chǔ)器區(qū)塊211-214。此選擇冗余區(qū)塊221-223的過程將于下詳述。若圖7(b)中的啟用熔絲信號(hào)EN被設(shè)定為高邏輯電平且位值A(chǔ)[2]-A[4]的邏輯狀態(tài)又分別與3組熔絲狀態(tài)信號(hào)FA[2]-FA[4]相同時(shí)，則圖7(a)中的冗余啟用信號(hào)RED為高邏輯電平。存儲(chǔ)器區(qū)塊211具有"2"的邏輯地址以及A=0與A[l]=l的位值。參閱圖9(c)中具有冗余選擇信號(hào)RY[2]輸出的第二編碼電路263c，NOR(或非)門N0R4的輸出會(huì)因?yàn)榈谝恍盘?hào)F[5](參閱表1與圖9(a))為高邏輯電平的關(guān)系而成為低邏輯電平，且反相器IN14的輸出為高邏輯電平，更會(huì)令信號(hào)RED4(高邏輯電平)、A[l]^l(高邏輯電平)以及AN4(高邏輯電平)。據(jù)此，冗余選擇信號(hào)RY[2]會(huì)成為高邏輯電平，因此/冗余區(qū)塊221會(huì)被冗余選擇信號(hào)RY[2]選擇出來，用以取代存儲(chǔ)器區(qū)塊211。存儲(chǔ)器區(qū)塊212具有"0"的邏輯地址以及A=0與A[1]=0的位值。參閱圖9(c)中具有冗余選擇信號(hào)RY[O]輸出的第二編碼電路263c,N0R(或非)門N0R2的輸出會(huì)因?yàn)榈谝恍盘?hào)F[5](參閱表1與圖9(a))為高邏輯電平的關(guān)系而成為低邏輯電平，且反相器IN10的輸出為高邏輯電平，更會(huì)令信號(hào)RED-1(高邏輯電平)、A[1]N-1(高邏輯電平)以及AN-1(高邏輯電平)。據(jù)此，冗余選擇信號(hào)RY[O]會(huì)成為高邏輯電平，因此，冗余區(qū)塊222會(huì)被冗余選擇信號(hào)RY[O]選擇出來，用以取代存儲(chǔ)器區(qū)塊212。存儲(chǔ)器區(qū)塊213具有'T，的邏輯地址以及A4與A[l]4的位值。參閱圖9(c)中具有冗余選擇信號(hào)RY[l]輸出的第二編碼電路263c,N0R(或非)門N0R3的輸出會(huì)因?yàn)榈谝恍盘?hào)F[5](參閱表l與圖9(a))為高邏輯電平的關(guān)系而成為低邏輯電平，且反相器IN12的輸出為高邏輯電平，更會(huì)令信號(hào)RED4(高邏輯電平)、A[1]N-1(高邏輯電平)以及A-1(高邏輯電平)。據(jù)此，冗余選擇信號(hào)RY[1]會(huì)成為高邏輯電平，因此，冗余區(qū)塊223會(huì)被冗余選擇信號(hào)RY[2]選擇出來，用以取代存儲(chǔ)器區(qū)塊213。存儲(chǔ)器區(qū)塊214具有，，3"的邏輯地址以及A=1與A[l]=l的位值。參閱圖9(c)中具有冗余選擇信號(hào)RY[3]輸出的第二編碼電路263c，NOR(或非)門N0R5的輸出會(huì)因?yàn)榈谝恍盘?hào)F[5](參閱表1與圖9(a))為高邏輯電平的關(guān)系而成為低邏輯電平，且反相器IN16的輸出為高邏輯電平，更會(huì)令信號(hào)RED^(高邏輯電平)、A[l]4(高邏輯電平)以及A[o:hl(高邏輯電平)。據(jù)此，冗余選擇信號(hào)RY[3]會(huì)成為高邏輯電平，因此，冗余區(qū)塊224會(huì)被冗余選擇信號(hào)RY[3]選擇出來，用以取代存儲(chǔ)器區(qū)塊214。對(duì)于表1中的其它例子(DT1-DT3與DT5)來說，其操作過程均非常類似上述DT4與DT6的操作，故不再重復(fù)贅述。根據(jù)表1以及圖5(b)所示，存儲(chǔ)器區(qū)塊存在著2個(gè)鄰接缺陷存儲(chǔ)器區(qū)塊(如DT1-DT3)、3個(gè)鄰接缺陷存儲(chǔ)器區(qū)塊(如DT4-DT5)或4個(gè)鄰接缺陷存儲(chǔ)器區(qū)塊(如DT6)時(shí)，都可以通過本發(fā)明第一實(shí)施例中具有少量熔絲的行冗余選擇電路26來取代的。參閱圖7(a),若EQ1、EQ2以及EQ3必須被使用到，則冗余會(huì)利用不同的A[2:4]來修復(fù)多條位線。因此，僅有7組熔絲會(huì)被使用到(圖7(b)中的4組熔絲以及圖8中的3組熔絲)，但，244號(hào)專利(參閱其第6A圖以及第6B圖)卻需要用到9組熔絲。據(jù)此，本發(fā)明于修復(fù)表1中的6種缺陷狀態(tài)將非常的具有靈活性。圖6中的行冗余選擇電路26，為本發(fā)明的第二實(shí)施例，其可應(yīng)用于圖5(c)中的半導(dǎo)體存儲(chǔ)器裝置2'。冗余修復(fù)啟用電路261，包含有261包含有一冗余啟用電路261a，(參閱圖10)、一啟用熔絲電路261b，(參閱圖7(b))以及3組熔絲狀態(tài)電路261c，(參閱圖7(c))。冗余啟用電路261a，接收啟用熔絲信號(hào)EN、3組熔絲狀態(tài)信號(hào)FA[2]-FA[4]、附加熔絲信號(hào)FS[3]以及存儲(chǔ)器區(qū)塊中邏輯地址(如圖6中的ADD1)的3個(gè)位A[2]-A[4]。與第7(a)類似，當(dāng)位A[2]等于熔絲狀態(tài)信號(hào)A[2]、位A[3]等于熔絲狀態(tài)信號(hào)A[3]且位A[4]等于熔絲狀態(tài)信號(hào)A[4]時(shí)，邏輯門EQ6、EQ8與EQ9均會(huì)輸出為邏輯1的信號(hào)。然而，對(duì)照?qǐng)D7(a),盡管EQ6門的輸出為邏輯0時(shí)，力口到NA15門一輸入的FS[3]會(huì)啟動(dòng)NA15門(圖6中并未顯示附加熔絲信號(hào)FS[3]的產(chǎn)生過程)。若啟用熔絲信號(hào)EN還同時(shí)被啟動(dòng)，冗余啟用信號(hào)RED則因此被產(chǎn)生出來。控制熔絲電路262'包含有如圖8所示的4組熔絲指示電路262，'，用以產(chǎn)生4組附加熔絲信號(hào)FS-FS[3]。冗余解碼電路263，包含6組第一編碼電路263a，(如圖9(a)所示)、4組第四編碼電路263e(如圖12所示)以及4組第五編碼電路263f-263i(如第圖13(a)-13(d)所示)。該6組第一編碼電路263a，根據(jù)3組附加熔絲信號(hào)FS-FS[2]以及由圖11中反相器電路263b，產(chǎn)生的3組反相附加熔絲信號(hào)FSN-FS[2]N來產(chǎn)生6組第一信號(hào)F-F[5]。該4組第四編碼電路263e根據(jù)存儲(chǔ)器區(qū)塊邏輯地址的二位A[O]、A[l]來產(chǎn)生第二信號(hào)B[n]N。該第五編碼電路263f-263i根據(jù)6組第一信號(hào)F-F[5]以及4組第二信號(hào)BN-B[3]N來產(chǎn)生冗余選擇信號(hào)RY-RY[3]。該冗余解碼電路263'更包含一第八編碼電路263d，(參閱圖9(d))，用以根據(jù)冗余選擇信號(hào)RY-RY[3]來產(chǎn)生行禁用信號(hào)DISY。此外，冗余解碼電路263'更包含7個(gè)反相器IN21-IN27，用以將4組附加熔絲信號(hào)F-F[3]以及存儲(chǔ)器區(qū)塊(參閱圖ll)邏輯地址的位值A(chǔ)-A[2]反相。下方的表2揭示存儲(chǔ)器區(qū)塊的16種缺陷狀態(tài)DT11-DT26以及其對(duì)應(yīng)的附加熔絲信號(hào)FS-FS[3](本發(fā)明第二實(shí)施例中行選擇電路26'的操作過程)。參閱圖5(c)以及表2，以DT11的例子來說，鄰接存儲(chǔ)器區(qū)塊215'、216，(即表2中被框起來的部份，其邏輯地址分別為2與0，其實(shí)際地址分別為BL[4]與BL[5])會(huì)被其對(duì)應(yīng)的冗余區(qū)塊221'、222，所取代。以DT16的例子來說，鄰接存儲(chǔ)器區(qū)塊215'-218，會(huì)被取代；以DT23的例子來說，二組分隔的鄰接存儲(chǔ)器區(qū)塊211'、212，與215'、216，會(huì)被取代；以DT24的例子來說，二組分隔的鄰接存儲(chǔ)器區(qū)塊213，、214，與217，、218，會(huì)被取代；以DT25的例子來說，二組分隔的鄰接存儲(chǔ)器區(qū)塊211'、212，與217'、218'會(huì)被取代；以DT26的例子來說，四組鄰接存儲(chǔ)器區(qū)塊213'-216，(橫跨A[2]4與A[2]-0的二存儲(chǔ)器區(qū)域)會(huì)被取代。行FS[n]代表第一信號(hào)F-F[5]，其各顯示為高邏輯電平，且經(jīng)由圖9(a)中6組第一編碼電路263a的附加熔絲信號(hào)FS-FS[2]來產(chǎn)生。表2<table>tableseeoriginaldocumentpage18</column></row><table>本發(fā)明第二實(shí)施例中的冗余位線修復(fù)的選擇方法，于A[2]為低邏輯電平時(shí)修復(fù)DT11-DT16的缺陷狀態(tài)以及于A[2]為高邏輯電平時(shí)修復(fù)DTlY-DT22的缺陷狀態(tài)。因此，熔絲狀態(tài)信號(hào)FA[2]就需要決定是要根據(jù)低邏輯電平或高邏輯電平的A[2]來進(jìn)行修復(fù)(參閱圖10)。本發(fā)明的第二實(shí)施例可于FS[3]為高邏輯電平時(shí)修復(fù)DT23-DT26的缺陷狀態(tài)，此外，DT23的狀態(tài)RY[2]、RY[O]、RY[1]以及RY[3]被派定為(6，4,2,0)，DT24的狀態(tài)會(huì)被派定為(5，7，1，3)，DT25的狀態(tài)會(huì)被派定為(6，4，1，3)，DT26的狀態(tài)會(huì)被派定為(5,7，2，0)，而對(duì)DT23-DT26來說，其對(duì)應(yīng)的各狀態(tài)RY[2]、RY[O]、RY[1]以及RY[3]對(duì)應(yīng)于表2中倥起來的邏輯地址。本發(fā)明第二實(shí)施例中的冗余位線修復(fù)的選擇方法，將于下方伴隨著圖5(c)、圖7(a)-7(c)、圖8、圖9(a)、圖10-12、圖13(a)-13(d)以及表2中的DT16加以詳加描述，即存儲(chǔ)器區(qū)塊215，-218，會(huì)被取代。首先，于正規(guī)單元陣列21，中提供存儲(chǔ)器區(qū)塊215'-218，的4組邏輯地址(2，0，1，3)，存儲(chǔ)器區(qū)塊215，的邏輯地址(即2)會(huì)提供A—、A[1]-1與A[2]=0的位值，存儲(chǔ)器區(qū)塊216'的邏輯地址(即O)會(huì)提供A[O:hO、A[1卜0與A[2]=0的位值，存儲(chǔ)器區(qū)塊217'的邏輯地址(即l)會(huì)提供A[O]-l、A[l]-O與A[2]=0的位值，存儲(chǔ)器區(qū)塊218，的邏輯地址(即3)會(huì)提供A=1、A[1]=1與A[2]=0的位值。其中，A-A[2]為任一存儲(chǔ)器區(qū)塊中邏輯地址的至少3個(gè)位。其次，4組附加熔絲信號(hào)FS-FS[3]通過圖8中的4組熔絲指示電路262，，所產(chǎn)生；其中，4組附加熔絲信號(hào)FS、FS[l]、FS[2]以及FS[3]分別為1(高電平)、O(低電平)、l(高電平)以及O(低電平)。再者，根據(jù)4組附加熔絲信號(hào)FS-FS[3]以及存儲(chǔ)器區(qū)塊211，-n8，邏輯地址的位A[2]產(chǎn)生一代碼(明顯的，表2中4組附加熔絲信號(hào)FS-FS[3]與位A[2]的組合會(huì)對(duì)應(yīng)于一特定的代碼來區(qū)分缺陷狀態(tài))，且該代碼會(huì)對(duì)應(yīng)于存儲(chǔ)器區(qū)塊211'-218，的缺陷狀態(tài)(DT16)。最后，冗余單元陣列22，中的4組冗余區(qū)塊221，-224，會(huì)根據(jù)該代碼被選擇出來，用以取代正規(guī)單元陣列21，中的存儲(chǔ)器區(qū)塊215，_218'。此選擇冗余區(qū)塊221，-"4，的過程將于下詳述。若圖7(b)中的啟用熔絲信號(hào)EN被設(shè)定為高邏輯電平、邏輯門EQ6(參閱圖IO)的輸出為高邏輯電平且位值A(chǔ)[2]-A[4]的邏輯狀態(tài)又分別與3組熔絲狀態(tài)信號(hào)FA[2]-FA[4]相同時(shí)，則圖10中的冗余啟用信號(hào)RED為高邏輯電平。存儲(chǔ)器區(qū)塊215'具有"2"的邏輯地址以及A[O卜O、A[l]=l與A^的位值。參閱第五編碼電路263h,NOR(或非)門NOR"的輸出會(huì)因?yàn)榈谝恍盘?hào)F[5](參閱表2與圖9(a))為高邏輯電平、反相器IN34的輸出為高邏輯電平與FS[3]=0的關(guān)系而成為低邏輯電平，更會(huì)令反相器IN35的輸出為低邏輯電平、第二信號(hào)B[2]N為低1ll輯電平(參閱圖12)以及N0R(或非)門N0R27的輸出為高邏輯電平。據(jù)此，冗余選擇信號(hào)RY[2]會(huì)成為高邏輯電平。存儲(chǔ)器區(qū)塊216'具有"0"的邏輯地址以及A=0、A[1]=0與A[1]=0的位值。參閱第五編碼電路263f，NOR(或非)門N0R9的輸出會(huì)因?yàn)榈谝恍盘?hào)F[5](參閱表2與圖9(a))為高邏輯電平、反相器IN28的輸出為低邏輯電平與FS[3]4的關(guān)系而成為低邏輯電平，更會(huì)令反相器IN29的輸出為低邏輯電平、第二信號(hào)B[O]N為低邏輯電平(參閱圖12)以及N0R(或非)門N0R11的輸出為高邏輯電平。據(jù)此，冗余選擇信號(hào)RY[O]會(huì)成為高邏輯電平。存儲(chǔ)器區(qū)塊217，具有"1"的邏輯地址以及A=1、A[1]=0與A[i:hO的位值。參閱第五編碼電路263g，N0R(或非)門N0R17的輸出會(huì)因?yàn)榈谝恍盘?hào)F[5](參閱表2與圖9(a))為高邏輯電平、反相器IN31的輸出為低邏輯電平與FS[3]=0的關(guān)系而成為低邏輯電平，更會(huì)令反相器IN32的輸出為低邏輯電平、第二信號(hào)B[1]N為低邏輯電平(參閱圖12)以及N0R(或非)門N0R19的輸出為高邏輯電平。據(jù)此，冗余選擇信號(hào)RY[1]會(huì)成為高邏輯電平。存儲(chǔ)器區(qū)塊218'具有"3"的邏輯地址以及A-1、A[l]=l與A[1]=0的位值。參閱第五編碼電路263i,N0R(或非)門NOR33的輸出會(huì)因?yàn)榈谝恍盘?hào)F[5](參閱表2與圖9(a))為高邏輯電平、反相器IN37的輸出為低邏輯電平與FS[3]=0的關(guān)系而成為低邏輯電平，更會(huì)令反相器IN38的輸出為低邏輯電平、第二信號(hào)B[3]N為低邏輯電平(參閱圖12)以及N0R(或非)門NOR35的輸出為高邏輯電平。據(jù)此，冗余選擇信號(hào)RY[3]會(huì)成為高邏輯電平。故冗余選擇信號(hào)RY-RY[3]會(huì)通過DT16的缺陷狀態(tài)對(duì)應(yīng)的代碼而被觸發(fā)至高邏輯電平，而該代碼根據(jù)4組附加熔絲信號(hào)FS-FS[3]與位A[2]來產(chǎn)生。因此，冗余區(qū)塊22F-224'會(huì)被選出來取代存儲(chǔ)器區(qū)塊215'-218'。DTll-DT15m3DT17-DT22的操作狀態(tài)均與DT16的非常類似，故不再贅述。表2中DT24取代存儲(chǔ)器區(qū)塊213，-214，與217，-218，的操作實(shí)施例將于下詳述的。首先，于正規(guī)單元陣列21，中提供存儲(chǔ)器區(qū)塊213'-214，與217，-218，的4組邏輯地址(5，7,1，3),存儲(chǔ)器區(qū)塊213'的邏輯地址(即5)會(huì)提供A=、A[1]=0與A[2]=l的位值，存儲(chǔ)器區(qū)塊214'的邏輯地址(即7)會(huì)提供A=l與A[2]=l的位值，存儲(chǔ)器區(qū)塊217'的邏輯地址(即l)會(huì)提供A[O]-l、A[l]-()與A[2卜0的位值，存儲(chǔ)器區(qū)塊218'的邏輯地址(即3)會(huì)提供A-1、A[l]=l與A[2]=0的位值。其次，4組附加熔絲信號(hào)FS-FS[3]通過圖8中的4組熔絲指示電路262，，所產(chǎn)生；其中，4組附加炫絲信號(hào)FS[O]、FS[l]、FS[2]以及FS[3]分別為l(高電平)、O(低電平)、O(低電平)以及l(fā)(高電平)。再者，根據(jù)4組附加熔絲信號(hào)FS-FS[3]以及存儲(chǔ)器區(qū)塊213'-214，與217，-218，邏輯地址的位A[2]產(chǎn)生一代碼(明顯的，表2中4組附加熔絲信號(hào)FS-FS[3]的組合會(huì)對(duì)應(yīng)于一特定的代碼來區(qū)分缺陷狀態(tài))，且該代碼會(huì)對(duì)應(yīng)于存儲(chǔ)器區(qū)塊213'-214，與217，-218'的缺陷狀態(tài)(DT24)。最后，冗余單元陣列22，中的4組冗余區(qū)塊221'-224，會(huì)根據(jù)該代碼被選擇出來，用以取代正規(guī)單元陣列21，中的存儲(chǔ)器區(qū)塊213'-214，與217，-218，。此選擇冗余區(qū)塊221，-224，的過程將于下詳述。若圖7(b)中的啟用熔絲信號(hào)EN被設(shè)定為高邏輯電平、邏輯門N0R8，(參閱圖10)的輸出為低邏輯電平(當(dāng)FS[3]為高邏輯電平)且位值A(chǔ)[3]-A[4]的邏輯狀態(tài)又分別與3組熔絲狀態(tài)信號(hào)FA[2]-FA[4]相同時(shí)，則圖IO中的冗余啟用信號(hào)RED為高邏輯電平。存儲(chǔ)器區(qū)塊213'具有，，5"的邏輯地址以及A-1、A[1卜0與A[2]=l的位值。參閱第五編碼電路263h,NOR(或非)門N0R31的輸出會(huì)因?yàn)樾盘?hào)FS[3]N、A[2]N、B[1]N以及N0R(或非)門NOR30的輸出為低邏電平的關(guān)而成為高邏輯電平，更會(huì)令冗余選擇信號(hào)RY[2]會(huì)成為高邏輯電平。存儲(chǔ)器區(qū)塊214'具有"7"的邏輯地址以及A4、A[l]=l與A[2]=l的位值。參閱第五編碼電路263f，NOR(或非)門N0R15的輸出會(huì)因?yàn)樾盘?hào)FS[3]N、A[2]N、B[3]N以及N0R(或非)門N0R14的輸出為低邏電平的關(guān)系而成為高邏輯電平，更會(huì)令冗余選擇信號(hào)RY[O]會(huì)成為高邏輯電平。存儲(chǔ)器區(qū)塊217'具有，，1"的邏輯地址以及A-1、A[1卜0與A[2卜0的位值。參閱第五編碼電路263g，NOR(或非)門NOR23的輸出會(huì)因?yàn)樾盘?hào)FS[3]N、A[2]N、B[3]N以及NOR(或非)門NOR22的輸出為低邏電平的關(guān)系而成為高邏輯電平，更會(huì)令冗余選捧信號(hào)RY[1]會(huì)成為高邏輯電平。存儲(chǔ)器區(qū)塊218'具有"3"的邏輯地址以及A《A[l]=l與A[2]=0的位值。參閱第五編碼電路263i,NOR(或非)門NOR39的輸出會(huì)因?yàn)樾盘?hào)FS[3]N、A[2]、B[3]N以及NOR(或非)門NOR38的輸出為低邏電平的關(guān)系而成為高邏輯電平，更會(huì)令冗余選擇信號(hào)RY[3]會(huì)成為高邏輯電平。故冗余選擇信號(hào)RY-RY[3]會(huì)通過DT24的缺陷狀態(tài)對(duì)應(yīng)的代碼而被觸發(fā)至高邏輯電平，而該代碼根據(jù)4組附加熔絲信號(hào)FS-FS[3]與位A[2]來產(chǎn)生。因此，冗余區(qū)塊224'會(huì)被選出來取代存儲(chǔ)器區(qū)塊213'-214'與217'-218'。DT23、DT25與DT26的操作狀態(tài)均與DT24的非常類似，故不再贅述。'根據(jù)表2以及圖5(c),具有二鄰接缺陷存儲(chǔ)器區(qū)塊(如DT11-DT13、DT17-DT19)、三鄰接缺陷存儲(chǔ)器區(qū)塊(如DT14-DT15、DT20-DT21)、四鄰接缺陷存儲(chǔ)器區(qū)塊(如DT16、DT22與DT26)或?qū)⑺娜毕荽鎯?chǔ)器區(qū)塊全部分成二組(或二鄰接缺陷存儲(chǔ)器區(qū)塊加上另二鄰接缺陷存儲(chǔ)器區(qū)塊)(如T23-T25)的存儲(chǔ)器區(qū)塊可通過本發(fā)明第二實(shí)施例中具有少量熔絲的行冗余選擇電路26'所取代。因此，僅有8組熔絲會(huì)被使用到(圖7(b)中的1組熔絲、圖7(c)中的3組熔絲以及圖8中的4組熔絲)，較'244號(hào)專利需要用到9組熔絲少很多。此外，本發(fā)明可以執(zhí)行靈活性化的位線冗余修復(fù)，即通過本發(fā)明，要被取代(修復(fù))的存儲(chǔ)器區(qū)塊的排列方式可以有多種的類型，包含位值A(chǔ)[2]4與A[2]=0的二鄰接存儲(chǔ)器區(qū)塊、三鄰接存儲(chǔ)器區(qū)塊、四鄰接存儲(chǔ)器區(qū)塊以及分成二組的四存儲(chǔ)器區(qū)塊。甚者，本發(fā)明還可被應(yīng)用于字符線冗余修復(fù)，只要將圖5(b)以及5(c)圖中的存儲(chǔ)器區(qū)塊與冗余區(qū)塊修分別改為包含2條字符線與2條冗余字符線即可。盡管本發(fā)明實(shí)施例描述各存儲(chǔ)器區(qū)塊與冗余區(qū)塊中具有2條字符線或位線，但還可為2條以上，其根據(jù)存儲(chǔ)器裝置的應(yīng)用而定。雖然本發(fā)明已以較佳實(shí)施例公開如上，然其并非用以限定本發(fā)明。任何所屬
技術(shù)領(lǐng)域：
中的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，可進(jìn)行各種更動(dòng)與修改。因此，本發(fā)明的保護(hù)范圍以所提出的權(quán)利要求的范圍為準(zhǔn)。權(quán)利要求1、一種冗余位線修復(fù)裝置，于一具有多個(gè)存儲(chǔ)器區(qū)塊以及一冗余單元陣列的正規(guī)單元陣列中執(zhí)行位線修復(fù)，該冗余單元陣列含有多個(gè)冗余區(qū)塊，該裝置包含:一冗余修復(fù)啟用電路，根據(jù)該存儲(chǔ)器區(qū)塊的邏輯地址產(chǎn)生一冗余啟用信號(hào)；一控制熔絲電路，用以傳遞一對(duì)應(yīng)該存儲(chǔ)器區(qū)塊的缺陷狀態(tài)的代碼，其中該缺陷狀態(tài)為二鄰接缺陷存儲(chǔ)器區(qū)塊、三鄰接缺陷存儲(chǔ)器區(qū)塊、四鄰接缺陷存儲(chǔ)器區(qū)塊以及二鄰接缺陷存儲(chǔ)器區(qū)塊加上另二鄰接缺陷存儲(chǔ)器區(qū)塊中的任一者；一冗余解碼電路，接收該冗余啟用信號(hào)以及該代碼，用以于該冗余單元陣列中選出多個(gè)冗余區(qū)塊來取代該正規(guī)單元陣列中的多個(gè)存儲(chǔ)器區(qū)塊。2、根據(jù)權(quán)利要求l的冗余位線修復(fù)裝置，其中該存儲(chǔ)器區(qū)塊包含有將四缺陷存儲(chǔ)器區(qū)塊分成二組的存儲(chǔ)器區(qū)塊。3、根據(jù)權(quán)利要求l的冗余位線修復(fù)裝置，其中該各冗余區(qū)塊包含有多條位線以及與該多條位線相關(guān)的多個(gè)冗余存儲(chǔ)器單元。4、根據(jù)權(quán)利要求1的冗余位線修復(fù)裝置，其中該各冗余區(qū)塊包含有多條字符線以及與該多條字符線相關(guān)的多個(gè)冗余存儲(chǔ)器單元。5、根據(jù)權(quán)利要求1的冗余位線修復(fù)裝置，其中該冗余修復(fù)啟用電路包含一啟用熔絲電i各，用以產(chǎn)生一啟用熔絲信號(hào)；多個(gè)熔絲狀態(tài)電路，用以產(chǎn)生多個(gè)熔絲狀態(tài)信號(hào)；以及一冗余啟用電路，接收該啟用熔絲信號(hào)、該熔絲狀態(tài)信號(hào)以及該存儲(chǔ)器區(qū)塊的邏輯地址來產(chǎn)生該冗余啟用信號(hào)。6、根據(jù)權(quán)利要求5的冗余位線修復(fù)裝置，其中該冗余啟用電路可進(jìn)一步接收一附加熔絲信號(hào)來產(chǎn)生該冗余啟用信號(hào)。7、根據(jù)權(quán)利要求1的冗余位線修復(fù)裝置，其中該控制熔絲電路可產(chǎn)生多個(gè)附加熔絲信號(hào)，且該代碼通過該多個(gè)附加炫絲信號(hào)的狀態(tài)組合來決定。8、根據(jù)權(quán)利要求7的冗余位線修復(fù)裝置，其中該代碼通過該多個(gè)附加熔絲信號(hào)的狀態(tài)組合以及該存儲(chǔ)器區(qū)塊邏輯地址的一位來決定。9、根據(jù)權(quán)利要求1的冗余位線修復(fù)裝置，其中該冗余解碼電路包含多個(gè)第一編碼電路，用以根據(jù)多個(gè)附加熔絲信號(hào)來產(chǎn)生多個(gè)第一信號(hào)；多個(gè)第二編碼電路，用以根據(jù)該多個(gè)附加熔絲信號(hào)、該冗余啟用信號(hào)以及該存儲(chǔ)器區(qū)塊的邏輯地址來產(chǎn)生多個(gè)第二信號(hào)；以及一第三編碼電路，用以根據(jù)一冗余選擇信號(hào)來產(chǎn)生一行禁用信號(hào)。10、根據(jù)權(quán)利要求1的冗余位線修復(fù)裝置，其中該冗余解碼電路包含多個(gè)第一編碼電路，用以根據(jù)多個(gè)附加熔絲信號(hào)來產(chǎn)生多個(gè)第一信號(hào)；多個(gè)第四編碼電路，各根據(jù)該存儲(chǔ)器區(qū)塊邏輯地址的二位來產(chǎn)生一第二信號(hào)；多個(gè)第五編碼電3各，各才艮據(jù)該第一信號(hào)、該第二信號(hào)以及一附加熔絲信號(hào)來產(chǎn)生一冗余選擇信號(hào)；以及一第八編碼電路，用以根據(jù)該冗余選擇信號(hào)來產(chǎn)生一行禁用信號(hào)。11、一種冗余位線修復(fù)的選擇方法，于一具有多個(gè)存儲(chǔ)器區(qū)塊以及一冗余單元陣列的正規(guī)單元陣列中執(zhí)行位線修復(fù)，該冗余單元陣列含有多個(gè)冗余區(qū)塊，該方法包含下列步驟于該正規(guī)單元陣列中提供多個(gè)存儲(chǔ)器區(qū)塊的邏輯地址；產(chǎn)生多個(gè)附加熔絲信號(hào)；根據(jù)該附加熔絲信號(hào)的狀態(tài)產(chǎn)生一代碼，且該代碼對(duì)應(yīng)該存儲(chǔ)器區(qū)塊的缺陷狀態(tài)，其中該缺陷狀態(tài)為二鄰接缺陷存儲(chǔ)器區(qū)塊、三鄰接缺陷存儲(chǔ)器區(qū)塊、四鄰接缺陷存儲(chǔ)器區(qū)塊以及二鄰接缺陷存儲(chǔ)器區(qū)塊加上另二鄰接缺陷存儲(chǔ)器區(qū)塊中的任一者；以及根據(jù)該代碼于該冗余單元陣列中選出多個(gè)冗余區(qū)塊來取代該存儲(chǔ)器區(qū)塊。12、根據(jù)權(quán)利要求ll的冗余位線修復(fù)的選擇方法，其中該存儲(chǔ)器區(qū)塊包含有將四缺陷存儲(chǔ)器區(qū)塊分成二組的存儲(chǔ)器區(qū)塊。13、根據(jù)權(quán)利要求ll的冗余位線修復(fù)的選擇方法，其中該各冗余區(qū)塊包含有多條位線以及與該多條位線相關(guān)的多個(gè)冗余存儲(chǔ)器單元。14、根據(jù)權(quán)利要求ll的冗余位線修復(fù)的選擇方法，其中該各冗余區(qū)塊包含有多條字符線以及與該多條字符線相關(guān)的多個(gè)冗余存儲(chǔ)器單元。15、根據(jù)權(quán)利要求11的冗余位線修復(fù)的選擇方法，其中該可記一步根據(jù)該正規(guī)單元陣列中存儲(chǔ)器區(qū)塊的邏輯地址的一位來產(chǎn)生。16、一種冗余位線修復(fù)裝置，于一具有多個(gè)存儲(chǔ)器區(qū)塊以及一冗余單元陣列的正規(guī)單元陣列中執(zhí)行位線修復(fù)，該冗余單元陣列含有多個(gè)冗余區(qū)塊，該裝置包含一冗余修復(fù)啟用電路，根據(jù)該存儲(chǔ)器區(qū)塊的邏輯地址產(chǎn)生一冗余啟用信號(hào)；一指示存儲(chǔ)器區(qū)塊缺陷狀態(tài)的裝置，其中該缺陷狀態(tài)為二鄰接缺陷存儲(chǔ)器區(qū)塊、三鄰接缺陷存儲(chǔ)器區(qū)塊、四鄰接缺陷存儲(chǔ)器區(qū)塊以及二鄰接缺陷存儲(chǔ)器區(qū)塊加上另二鄰接缺陷存儲(chǔ)器區(qū)塊中的任一者；一用以傳送一對(duì)應(yīng)該缺陷狀態(tài)的代碼的裝置；以及一冗余解碼電路，接收該冗余啟用信號(hào)以及該代碼，用以于該冗余單元陣列中選出多個(gè)冗余區(qū)塊來取代該正規(guī)單元陣列中的多個(gè)存儲(chǔ)器區(qū)塊。17、根據(jù)權(quán)利要求16的冗余位線修復(fù)裝置，其中該存儲(chǔ)器區(qū)塊包含有將四缺陷存儲(chǔ)器區(qū)塊分成二組的存儲(chǔ)器區(qū)塊。18、根據(jù)權(quán)利要求16的冗余位線修復(fù)裝置，其中該各冗余區(qū)塊包含有多條位線以及與該多條位線相關(guān)的多個(gè)冗余存儲(chǔ)器單元。19、根據(jù)權(quán)利要求16的冗余位線修復(fù)裝置，其中該各冗余區(qū)塊包含有多條字符線以及與該多條字符線相關(guān)的多個(gè)冗余存儲(chǔ)器單元。20、根據(jù)權(quán)利要求16的冗余位線修復(fù)裝置，其中該冗余解碼電路包含多個(gè)第一編碼電路，用以才艮據(jù)多個(gè)附加熔絲信號(hào)來產(chǎn)生多個(gè)第一信號(hào)；多個(gè)第二編碼電路，用以根據(jù)該多個(gè)附加熔絲信號(hào)、該冗余啟用信號(hào)以及該存儲(chǔ)器區(qū)塊的邏輯地址來產(chǎn)生多個(gè)第二信號(hào)；以及一第三編碼電路，用以根據(jù)一冗余選擇信號(hào)來產(chǎn)生一行禁用信號(hào)。全文摘要本發(fā)明揭示一種冗余位線修復(fù)的選擇方法，該方法包含下列步驟于正規(guī)單元陣列中提供多個(gè)存儲(chǔ)器區(qū)塊的邏輯地址；產(chǎn)生多個(gè)附加熔絲信號(hào)；根據(jù)該各熔絲信號(hào)的狀態(tài)產(chǎn)生一代碼，且該代碼對(duì)應(yīng)于該存儲(chǔ)器區(qū)塊的缺陷狀態(tài)；以及根據(jù)該代碼于冗余單元陣列中選擇出多個(gè)冗余區(qū)塊來取代該存儲(chǔ)器區(qū)塊。該裝置包含一冗余修復(fù)啟用電路，用以根據(jù)該存儲(chǔ)器區(qū)塊的邏輯地址產(chǎn)生一冗余啟用信號(hào)；一控制熔絲電路，用以傳送一對(duì)應(yīng)于該存儲(chǔ)器區(qū)塊缺陷狀態(tài)的代碼；以及一冗余解碼器電路，接收該冗余啟用信號(hào)以及根據(jù)該代碼來使冗余區(qū)塊取代該正規(guī)單元陣列中的存儲(chǔ)器區(qū)塊。文檔編號(hào)G11C17/14GK101377959SQ20071014720公開日2009年3月4日申請(qǐng)日期2007年8月30日優(yōu)先權(quán)日2007年8月30日發(fā)明者陳宗仁申請(qǐng)人:晶豪科技股份有限公司