專利名稱：：相變存儲器的感測電路及方法
技術領域：
：本發(fā)明涉及相變存儲器，特別是涉及相變存儲器的感測/讀取電路。
背景技術：
：圖1為一傳統(tǒng)的相變存儲器的感測電路圖，于圖1中，一電流L流過一相變存儲單元115,由于相變存儲單元115的電阻值隨其儲存狀態(tài)而不同，因此電流Ia于相變存儲單元115兩端所產(chǎn)生的壓降也不同，將該電壓送至一比較器130，并與一參考電壓V,進行比較，則可判斷出相變存儲單元115的儲存狀態(tài)，一般而言，該比較器130為一模擬式的電路，通過設計可判辨出細微的差異，不過由于位線上的電阻電容負載會延遲電流轉(zhuǎn)換成電壓的充電時間，因此讀取速度較慢。圖2為美國專利US5787042所揭露的相變存儲器的感測電路圖，于圖2中，其先將數(shù)據(jù)位線充電至Vdd/2,再斷開均衡器，讓兩凄t據(jù)位線電壓從預充電電位開始往反方向移動，然后慢讀出數(shù)據(jù)的邏輯值，由于其感測放大器為一鎖存器，因此兩輸入端分別耦接至互補的位線，并接收互補信號，以提供足夠的感測邊限(sensingmargin),如此需耗費兩個存儲單元來儲存一個數(shù)據(jù)位，使得存儲單元陣列面積為一存儲單元儲存一數(shù)據(jù)位此架構的兩倍大。
發(fā)明內(nèi)容一種相變存儲器的感測電路，該感測電路包括一儲存電容與一參考電容、一儲存存儲元件與一參考存儲元件、一儲存放電開關與一參考放電開關以及一判斷裝置，該儲存電容與該參考電容的第一端分別通過一第一開關耦接至一預充電壓，該儲存存儲元件與該參考存儲元件的第一端分別通過一第二開關耦接至該儲存電容與該參考電容的該第一端，該儲存放電開關與該參考》文電開關分別耦接至該儲存存儲元件與該參考存儲元件的第二端，該判斷裝置耦接至該儲存存儲元件與該參考存儲元件的該第一端，并提供一輸出作為該儲存存儲元件存儲狀態(tài)的讀取結果。一種相變存儲器的感測方法，其包括對一儲存電容與一參考電容進行充電，通過一儲存存儲元件與一參考存儲元件將該儲存電容與該參考電容放電，以及以一判斷裝置;f全測該儲存存儲元件與該參考存儲元件的一端電壓的轉(zhuǎn)態(tài)時間點，并以其轉(zhuǎn)態(tài)時間點的先后判斷該儲存存儲元件的儲存狀態(tài)。為使本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并結合附圖詳細說明如下。圖1所示為一傳統(tǒng)的相變存儲器的感測電路圖。圖2所示為美國專利US5787042所揭露的相變存儲器的感測電路圖。圖3A與3B所示為依據(jù)本發(fā)明一實施例的相變存儲器的感測電路。圖3C所示為圖3A與3B中判斷裝置的一實施例。圖3D為在不同Vdat與Vref的輸入狀態(tài)下，圖3C所示的SR鎖存器的輸出狀態(tài)圖。圖4所示為依據(jù)本發(fā)明一實施例的相變存儲器的感測方法流程圖。附圖符號說明In讀耳又電流；VREF~參考電壓；115相變存儲單元；130~比較器；300感測電路;Cst-DAT儲存電容；Cst-REF參考電容；PCR-DAT儲存存儲元件;PCR-REF~參考存儲元件;SW-DAT儲存放電開關；SW-REF參考放電開關；SW1第一開關；SW2第二開關；Vpre~預充電壓；Vdat儲存存儲元件PCR-DAT的第一端電位；Vref~參考存儲元件PCR-REF的第一端電位；410對一儲存電容與一參考電容進行充電；420~通過一儲存存儲元件與一參考存儲元件將該儲存電容與該參考電容放電；430~以一判斷裝置檢測該儲存存儲元件與該參考存儲元件的一端電壓的轉(zhuǎn)態(tài)時間點，并以其轉(zhuǎn)態(tài)時間點的先后判斷該儲存存儲元件的儲存狀態(tài)。具體實施例方式圖3A與3B所示為依據(jù)本發(fā)明一實施例的相變存儲器的感測電路，該感測電路30Q包括一儲存電容Cst-DAT與一參考電容CsUREF、一儲存存儲元件PCR-DAT與一參考存儲元件PCR-REF、一儲存放電開關SW_DAT與一參考放電開關SW_REF以及一判斷裝置310,該儲存電容Cst-DAT與該參考電容Cst-REF的第一端分別通過一第一開關SW1耦接至一預充電壓Vpre，且其第二端耦接至接地端，該儲存存儲元件PCR-DAT與該參考存儲元件PCR—REF的第一端分別通過一第二開關SW2耦接至該儲存電容Cst_DAT與該參考電容Cst—REF的該第一端，更明確地說，該儲存存儲元件PCR-DAT與該參考存儲元件PCR-REF皆為相變存儲單元，該儲存放電開關SW_DAT與該參考放電開關SW—REF分別耦接至該儲存存儲元件PCR-DAT與該參考存儲元件PCR_REF的第二端，該儲存放電開關SW-DAT與該參考放電開關SW_REF可為金屬氧化物半導體晶體管、雙極型晶體管、二極管或諸如此類的開關，較佳而言，該儲存放電開關SW—DAT與該參考放電開關SW_REF為金屬氧化物半導體晶體管，該判斷裝置310耦接至該儲存存儲元件PCR-DAT與該參考存儲元件PCR_REF的該第一端，并分別接收所述第一端的電位Vdat與Vref,此外提供一輸出Vout作為該儲存存儲元件PCR-DAT存儲狀態(tài)的讀取結果，較佳而言，該判斷裝置310為一數(shù)字電路。圖3A與3B所示的感測電路300的操作可分為兩個階段，第一階段為預充電階段，如圖3A所示，于預充電階段時，所述第一開關SW1為閉路，所述第二開關SW2為斷路，且該儲存放電開關SW_DAT與該參考放電開關SW_REF為斷路，此時，該儲存電容Cst-DAT與該參考電容CsUREF連接于預充電電位Vpre與接地之間，該儲存電容Cst-DAT與該參考電容Cst-REF此刻處于充電狀態(tài)。第二階段為判讀階段，如圖3B所示，于判讀階段時，所述第一開關SW1為斷路，所述第二開關SW2為閉路，且該儲存放電開關SIDAT與該參考放電開關SW-REF為閉路，此時，該儲存電容CsUDAT與該參考電容Cst-REF會分別通過該儲存存儲元件PCR-DAT與該參考存儲元件PCR—REF進儲存電容Cst-DAT與該參考電容Cst—REF的放電速率會因其阻值(存儲狀態(tài)所決定)不同而有所差異，換句話說，該儲存電容CsUDAT與該參考電容Cst-REF的第一端電位Vdat與Vref由高電位掉至低電位的轉(zhuǎn)態(tài)時間點會有所差異，利用判斷裝置310檢測該第一端電位Vdat與Vref的轉(zhuǎn)態(tài)時間點的先后，便可判別出該儲存存儲元件PCR-DAT的存儲狀態(tài)。更明確地說，該判斷裝置310為一SR鎖存器(SRlatch),如圖3C所示，其真il表如下<table>tableseeoriginaldocumentpage7</column></row><table>當Vdat與Vref的邏輯狀態(tài)為1時，Vout的輸出邏輯狀態(tài)為0,當Vdat與Vref的邏輯狀態(tài)分別為0與1時，Vout的輸出邏輯狀態(tài)為0,當Vdat與Vref的邏輯狀態(tài)分別為1與0時，Vout的輸出邏輯狀態(tài)為1，而當Vdat與Vref的邏輯狀態(tài)為0時，Vout的輸出邏輯狀態(tài)維持前次的輸出狀態(tài)。圖3D為在不同Vdat與Vref的輸入狀態(tài)下，圖3C所示的SR鎖存器的輸出狀態(tài)圖，不管儲存存儲元件PCR-DAT的儲存狀態(tài)為何，參考存儲元件PCR-REF的狀態(tài)與電阻值都是固定的，因此Vref的轉(zhuǎn)態(tài)時間點是固定的，當儲存存儲元件PCR—DAT為低電阻狀態(tài)時，其造成儲存電容Cst_DAT的放電電流較大，因此Vdat的轉(zhuǎn)態(tài)時間較早，當Vdat—進行轉(zhuǎn)態(tài)，SR鎖存器根據(jù)Vdat與Vref的邏輯狀態(tài)分別為0與1,因此Vout的輸出邏輯狀態(tài)為0,因此可得知儲存存儲元件PCR—DAT為低電阻狀態(tài)；而當儲存存儲元件PCK-DAT為高電阻狀態(tài)時，其造成儲存電容Cst-DAT的放電電流較小，因此Vdat的轉(zhuǎn)態(tài)時間較晚，當Vref—進行轉(zhuǎn)態(tài)，SR鎖存器根據(jù)Vdat與Vref的邏輯狀態(tài)分別為1與0,因此Vout的輸出邏輯狀態(tài)為1,因此可得知儲存存儲元件PCR—DAT為高電阻狀態(tài)。圖4所示為依據(jù)本發(fā)明一實施例的相變存儲器的感測方法流程圖，該感測方法包括對一儲存電容與一參考電容進行充電(步驟410)，通過一儲存存儲元件與一參考存儲元件將該儲存電容與該參考電容放電(步驟420),以及以一判斷裝置檢測該儲存存儲元件與該參考存儲元件的一端電壓的轉(zhuǎn)態(tài)時間點，并以其轉(zhuǎn)態(tài)時間點的先后判斷該儲存存儲元件的儲存狀態(tài)(步驟430)。權利要求1.一種相變存儲器的感測電路，包括一儲存電容與一參考電容，其第一端分別通過一第一開關耦接至一預充電壓；一儲存存儲元件與一參考存儲元件，其第一端分別通過一第二開關耦接至該儲存電容與該參考電容的該第一端；一儲存放電開關與一參考放電開關，分別耦接至該儲存存儲元件與該參考存儲元件的第二端；以及一判斷裝置，耦接至該儲存存儲元件與該參考存儲元件的該第一端，并提供一輸出作為該儲存存儲元件存儲狀態(tài)的讀取結果。2.如權利要求1所述的相變存儲器的感測電路，其中該儲存存儲元件與該參考存儲元件為相變組件。3.如權利要求1所述的相變存儲器的感測電路，其中該判斷裝置為一數(shù)字電路。4.如權利要求3所述的相變存儲器的感測電路，其中該數(shù)字電路為一SR鎖存器。5.如權利要求1所述的相變存儲器的感測電路，其中該儲存放電開關與該參考放電開關為金屬氧化物半導體晶體管。6.如權利要求1所述的相變存儲器的感測電路，其中，于讀取該儲存存儲元件的一第一階段中，所述第一開關為閉路，所述第二開關為斷路，且該儲存放電開關與該參考放電開關為斷路。7.如權利要求1所述的相變存儲器的感測電路，其中，于讀取該儲存存儲元件的一第二階段中，所述第一開關為斷路，所述第二開關為閉路，且該儲存放電開關與該參考放電開關為閉路。8.如權利要求1所述的相變存儲器的感測電路，其中該儲存電容與該參考電容的第二端接地。9.一種相變存儲器的感測方法，包括對一儲存電容與一參考電容進行充電或放電；通過一儲存存儲元件與一參考存儲元件將該儲存電容與該參考電容放電或充電；以及以一判斷裝置檢測該儲存存儲元件與該參考存儲元件的一端電壓的轉(zhuǎn)態(tài)時間點，并以其轉(zhuǎn)態(tài)時間點的先后判斷該儲存存儲元件的儲存狀態(tài)。10.如權利要求9所述的相變存儲器的感測方法，其中該儲存存儲元件與該參考存儲元件為相變組件。11.如權利要求9所述的相變存儲器的感測方法，其中該判斷裝置為一數(shù)字電路。12.如權利要求11所述的相變存儲器的感測方法，其中該數(shù)字電路為一SR鎖存器。全文摘要一種相變存儲器的感測電路，該感測電路包括一儲存電容與一參考電容、一儲存存儲元件與一參考存儲元件、一儲存放電開關與一參考放電開關以及一判斷裝置，該儲存電容與該參考電容的第一端分別通過一第一開關耦接至一預充電壓，該儲存存儲元件與該參考存儲元件的第一端分別通過一第二開關耦接至該儲存電容與該參考電容的該第一端，該儲存放電開關與該參考放電開關分別耦接至該儲存存儲元件與該參考存儲元件的第二端，該判斷裝置耦接至該儲存存儲元件與該參考存儲元件的該第一端，并提供一輸出作為該儲存存儲元件存儲狀態(tài)的讀取結果。文檔編號G11C7/06GK101364424SQ20071014231公開日2009年2月11日申請日期2007年8月10日優(yōu)先權日2007年8月10日發(fā)明者林烈萩,江培嘉,許世玄申請人:財團法人工業(yè)技術研究院;力晶半導體股份有限公司;南亞科技股份有限公司;茂德科技股份有限公司;華邦電子股份有限公司