專利名稱：存儲裝置、其控制方法及控制程序、存儲卡、電路基板以及電子設備的制作方法
技術領域：
本發(fā)明涉及用于個人計算機(PC)等電子裝置中的信息存儲的存儲器，特別涉及存儲器具備接口功能的存儲裝置、其控制方法及控制程序、存儲卡、電路基板以及電子設備。
背景技術：
PC中使用了JEDEC(Joint Electron Device Engineering Council美國電子工程設計發(fā)展聯(lián)合協(xié)會)標準的SDRAM(Synchronous DynamicRandom Access Memory同步動態(tài)隨機訪問存儲器)、DDR-SDRAM(Double Data Rate-SDRAM雙信道同步動態(tài)隨機訪問存儲器)等存儲器。
關于這種存儲器，專利文獻1中記載了一種存儲控制器，其包括存儲適用于存儲器件的定時信息的多個可程序化的可編程序、定時寄存器。專利文獻2中記載了一種存儲卡，其內(nèi)置有微處理器芯片和非易失性存儲芯片，用內(nèi)部卡·總線將它們連接，微處理器芯片中包含關鍵字信息、用途信息、程序命令信息。專利文獻3中記載了一種計算機系統(tǒng)，其具備在輸入輸出處理器上結合有本地存儲器的組裝處理器。專利文獻4中記載了一種存儲器，其內(nèi)部具備SPI驅(qū)動器和存儲單元。專利文獻5中記載了一種數(shù)據(jù)處理系統(tǒng)，其包括經(jīng)由單向讀出總線、單向?qū)懭肟偩€以及地址總線鏈接到數(shù)據(jù)存儲器的CPU。專利文獻6中記載了一種存儲系統(tǒng)，其分別設置用于傳送寫入數(shù)據(jù)的總線和用于傳送讀出數(shù)據(jù)的總線，將存儲控制器和存儲器連接。專利文獻7中記載了一種隨機訪問存儲器，其響應于周期信號的第一轉移，控制對隨機訪問存儲器傳送數(shù)據(jù)的動作，并且響應于周期信號的第二轉移，控制從隨機訪問存儲陣列傳送數(shù)據(jù)的動作。專利文獻8中記載了一種半導體存儲裝置，其包括DRAM部和CDRAM，該CDRAM具備DRAM控制和高速緩存/再現(xiàn)控制部。專利文獻9中記載了一種同步動態(tài)DRAM，其具備存儲陣列和控制單元，僅在數(shù)據(jù)總線的內(nèi)容與動作狀態(tài)確認信息相等的情況下，可設定模式寄存器。專利文獻10中記載了一種SDRAM等的模式寄存器控制電路。
專利文獻1日本特開平2004-110785號公報(摘要，圖1等) 專利文獻2日本特開平6-208515號公報(摘要，圖1等) 專利文獻3日本特開平9-6722號公報(摘要，圖2等) 專利文獻4日本特開2005-196486號公報(段落序號0029、圖6等) 專利文獻5日本特表平9-507325號公報(摘要，圖1等) 專利文獻6日本特開2002-63791號公報(摘要，圖1等) 專利文獻7日本特開平11-328975號公報(摘要，圖2等) 專利文獻8日本特開平7-169271號公報(段落序號0038、圖1等) 專利文獻9日本特開平8-124380號公報(段落序號0020、圖2等) 專利文獻10日本特開平9-259582號公報(段落序號0028、圖1等) 但是，如圖1所示，在現(xiàn)有的存儲模塊2中，電路基板上搭載有多個存儲芯片41、42...4N，還搭載有SPD(Serial Presence Detect串行存在檢查)存儲部6，存儲芯片41、42...4N上連接有存儲訪問用總線8，SPD存儲部6上連接有SPD訪問用總線10。在這樣的存儲模塊2中，存儲芯片41、42...4N的類型、定時參數(shù)等規(guī)格或功能存儲于SPD存儲部6中，該存儲模塊2與設定環(huán)境之間的匹配性由存儲于SPD存儲部6的控制信息來支配。SPD存儲部6中存儲有與存儲器有關的控制信息，該控制信息中包括與存儲器有關的各種參數(shù)，例如CAS(Column Array Strobe)延時、條強度(bar strength)、附加延時等。這些控制信息是用于根據(jù)控制存儲器的芯片組或CPU(Central Processing Unit)來設定不同值的信息。SPD存儲部6由EEPROM(Electrically Erasable Programmable Read-OnlyMemory可擦寫可編程只讀存儲器)等非易失性存儲器構成。以獨立于存儲器的方式具備存儲器所需的控制參數(shù)的做法需要進行與其對應的應對或管理，耗費部件成本、寫入成本等各種成本。
并且，即使存儲模塊2具備多個存儲芯片41、42...4N，但由于各存儲芯片41、42...4N的式樣受SPD存儲部6控制，所以不能以不同的式樣，獨立使用各存儲芯片41、42...4N。即，這樣的存儲模塊2缺乏靈活性。
對于這樣的課題，專利文獻1～10中沒有暗示也沒有公開，對于其解決方案也沒有公開。
發(fā)明內(nèi)容
于是，本發(fā)明的目的在于，涉及具備多個存儲芯片的存儲裝置，可以分別對存儲芯片賦予控制信息等，提高存儲裝置的靈活性。
并且，本發(fā)明的其他目的在于，分別控制存儲芯片，提高存儲的優(yōu)化或互換性。
為了達到上述目的，本發(fā)明的存儲裝置，其具備一個或多個存儲芯片，在所述存儲芯片內(nèi)具備用于存儲與所述存儲芯片有關的控制信息的存儲部，針對該存儲部可進行所述控制信息的寫入或讀出，可以任意設定對各芯片的控制信息，在具備多個存儲芯片的情況下，可以獨立使用各存儲芯片。
為了達到上述目的，本發(fā)明的第一方面的存儲裝置，其具備一個或多個存儲芯片，在所述存儲芯片內(nèi)具備用于存儲與所述存儲芯片有關的控制信息的存儲部，針對該存儲部可進行所述控制信息的寫入或讀出。在相關的結構中，存儲芯片是構成存儲模塊等存儲裝置的存儲器的構成單元。存儲芯片包括一個或多個存儲矩陣。在相關的結構中，存儲芯片的控制信息存儲于控制存儲部，可以改寫該存儲部中的控制信息。因此，可以實現(xiàn)上述目的。
為了達到上述目的，在上述存儲裝置中，優(yōu)選不獨立構成為EEPROM或掩模ROM，所述存儲部采用控制寄存器來構成，通過這種結構，也能夠?qū)崿F(xiàn)上述目的。
為了達到上述目的，在上述存儲裝置中，優(yōu)選所述存儲芯片具備一個或多個存儲矩陣來構成，通過這種結構，也能夠?qū)崿F(xiàn)上述目的。
為了達到上述目的，上述存儲裝置中，優(yōu)選在所述存儲芯片內(nèi)具備固定信息存儲部，該固定信息存儲部用于存儲與所述存儲芯片有關的控制信息之中的固定信息，通過這種結構，也能夠?qū)崿F(xiàn)上述目的。
為了達到上述目的，上述存儲裝置中，優(yōu)選可將所述固定信息存儲部中的所述固定信息傳送給所述存儲芯片內(nèi)的所述存儲部，通過這種結構，也能夠?qū)崿F(xiàn)上述目的。
為了達到上述目的，本發(fā)明的第二方面為一種存儲裝置的控制方法，該存儲裝置具備一個或多個存儲芯片，該控制方法包括執(zhí)行如下處理的步驟針對存儲與所述存儲芯片有關的控制信息的存儲部進行所述控制信息的寫入或讀出。根據(jù)相關的結構，通過使用存儲芯片的地址信息，確定存儲芯片，通過對該確定的存儲芯片的存儲部中的控制信息進行改寫，從而能夠應對使用環(huán)境的變化等，實現(xiàn)存儲裝置的互換性和優(yōu)化。
為了達到上述目的，本發(fā)明的第三方面為一種通過計算機執(zhí)行的存儲裝置的控制程序，該程序使所述計算機執(zhí)行如下步驟針對存儲芯片的存儲部進行控制信息的寫入或讀出。根據(jù)相關的結構，通過搭載存儲裝置的計算機等電子設備側的計算機裝置，執(zhí)行相關的控制程序，使用存儲芯片的地址信息，從而確定存儲芯片。通過在計算機裝置側對所確定的存儲芯片的存儲部中的控制信息進行改寫，從而能夠應對使用環(huán)境的變化等，實現(xiàn)存儲裝置的互換性或優(yōu)化，以實現(xiàn)上述目的。
為了達到上述目的，本發(fā)明的第四方面為一種存儲卡，其具備一個或多個存儲芯片，在所述存儲芯片內(nèi)具備存儲與所述存儲芯片有關的控制信息的存儲部，針對該存儲部可進行所述控制信息的寫入或讀出。
為了達到上述目的，在上述存儲卡中，優(yōu)選所述存儲部由控制寄存器構成，通過這種結構，也能夠?qū)崿F(xiàn)上述目的。
為了達到上述目的，在上述存儲卡中，優(yōu)選所述存儲芯片具備一個或多個存儲矩陣，通過這種結構，也能夠?qū)崿F(xiàn)上述目的。
為了達到上述目的，在上述存儲卡中，優(yōu)選在所述存儲芯片內(nèi)具備固定信息存儲部，該固定信息存儲部用于存儲與所述存儲芯片有關的控制信息之中的固定信息，通過這種結構，也能夠?qū)崿F(xiàn)上述目的。
為了達到上述目的，上述存儲卡中，優(yōu)選可將所述固定信息存儲部中的所述固定信息傳送給所述存儲部，通過這種結構，也能夠?qū)崿F(xiàn)上述目的。
為了達到上述目的，本發(fā)明的第五方面為一種電路基板，其搭載有具備一個或多個存儲芯片的存儲裝置，在所述存儲芯片內(nèi)具備存儲與所述存儲芯片有關的控制信息的存儲部，針對該存儲部可進行所述控制信息的寫入或讀出。通過這種結構，也能夠?qū)崿F(xiàn)上述目的。
為了達到上述目的，上述電路基板中，優(yōu)選具備裝配上述存儲卡的插槽，通過這種結構，也能夠?qū)崿F(xiàn)上述目的。
為了達到上述目的，本發(fā)明的第六方面為一種電子設備，其使用了上述存儲裝置。該電子設備可以使用計算機裝置等存儲裝置進行信息存儲。通過這種結構，也能夠?qū)崿F(xiàn)上述目的。
為了達到上述目的，本發(fā)明的第七方面為一種電子設備，其使用了上述存儲卡。該情況下，電子設備也可以使用計算機裝置等存儲裝置進行信息存儲。通過這種結構，也能夠?qū)崿F(xiàn)上述目的。
根據(jù)本發(fā)明，能夠獲得如下效果。
(1)將存儲芯片的控制信息存儲到位于存儲芯片內(nèi)部的存儲部中，能夠以存儲芯片單位使用該控制信息，所以能夠以不同的式樣使用存儲芯片等，提高存儲裝置的靈活性。
(2)采用存儲芯片中的控制信息，以存儲芯片單位分別進行控制，能夠?qū)崿F(xiàn)存儲裝置的優(yōu)化。
(3)通過對存儲芯片內(nèi)的存儲部中的控制信息進行改寫，能夠提高存儲裝置的互換性。
而且，通過參照附圖和各實施方式，本發(fā)明的其他目的、特征以及優(yōu)點會更加明確。
圖1是示出現(xiàn)有的存儲結構的圖。
圖2是示出第一實施方式涉及的存儲模塊的結構例的圖。
圖3是示出存儲芯片的結構例的框圖。
圖4是示出控制寄存器的輸入輸出控制的時序圖。
圖5是示出第二實施方式涉及的存儲模塊的結構例的圖。
圖6是示出存儲芯片的結構例的框圖。
圖7是示出第三實施方式涉及的個人計算機的結構例的圖。
圖8是示出控制信息的寫入/改寫處理的處理步驟的流程圖。
圖9是示出第四實施方式涉及的存儲卡的結構例的圖。
圖10是示出第五實施方式涉及的電路基板的結構例的圖。
符號說明 100存儲模塊；201、202、203...20N存儲芯片；211、212、213、214存儲矩陣；220控制寄存器(變動信息存儲部)；222 SPD存儲部(固定信息存儲部)；231、232、233...23N總線；300個人計算機；318存儲模塊處理程序；400存儲卡；500電路基板
具體實施例方式 (第一實施方式) 參照圖2，說明本發(fā)明的第一實施方式。圖2是示出第一實施方式涉及的存儲模塊的結構例的圖。圖2為本發(fā)明的存儲裝置的一例，但本發(fā)明不限于圖2所示的結構。
存儲模塊100為本發(fā)明涉及的存儲裝置的一例，例如在電路基板搭載有多個存儲芯片201、202...20N。各存儲芯片201、202...20N是構成存儲的構成單元，未必一定是最小構成單元，并且，也可以采用不同的結構。該實施方式中，采用多個存儲芯片201、202...20N來構成存儲模塊100，但也可以采用一個存儲模塊來構成。
該情況下，在各存儲芯片201、202...20N上，多個存儲體，例如設有4組存儲矩陣211、212、213、214，并且，作為存儲控制信息的存儲部，設置有控制寄存器220。各控制寄存器220上分別存儲有存儲芯片201、202...20N的控制信息，該控制信息包括與存儲器有關的各種參數(shù)，例如CAS(Column Array strobe)延時、條強度、附加延遲等。即，控制信息有時是根據(jù)每個存儲芯片201、202...20N而不同，也有時是相同的。
并且，各存儲芯片201～20N上分別連接有總線231、232...23N，可對根據(jù)地址信息確定的存儲芯片201～20N進行數(shù)據(jù)讀寫，并且控制寄存器220中的規(guī)格信息和/或功能信息等控制信息可根據(jù)用于確定存儲芯片201～20N的地址信息來進行寫入或改寫。
根據(jù)相關的結構，搭載在存儲模塊100上的多個存儲芯片201～20N分別根據(jù)各自所具備的控制寄存器220中的控制信息來控制規(guī)格或功能，可以根據(jù)各控制寄存器220的存儲信息而采用不同的結構。換言之，控制寄存器220中的控制信息作為用于識別存儲芯片201～20N或全體存儲模塊100的識別信息或功能信息發(fā)揮作用。
而且，若使控制寄存器220中的控制信息作為存儲芯片201～20N的識別信息發(fā)揮作用，則可以使用該控制信息來確定各存儲芯片201～20N，分別進行數(shù)據(jù)讀寫。能夠構成為一個存儲模塊100，并且能夠以不同的式樣、即不同的規(guī)格或功能分別使用各存儲芯片201～20N，存儲模塊100可以構成靈活性非常高的存儲裝置。
并且，可以將控制寄存器220中的控制信息作為基礎，分別控制各存儲芯片201～20N，所以能夠變更各存儲芯片201～20N或存儲模塊100的參數(shù)，應對使用環(huán)境等，提高作為存儲裝置的優(yōu)化或互換性。
接著，參照圖3，說明設置于該存儲模塊100的存儲芯片201～20N。圖3是示出存儲芯片的結構例的框圖。圖3中，對與圖2相同的部分賦予相同符號。
各存儲芯片201～20N上設置有多個存儲矩陣211～214，并且設置有與各存儲矩陣211～214對應的Row(行)解碼器241、242、243、244以及感應/Column(列)解碼器251、252、253、254。各存儲矩陣211～214中沿多行、多列以矩陣狀配置有多個存儲單元。該情況下，N比特分的地址信號經(jīng)由N比特分的行緩存，通過行地址選擇信號RAS進入Row解碼器241～244，選擇出一行分的存儲單元。并且，通過列地址選擇信號CAS進入感應/Column解碼器251～254，選擇出該列，可進行數(shù)據(jù)讀寫。這樣的動作可以針對各存儲矩陣211～214進行。
如上所述，控制寄存器220中存儲有作為控制信息的CAS延時等，并且通過來自地址總線AB的地址信息進行讀寫。Ao～An是寫入地址、Bo～Bm是存儲體地址。
控制寄存器220上連接有輸入輸出電路280，該輸入輸出電路280上連接有數(shù)據(jù)總線DB，在與外部裝置之間收發(fā)控制信息等數(shù)據(jù)。DQo～DQp是數(shù)據(jù)。
在相關的結構中，如圖4所示，對控制寄存器220賦予時鐘信號CLK(圖4的A)、芯片選擇信號CS(圖4的B)、行地址選擇信號RAS(圖4的C)、列地址選擇信號CAS(圖4的D)、寫入始能信號WE(圖4的E)、作為讀取指令的地址信息Ao～An、Bo～Bm(圖4的F)。通過接收這樣的讀取指令信號，數(shù)據(jù)總線DB從控制寄存器220經(jīng)由輸入輸出電路280得到輸出數(shù)據(jù)DQo～DQp(圖4的G)。
(第二實施方式) 參照圖5和圖6，說明本發(fā)明的第二實施方式。圖5是示出第二實施方式涉及的存儲模塊的結構例的圖，圖6是示出存儲芯片的結構例的框圖。圖5和圖6中，對與圖2和圖3相同的部分賦予相同符號。圖5和圖6是本發(fā)明的存儲裝置的一例，本發(fā)明不限于圖5和圖6所示結構。
如圖5所示，在該實施方式的存儲模塊100中，各存儲芯片201～20N上分別設有作為變動信息存儲部的控制寄存器220和作為固定信息存儲部的SPD存儲部222。該情況下，SPD存儲部222中作為固定控制信息存儲有例如與存儲器有關的各種參數(shù)，例如CAS延時、條強度、附加延時等。并且，控制寄存器220中存儲有從SPD存儲部222讀出的固定控制信息，例如CAS延時等參數(shù)。
而且，該情況下，如圖6所示，各存儲芯片201～20N中，控制寄存器220與SPD存儲部222并列設置，它們分別與輸入輸出電路280連接，從SPD存儲部222讀出的固定控制信息通過輸入輸出電路280輸出到外部，或存儲到控制寄存器220中。通過存儲于該控制寄存器220的控制信息，決定存儲矩陣211～214的功能或動作。
其他動作或功能與第一實施方式相同，所以省略說明。
(第三實施方式) 參照圖7和圖8，說明本發(fā)明的第三實施方式。圖7是示出第三實施方式涉及的個人計算機(PC)的結構例的圖，圖8是示出存儲部的存儲信息的寫入或讀出處理的處理步驟的流程圖。圖7中，對與圖2或圖5相同的部分賦予相同符號。
該PC300是具備存儲模塊100的電子設備的一例，構成為可根據(jù)地址信息，讀取或?qū)懭氪鎯δK100的存儲芯片201～20N中的各控制寄存器220的存儲信息。
該PC300上設置有CPU(Central Processing Unit)302，該CPU 302上經(jīng)由總線304連接有北橋芯片(芯片·組)306，北橋芯片306上連接有存儲模塊100，并且，經(jīng)由南橋芯片308連接有輸入輸出(I/O)接口部310。北橋芯片306是進行CPU 302與存儲模塊100之間的數(shù)據(jù)收發(fā)的單元，南橋芯片308是進行CPU 302與I/O接口部310之間的數(shù)據(jù)收發(fā)的單元。
存儲模塊100具備如上所述的(圖2和圖3、或圖5和圖6)的結構，賦予相同符號，省略說明。
而且，介于南橋芯片308和I/O接口部310之間的總線312上連接有由非易失性存儲器等構成的存儲部314，該存儲部314中存儲有BIOS(Basic Input/Output System基本輸入/輸出系統(tǒng))316或存儲模塊處理程序318，該存儲模塊處理程序318用于寫入或改寫存儲模塊100的控制寄存器220中的規(guī)格信息和/或功能信息等控制信息。存儲模塊處理程序318也可以采用存儲于由硬盤裝置(HDD)等非易失性存儲構成的存儲裝置320中的操作系統(tǒng)(OS)來執(zhí)行。并且，輸入輸出接口部310上連接有輸入輸出裝置，例如鍵盤、未圖示的顯示裝置322。
在相關的結構中，參照圖8，說明存儲模塊100的控制信息的寫入或改寫。圖8是示出其處理步驟的流程圖。
通常的存儲器訪問針對存儲的地址進行，但在讀取或?qū)懭胱鳛榭刂菩畔⒌膮?shù)時，針對用于對存儲·控制器即北橋芯片306中的指令寄存器進行參數(shù)信息的讀取或?qū)懭氲鹊牡刂愤M行訪問，并且，為了參數(shù)的讀取等，而對數(shù)據(jù)寄存器的地址進行訪問。
存儲的初始化步驟如下首先，寫入指令(參數(shù)信息讀取)(步驟S1)，接著讀取參數(shù)信息(步驟S2)。接著，寫入指令(參數(shù)信息寫入)(步驟S3)，結束該處理。其結果，對存儲模塊100的控制寄存器220寫入表示規(guī)格或功能的控制信息，或進行更新。
(第四實施方式) 參照圖9，說明本發(fā)明的第四實施方式。圖9是示出第四實施方式涉及的存儲卡的結構例的圖。圖9中，對與圖2或圖3相同的部分賦予相同符號。
該存儲卡400是已經(jīng)敘述過的存儲模塊100的具體實施例，電路基板402上形成有插入于主板側的插座中以實現(xiàn)電連接的連接器部404、406，連接器部404側上搭載有4組存儲芯片411、412、413、414，連接器部406側上搭載有4組存儲芯片421、422、423、424。各存儲芯片411～414、421～424上搭載有如上所述的存儲矩陣211～214和控制寄存器220。該情況下，可以將SPD存儲部222與控制寄存器220一起并列設置。
根據(jù)這種存儲卡400，如上所述，可以采用不同的規(guī)格和功能分別使用，可以構成靈活性非常高的存儲裝置，能夠變更規(guī)格和功能來應對使用環(huán)境等，能夠提高作為存儲器的優(yōu)化或互換性。
(第五實施方式) 參照圖10，說明本發(fā)明的第五實施方式。圖10是示出第五實施方式涉及的電路基板的結構例的圖。圖10中，對與圖7或圖9相同的部分賦予相同符號。
該電路基板500上搭載有存儲器插槽502，該存儲器插槽502用于裝配搭載了上述存儲模塊100的存儲卡400，并搭載有北橋芯片306。北橋芯片306和存儲器插槽502通過總線連接，可收發(fā)數(shù)據(jù)。
根據(jù)該電路基板500，可以寫入搭載在存儲卡400上的控制寄存器220的控制信息，能夠?qū)崿F(xiàn)靈活性高的存儲器訪問。
(其他實施方式等) 對于上述實施方式的變形例或特征事項等，舉例說明如下。
(1)如上述實施方式中的說明，存儲模塊100涵蓋存儲接口的功能，可維持高度互換性。該情況下，互換性維持是指，例如搭載了存儲芯片的模塊可以永久使用。
(2)存儲芯片201～20N的控制寄存器220可以具備基于程序的判斷功能。該情況下，可以采用當接口的定時根據(jù)世代而不同時，獨立地設置控制用接口來進行識別的方法。
(3)上述實施方式中，作為存儲裝置的應用例即電子設備，示出了PC300，但本發(fā)明可以廣泛應用于具有PC功能的電視裝置、服務器裝置、電話裝置等中。
如上所述，說明了本發(fā)明的最優(yōu)選的實施方式等，但本發(fā)明不限于上述記載，本領域的技術人員可以根據(jù)權利要求中記載的、或說明書中公開的發(fā)明思想，進行變形或變更，自不必說，相關的變形或變更也包含在本發(fā)明的范圍內(nèi)。
產(chǎn)業(yè)上的可利用性 本發(fā)明在存儲芯片的內(nèi)部具備用于對存儲芯片的控制信息進行存儲的控制寄存器等存儲部，可以以存儲芯片單位使用，能夠使存儲芯片應對式樣變更等環(huán)境變化，可以提高存儲器的靈活性、優(yōu)化或互換性，因而是非常有用的。
權利要求
1.一種存儲裝置，其具備一個或多個存儲芯片，該存儲裝置的特征在于，
在所述存儲芯片內(nèi)具備存儲與所述存儲芯片有關的控制信息的存儲部，針對該存儲部可進行所述控制信息的寫入或讀出。
2.根據(jù)權利要求1所述的存儲裝置，其特征在于，所述存儲部由控制寄存器構成。
3.根據(jù)權利要求1所述的存儲裝置，其特征在于，所述存儲芯片具備一個或多個存儲矩陣。
4.根據(jù)權利要求1所述的存儲裝置，其特征在于，在所述存儲芯片內(nèi)具備固定信息存儲部，該固定信息存儲部用于存儲與所述存儲芯片有關的控制信息之中的固定信息。
5.根據(jù)權利要求4所述的存儲裝置，其特征在于，可將所述固定信息存儲部中的所述固定信息傳送給所述存儲芯片內(nèi)的所述存儲部。
6.一種存儲裝置的控制方法，該存儲裝置具備一個或多個存儲芯片，該存儲裝置的控制方法的特征在于，
該控制方法包括執(zhí)行如下處理的步驟針對存儲與所述存儲芯片有關的控制信息的存儲部進行所述控制信息的寫入或讀出。
7.一種由計算機執(zhí)行的存儲裝置的控制程序，該控制程序使所述計算機執(zhí)行如下步驟針對存儲芯片的存儲部進行控制信息的寫入或讀出。
8.一種存儲卡，其具備一個或多個存儲芯片，該存儲卡的特征在于，
在所述存儲芯片內(nèi)具備存儲與所述存儲芯片有關的控制信息的存儲部，針對該存儲部可進行所述控制信息的寫入或讀出。
9.根據(jù)權利要求8所述的存儲卡，其特征在于，所述存儲部由控制寄存器構成。
10.根據(jù)權利要求8所述的存儲卡，其特征在于，所述存儲芯片具備一個或多個存儲矩陣。
11.根據(jù)權利要求8所述的存儲卡，其特征在于，在所述存儲芯片內(nèi)具備固定信息存儲部，該固定信息存儲部用于存儲與所述存儲芯片有關的控制信息之中的固定信息。
12.根據(jù)權利要求11所述的存儲卡，其特征在于，可將所述固定信息存儲部中的所述固定信息傳送給所述存儲部。
13.一種電路基板，其搭載有具備一個或多個存儲芯片的存儲裝置，該電路基板的特征在于，
在所述存儲芯片內(nèi)具備存儲與所述存儲芯片有關的控制信息的存儲部，針對該存儲部可進行所述控制信息的寫入或讀出。
14.一種電路基板，其特征在于，該電路基板具備用于裝配權利要求8、9、10、11或12的存儲卡的插槽。
15.一種電子設備，其特征在于，該電子設備使用了權利要求1、2、3、4或5的存儲裝置。
16.一種電子設備，其特征在于，該電子設備使用了權利要求8、9、10、11或12的存儲卡。
全文摘要
本發(fā)明提供存儲裝置、其控制方法及控制程序、存儲卡、電路基板以及電子設備。本發(fā)明的存儲裝置具備一個或多個存儲芯片，在所述存儲芯片(210～21N)內(nèi)具備用于存儲與所述存儲芯片有關的控制信息的存儲部(控制寄存器220、SPD存儲部222)，針對該存儲部可進行所述控制信息的寫入或讀出，可以任意設定對各存儲芯片的控制信息，在具備多個存儲芯片的情況下，可以獨立使用各存儲芯片。
文檔編號G11C11/401GK101401078SQ20068005392
公開日2009年4月1日 申請日期2006年3月31日 優(yōu)先權日2006年3月31日
發(fā)明者宮本十四廣, 瀧上明夫, 豬子昌哉, 鈴木貴善, 小野博之 申請人:富士通株式會社