專利名稱:內(nèi)建式自我測試啟動方法及其系統(tǒng)的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及一種存儲器測試,特別是涉及一種改善后的存儲器內(nèi)建式自我測試(Memory built-In Self Test,MBIST)設(shè)計或是邏輯內(nèi)建式自我測試(Logic built-In Self Test,LBIST)設(shè)計。
背景技術(shù):
存儲器芯片為一種由數(shù)百萬個晶體管與電容所組成的集成電路(Integrated Circuit,IC)。在現(xiàn)今的商業(yè)界中具有許多類型的存儲器裝置。大家所熟知的幾種存儲器類型包括只讀存儲器(Read-Only Memory,ROM)、可編程只讀存儲器(Programmable Read-Only Memory,PROM)、可擦可編程只讀存儲器(Erasable Programmable Read-Only Memory,EPROM)以及閃存(Flash Memory)。雖然每一種類型的存儲器均具有獨特的特性,但是上述所有的存儲器共同存儲非易失性數(shù)據(jù)。也就是當電力消失時,存儲于上述存儲器中的數(shù)據(jù)并不會遺失。存儲于這些芯片中的數(shù)據(jù)是不可改變的,或是必需通過特定的操作程序而對存儲于這些芯片中的數(shù)據(jù)進行變更。
隨機存取存儲器(Random Access Memory,RAM)為另外一種大家所熟知的計算機存儲器形式。由于只要知道數(shù)據(jù)所在的列與行即可存取隨機存取存儲器中的任何存儲單元,因此稱之為隨機存取存儲器。動態(tài)隨機存取存儲器(Dynamic Random Access Memory,DRAM)為最普遍的計算機存儲器形式,其中一個晶體管與一個電容搭配形成代表一個位數(shù)據(jù)的存儲單元。電容使位信息維持于0或1。作為切換器的晶體管使存儲器芯片上的控制電路讀取電容或是改變狀態(tài)。電容就像是可用以存儲電子的小桶子。如要將1存儲于存儲單元,則以電子裝滿上述桶子。如要將0存儲于存儲單元,則上述桶子為空的。電容桶子所遭遇的問題為其漏電。在幾毫秒內(nèi),裝滿電子的桶子會變?yōu)榭盏摹R虼?,為了使動態(tài)存儲器工作,CPU或是存儲器控制器在放電之前必須對所有維持于1的電容執(zhí)行再充電,因此存儲器控制器讀取存儲器并且立即將所讀取的數(shù)據(jù)寫回存儲器。這樣的更新(refresh)操作每秒自動執(zhí)行數(shù)千次。
IC中較大且較復雜的邏輯設(shè)計便需要較精密的測試,以確保這些IC的性能無故障(fault-free)。在簡單的模式中,IC的測試包括套用許多測試樣本(test pattern)至電路的輸入端并且監(jiān)視電路的輸出端以檢測錯誤的發(fā)生。錯誤覆蓋率(fault coverage)表示測試樣本在檢測潛在錯誤中的每個錯誤的功效。因此,當一組測試樣本可測試實質(zhì)上的每個潛在錯誤時即可達成將近100%的錯誤覆蓋率。
為了達到較佳的錯誤覆蓋率以及較低的測試成本,當提供合理的錯誤覆蓋率時,可通過自動測試樣本產(chǎn)生器(Automatic Test Pattern Generation,ATPG)產(chǎn)生一組最小測試樣本。必須注意的是,在決定ATPG時,每個測試樣本設(shè)計用以測試最大數(shù)量的錯誤。對于現(xiàn)今復雜的IC而言,測試架構(gòu)可加入IC設(shè)計中,使IC可快速地自我測試。這些內(nèi)建式自我測試(Built-InSelfTest,BIST)架構(gòu)可包括各種不同的樣本產(chǎn)生器,其中最典型的一種樣本產(chǎn)生器為偽隨機樣本產(chǎn)生器(pseudorandom pattern generator)。在測試設(shè)計中,當測試樣本經(jīng)過掃描鏈(scan chain)傳播后通過分析輸出值而判斷是否檢測到錯誤。存儲器內(nèi)建式自我測試代表一種產(chǎn)生用以通過存儲器本身來測試嵌入計算機系統(tǒng)的存儲器的測試樣本的系統(tǒng)及方法。
圖1A與圖1B顯示設(shè)置于存儲裝置中的高階功能塊(function block)與存儲器內(nèi)建式自我測試系統(tǒng)100整合的示意圖。存儲器內(nèi)建式自我測試系統(tǒng)100包括具有數(shù)個功能塊(例如地址/數(shù)據(jù)產(chǎn)生器)的內(nèi)建式自我測試模塊102、至少一個比較器104、錯誤信息存儲裝置106以及至少一個待測存儲器108。圖1A顯示一個存儲器對應一個內(nèi)建式自我測試模塊(one-BIST-one-memory)的架構(gòu),其中每個存儲器108具有與其直接對應的內(nèi)建式自我測試模塊102。內(nèi)建式自我測試模塊102根據(jù)預定測試樣本產(chǎn)生適當?shù)目刂?、地址以及輸入?shù)據(jù)至待測存儲器108。待測存儲器將會根據(jù)預定測試樣本響應適當?shù)妮敵觥1容^器104用以比較存儲器輸出值與期望值。當存儲器輸出值不符合期望值時,將錯誤碼信息存儲于存儲裝置中(例如錯誤碼存儲模塊)。錯誤碼信息通常包括測試樣本編號、通過測試向量編號、X-與Y-地址以及位編號。
圖1B顯示利用一個內(nèi)建式自我測試模塊102來測試多個存儲器模塊。圖1B的系統(tǒng)操作與圖1A的系統(tǒng)操作相同,除了控制、地址、數(shù)據(jù)輸入以及數(shù)據(jù)輸出從待測存儲器模塊經(jīng)由至少一個非待測存儲器而至內(nèi)建式自我測試模塊102執(zhí)行測試。這些信號通常設(shè)置為至少一個掃描鏈,如此一來數(shù)據(jù)便可更有效率的移入(shift in)或移出(shift out)。
隨著存儲裝置的尺寸逐漸增加,錯誤碼存儲裝置的尺寸可能非常的龐大。尤其是當缺陷密度(defect density)較高時、存儲容量較大或是具有多個待測存儲器時,內(nèi)建式自我測試模塊102本身的整合成本可能非常的昂貴。
因此,期望改善存儲器的設(shè)計,使其適用于存儲器內(nèi)建式自我測試系統(tǒng)。
發(fā)明內(nèi)容
有鑒于此,本發(fā)明提供一種用以啟動存儲器裝置中內(nèi)建式自我測試的方法與系統(tǒng)。在至少一個存儲器模塊中配置具有預定尺寸的至少一個存儲器區(qū)段作為測試結(jié)果模塊后,啟動適用于待測電路的內(nèi)建式自我測試,其中測試結(jié)果模塊并沒有被測試。測試結(jié)果存儲于測試結(jié)果模塊中。
圖1A與圖1B顯示傳統(tǒng)適用于具有整合內(nèi)建式自我測試功能的存儲器系統(tǒng)設(shè)計。
圖2A與圖2B顯示根據(jù)本發(fā)明實施例所述的改善的適用于具有整合內(nèi)建式自我測試功能的存儲器系統(tǒng)設(shè)計。
主要元件符號說明100、200~存儲器內(nèi)建式自我測試系統(tǒng)102、206~內(nèi)建式自我測試模塊104~比較器 106~錯誤信息存儲裝置108~待測存儲器 202~測試結(jié)果模塊204~存儲器模塊 208~錯誤碼緩存器具體實施方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂,下文特舉出較佳實施例,并配合附圖,作詳細說明如下實施例
本發(fā)明提供一種將待測存儲器模塊的一部分作為存儲裝置的方法與系統(tǒng),如此一來便不需要安裝任何適用于內(nèi)建式自我測試的額外的存儲裝置,因此可以節(jié)省裝置面積,其中存儲裝置用以存儲測試信息。系統(tǒng)還包括測試電路,且待測電路電性耦接至測試電路。待測電路包括至少一個存儲器塊和/或至少一個邏輯電路塊。存儲器塊包括易失性存儲器以及非易失性存儲器。大家所熟知的幾種存儲器類型包括靜態(tài)隨機存取存儲器(Static RandomAccess Memory,SRAM)、動態(tài)隨機存取存儲器、電子熔線(electrical fuse)、只讀存儲器、可編程只讀存儲器、可擦可編程只讀存儲器、電可擦可編程只讀存儲器(Electrically Erasable Programmable Read-Only Memory,EEPROM)、閃存、多階非易失性存儲器(multilevel nonvolatile memory)、鐵電存儲器(ferroelectric memory)、磁性隨機存取存儲器(Magnetic Random AccessMemory,MRAM)以及相變非易失性存儲器(phase-change nonvolatilememory),每一種類型的存儲器均具有獨特的特性。邏輯電路塊包括組合電路(combinational circuit)和/或時序電路(sequential circuit)。
圖2A顯示根據(jù)本發(fā)明實施例所述的改善后的存儲器內(nèi)建式自我測試系統(tǒng)200。當每個存儲器模塊具有對應的內(nèi)建式自我測試模塊時,這樣的存儲器內(nèi)建式自我測試系統(tǒng)200又叫做一個存儲器對應一個內(nèi)建式自我測試模塊架構(gòu)。本發(fā)明使用存儲器模塊204的一部分202來存儲測試信息,因此不需要額外的存儲裝置來處理內(nèi)建式自我測試。例如,存儲器模塊204的預定起始部分(例如一半的存儲器模塊)可用來檢查存儲器是否正常工作。當具有任何缺陷時,可對存儲器模塊204的次部分(sub-portion)(例如四分之一的存儲器模塊)再執(zhí)行更進一步的測試。上述步驟可持續(xù)進行,直到找到具有最小尺寸的無錯誤(clear)且連續(xù)部分的存儲器模塊。這個空間又叫做測試結(jié)果模塊(test result module),可用于存儲測試結(jié)果,例如錯誤碼。測試結(jié)果模塊的最小尺寸可選擇性地預先決定,且至少會執(zhí)行一次存儲器測試來識別測試結(jié)果模塊。內(nèi)建式自我測試模塊206具有至少一個錯誤碼緩存器(fail code register,F(xiàn)CR)208,用以提供多個指標來指出適用于測試結(jié)果模塊202的有效存儲空間配置,例如存儲器的起始或結(jié)束地址等。必須注意的是,保留給測試結(jié)果模塊202的存儲器空間不一定是連續(xù)的。只要錯誤碼緩存器208提供更多的指標來指出這些非連續(xù)區(qū)段的位置與尺寸,保留給測試結(jié)果模塊202的存儲器空間即可以是存儲器模塊204的不同位置中的區(qū)段。
在第一實施例中,一旦識別出測試結(jié)果模塊202,BIST為MBIST且BIST模塊開始測試整個存儲器模塊204,除了要存取被測試結(jié)果模塊標識為屏蔽(masked)的空間的指令外,并且可將這些指令變更為NOP指令,如此一來就不會對被屏蔽的存儲空間執(zhí)行測試。BIST包括全速測試(at-speed test)或是壓力模式測試(stress-mode test)。壓力模式測試包括過驅(qū)動測試(over-drive test)或是欠驅(qū)動測試(under-drive test)。BIST模塊提供測試相關(guān)數(shù)據(jù),例如測試樣本、測試樣本編號、通過測試或錯誤向量編號、輸入/輸出位錯誤總數(shù)、X-與Y-地址、存儲體地址(bank address)、數(shù)據(jù)極性以及地址至存儲器模塊,并且迫使存儲器模塊產(chǎn)生輸出數(shù)據(jù),其中輸出數(shù)據(jù)通過比較器來檢查測試結(jié)果。
在第二實施例中,BIST為LBIST且BIST模塊開始測試邏輯電路塊(未圖示)和/或整個存儲器模塊204,除了要存取被測試結(jié)果模塊標識為屏蔽的空間的指令外,并且可將這些指令變更為NOP指令,如此一來就不會對被屏蔽的存儲空間執(zhí)行測試。BIST包括全速測試或是壓力模式測試。壓力模式測試包括過驅(qū)動測試或是欠驅(qū)動測試。BIST模塊提供測試相關(guān)數(shù)據(jù),例如錯誤位、位極性、錯誤向量、X-與Y-地址、存儲體地址、數(shù)據(jù)極性以及地址至邏輯電路塊,并且迫使存儲器模塊產(chǎn)生輸出數(shù)據(jù),其中輸出數(shù)據(jù)通過比較器來檢查測試結(jié)果。期望測試結(jié)果或是待測電路樣版包括ROM或緩存器。
在一實施例中,在完成一次測試之后且將錯誤地址信息丟到(dump)指定的測試結(jié)果模塊之前,F(xiàn)CR提供足夠的空間來暫存錯誤地址。由于過多的錯誤信息存儲于指定的空間而使得測試結(jié)果模塊的空間被用完時,可傳送一個標志(flag)來中止測試。
圖2B顯示根據(jù)本發(fā)明另一實施例所述的多個存儲器對應一個內(nèi)建式自我測試模塊(one-BIST-multiple-memory)的架構(gòu)。當多個存儲器模塊對應至一個內(nèi)建式自我測試模塊時,配置至少一個存儲器模塊的部分空間作為測試結(jié)果模塊202。測試結(jié)果模塊至少具有存儲單元的錯誤地址。測試結(jié)果模塊202的尺寸可以為有彈性的或是根據(jù)經(jīng)過BIST的存儲器模塊的尺寸而動態(tài)定義的。一般來說,存儲器尺寸越小,可能產(chǎn)生的錯誤地址就越少且測試結(jié)果模塊的尺寸也會越小。因此,一開始可定義測試結(jié)果模塊的尺寸為一合理的最小值(reasonable minimum),再根據(jù)經(jīng)過BIST的存儲器模塊數(shù)量來動態(tài)決定測試結(jié)果模塊的尺寸,并且擴充測試結(jié)果模塊的尺寸。
一旦定義了特定存儲器模塊,部分的特定存儲器模塊即成為測試結(jié)果模塊。必須注意的是,決定測試結(jié)果模塊的存儲器空間的方法如上述圖2A的說明。一般來說,存儲器模塊為一個接著一個測試,除了測試包括測試結(jié)果模塊的存儲器模塊之外,存取測試結(jié)果模塊的指令會被屏蔽(mask)并且變?yōu)镹OP。
BIST模塊中的錯誤碼緩存器提供多個指針,用以指出每個待測存儲器模塊所對應的測試結(jié)果信息。測試結(jié)果信息包括起始地址、結(jié)束地址、測試樣本、測試樣本編號、通過測試結(jié)果或錯誤結(jié)果、通過測試向量編號或錯誤向量編號、輸入/輸出位錯誤數(shù)量、X-與Y-地址、存儲體地址、數(shù)據(jù)極性以及對應于每個存儲器模塊所配置的尺寸,然其并非用以限定本發(fā)明的范圍。如上所述,當具有適當?shù)腻e誤碼緩存器設(shè)計時,測試結(jié)果模塊不需要為連續(xù)的存儲器區(qū)段,且測試結(jié)果模塊可以分散的配置。必須注意的是,本發(fā)明所使用專門術(shù)語“存儲器區(qū)段”并不表示任何固定尺寸的區(qū)段。只要識別出存儲器區(qū)段的起始與結(jié)束地址,存儲器區(qū)段即可為任何尺寸。
另一種適用于測試結(jié)果模塊的空間配置的選擇為從數(shù)個存儲器模塊中配置存儲器空間,以存儲測試結(jié)果信息。此外,必須注意的是,雖然圖2B顯示通過其它存儲器模塊來存取一存儲器模塊的獨特架構(gòu),但是數(shù)個存儲器模塊可以獨立地設(shè)置,且每個存儲器模塊均可通過總線與BIST模塊溝通而不需經(jīng)過另一存儲器模塊。此外,必須注意的是,至少一個邏輯模塊可以獨立地設(shè)置,且每個存儲器模塊均可通過總線與BIST模塊溝通而不需經(jīng)過存儲器模塊。
以上介紹根據(jù)本發(fā)明所述的較佳實施例。必須說明的是,本發(fā)明提供了許多可應用的發(fā)明概念,所揭示的特定實施例僅是說明達成以及使用本發(fā)明的特定方式,不可用以限制本發(fā)明的范圍。
本發(fā)明雖以較佳實施例揭示如上,然而其并非用以限定本發(fā)明的范圍,任何本領(lǐng)域技術(shù)人員,在不脫離本發(fā)明的精神和范圍內(nèi),可做若干改動,因此本發(fā)明的保護范圍當視所附權(quán)利要求范圍所界定者為準。
權(quán)利要求
1.一種內(nèi)建式自我測試啟動方法,適用于啟動待測電路中的內(nèi)建式自我測試,包括在至少一個存儲器模塊中配置具有預定尺寸的至少一個存儲器區(qū)段,作為測試結(jié)果模塊;啟動適用于上述待測電路的內(nèi)建式自我測試;以及存儲測試結(jié)果于上述測試結(jié)果模塊中。
2.如權(quán)利要求1所述的內(nèi)建式自我測試啟動方法,其中所述內(nèi)建式自我測試為存儲器內(nèi)建式自我測試。
3.如權(quán)利要求2所述的內(nèi)建式自我測試啟動方法,其中所述內(nèi)建式自我測試提供多個指標用以指出上述測試結(jié)果模塊的起始地址以及結(jié)束地址。
4.如權(quán)利要求1所述的內(nèi)建式自我測試啟動方法,其中所述內(nèi)建式自我測試為邏輯內(nèi)建式自我測試。
5.如權(quán)利要求4所述的內(nèi)建式自我測試啟動方法,其中所述內(nèi)建式自我測試提供多個指標用以指出上述測試結(jié)果模塊的起始地址以及結(jié)束地址。
6.如權(quán)利要求1所述的內(nèi)建式自我測試啟動方法,其中所述待測電路電性耦接至測試電路。
7.如權(quán)利要求1所述的內(nèi)建式自我測試啟動方法,其中所述內(nèi)建式自我測試包括全速測試以及壓力模式測試其中之一。
8.一種內(nèi)建式自我測試系統(tǒng),具有內(nèi)建式自我測試功能,包括測試結(jié)果模塊,具有由至少一個存儲器模塊中的至少一個存儲器區(qū)段所定義的預定尺寸;以及內(nèi)建式自我測試模塊,用以啟動適用于待測電路的所述內(nèi)建式自我測試,其中多個測試結(jié)果存儲于所述存儲器模塊中的所述測試結(jié)果模塊。
9.如權(quán)利要求8所述的內(nèi)建式自我測試系統(tǒng),其中所述存儲器模塊包括易失性存儲器。
10.如權(quán)利要求8所述的內(nèi)建式自我測試系統(tǒng),其中所述測試結(jié)果包括測試樣本編號、通過測試向量編號或是錯誤向量編號以及輸入/輸出位錯誤數(shù)量至少其中之一。
11.如權(quán)利要求8所述的內(nèi)建式自我測試系統(tǒng),其中所述待測電路包括至少一個邏輯電路塊。
12.如權(quán)利要求11所述的內(nèi)建式自我測試系統(tǒng),其中所述待測電路的測試結(jié)果包括多個錯誤位、位極性以及錯誤向量至少其中之一。
13.如權(quán)利要求8所述的內(nèi)建式自我測試系統(tǒng),其中所述存儲器模塊包括非易失性存儲器。
全文摘要
本發(fā)明揭示用以啟動待測電路中內(nèi)建式自我測試的方法與系統(tǒng)。在至少一個存儲器模塊中配置具有預定尺寸的至少一個存儲器區(qū)段作為測試結(jié)果模塊后,啟動適用于待測電路的內(nèi)建式自我測試,其中測試結(jié)果模塊并沒有被測試。測試結(jié)果存儲于測試結(jié)果模塊中。
文檔編號G11C29/12GK1979690SQ200610164288
公開日2007年6月13日 申請日期2006年12月8日 優(yōu)先權(quán)日2005年12月9日
發(fā)明者莊建祥 申請人:臺灣積體電路制造股份有限公司