專利名稱：深亞微米動(dòng)態(tài)存儲(chǔ)器的信號(hào)放大電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種集成電路放大器，特別涉及的是一種針對(duì)深亞微米動(dòng)態(tài) 存儲(chǔ)器的信號(hào)放大電路。
背景技術(shù)：
1. 氮氧化硅SiON柵介質(zhì)的特性
隨著場效應(yīng)管MOSFET的尺寸不斷縮減，為了維持對(duì)漏極電流的良好的可控 性，需要減小柵介質(zhì)的厚度。在100納米以下CMOS工藝中，柵氧化層的厚度已 經(jīng)在2納米以下。隨著尺寸的不斷縮小，柵極漏電以及可靠性問題比如柵電極的 硼滲透，成為一個(gè)緊迫的問題。
當(dāng)工藝尺寸在180nm以下時(shí)，工業(yè)界已經(jīng)不再采用純Si02作為柵絕緣體， 而是采用通過對(duì)氧化物熱氮化處理形成的低摻雜氮氧化物作為柵絕緣體，以阻止 P+多柵極的硼滲透。純S i02的介電常數(shù)k值是3.9;而對(duì)S i02進(jìn)行氮重?fù)诫s可 使介電常數(shù)k提高到接近Si3N4k=7.8,從而降低柵的漏電流。
現(xiàn)在90nm技術(shù)節(jié)點(diǎn)使用的重?fù)诫s氮氧化硅可以有兩種方法生成。或是由氧 化物的熱氮化法，或是等離子體氮化法，由氮化合工程在S i()2氧化層加入一定比 例的氮。摻雜30%氮的SiON的介電常數(shù)值是6，柵的漏電流Ig大約降低了 1000 倍。這種高摻雜的氮化物可以通過氮氧N/0或是氧氮0/N堆疊結(jié)構(gòu)，結(jié)合氮化或 是氧化工藝生成。
使用SiON成功的關(guān)鍵是精確控制SiON中氮的成分。據(jù)報(bào)道SiON膜的厚度 非常均勻在整個(gè)晶圓膜厚波動(dòng)小于1% ,而氮成分的均勻性較差在整個(gè)晶圓氮成 分波動(dòng)可達(dá)8.66% 。由于等離子體氮化法工藝PN-O造成的氮的成分在晶圓上波 動(dòng)直接導(dǎo)致了器件閾值電壓的波動(dòng)。氮成分的波動(dòng)對(duì)器件閾值電壓造成的影響如 下PMOS器件的閾值電壓是45mV/%N， NMOS器件的閾值電壓是15mV/%N。 因此，在同樣的SiON膜厚度的波動(dòng)和氮成分的波動(dòng)下，PMOS器件的閾值電壓 的波動(dòng)比NMOS器件的閾值電壓的波動(dòng)大得多。
2. 場效應(yīng)晶體管工作電壓
MOSFET工作電壓的降低和溝道長度的縮短幾乎是一致的，因?yàn)檫@樣使得溝 道內(nèi)的電場強(qiáng)度基本不變，從而使溝道關(guān)斷時(shí)漏電和柵極的漏電控制在 一 個(gè)可以 接受的范圍。例如，當(dāng)工藝節(jié)點(diǎn)從0.18nm降到0.13|im時(shí)，工作電壓從1.8V降到 1.2V。工作電壓降低的好處是電路的動(dòng)態(tài)功耗以平方關(guān)系降低，這是不斷縮小溝 道長度的動(dòng)因之一。然而，這也為集成電路如存儲(chǔ)器設(shè)計(jì)帶來了巨大的挑戰(zhàn)。
3.普通的動(dòng)態(tài)存儲(chǔ)器DRAM信號(hào)放大方案
DRAM是指動(dòng)態(tài)隨機(jī)存儲(chǔ)器。動(dòng)態(tài)是指為了保證不丟失存儲(chǔ)位信息，需要周 期性刷新DRAM單元。DRAM單元的面積小，容量大。通過恰當(dāng)?shù)姆庋b，DRAM 可以有很高的數(shù)據(jù)率。由于這些原因，大容量的主存儲(chǔ)器的設(shè)計(jì)中仍采用DRAM 作為基本單元，內(nèi)嵌式動(dòng)態(tài)存儲(chǔ)器越來越多地應(yīng)用于SOC芯片。
DRAM存儲(chǔ)器陣列由字線行和位線列組成。每一行和列的交叉點(diǎn)是一個(gè)存儲(chǔ) 單元，存儲(chǔ)單元由一個(gè)晶體管和一個(gè)電容組成。單元的數(shù)據(jù)決定于存儲(chǔ)在電容中 的電荷，晶體管的開關(guān)控制數(shù)據(jù)的存取。當(dāng)字線被選中，晶體管打開時(shí)，存儲(chǔ)在 電容中的電荷通過電荷共享使位線電壓改變，然后通過靈敏放大電路將位線電壓 的微小改變放大，從而讀出數(shù)據(jù)。當(dāng)然，也可根據(jù)待寫入的數(shù)據(jù)強(qiáng)制設(shè)置位線電 壓，改變存儲(chǔ)在電容中的電荷，從而完成數(shù)據(jù)的寫入。DRAM的其余部分支持電 路，完成存儲(chǔ)陣列字線和位線讀寫的控制操作。
靈敏放大電路是DRAM最重要的電路。差分的靈敏放大電路用于大多數(shù) CMOS存儲(chǔ)器中，因?yàn)榕c非差分的信號(hào)放大器相比，它更能夠從噪聲中辨認(rèn)出微 小的信號(hào)。交叉耦合差分放大器由于它的速度快，結(jié)構(gòu)簡單和同時(shí)具備回寫功能， 被廣泛應(yīng)用于DRAM的靈敏放大電路。柵級(jí)與漏級(jí)之間的交叉耦合實(shí)現(xiàn)了正反 饋，提高了放大器增益，降低了開關(guān)和延遲時(shí)間。
有許多種電容存儲(chǔ)電荷靈敏放大的機(jī)制，最常用的信號(hào)放大方案是Vcc/2方 案，如圖1所示為普通DRAM的Vcc/2靈敏放大電路，靈敏放大電路的核心電路 是由PMOS晶體管Pl、 P2、 P3和NMOS晶體管N6、 N7、 N9組成的交叉耦合差 分放大電路103。NMOS晶體管N3、N4為位線預(yù)充電電路，N5、N8為位線BL/BL—B 與數(shù)據(jù)線DA/DA一B之間的開關(guān)。Vref為位線預(yù)充電壓源，通常設(shè)置為VCC/2。
在讀寫操作開始之前，DRAM單元101、 102處于預(yù)充電狀態(tài)，數(shù)據(jù)開關(guān)控 制信號(hào)DAEN為低，預(yù)充電控制信號(hào)PRC為高，位線BL和BL—B預(yù)充電到Vref 即VCC/2。在字線選中時(shí)，PRC首先變?yōu)榈?，關(guān)斷預(yù)充電電路。4艮i殳選中的字線
為WLO， DRAM單元101通過電荷再分布拉升位線BL電平(若CO存儲(chǔ)高電平) 或降低位線BL電平(若CO存儲(chǔ)低電平)，而位線BL一B維持預(yù)充電電壓VCC/2。 因此，在電荷再分布結(jié)束后，位線BL與BL—B之間形成電位差。
SA設(shè)為高，SA—B設(shè)為低，靈敏放大電路工作，將位線BL和BL—B的電位 差放大。然后將DAEN設(shè)為高，N5、 N8導(dǎo)通，放大后的位線數(shù)據(jù)可順利讀出送 到數(shù)據(jù)線DA/DA一B ，從而讀出數(shù)據(jù)。
在差分放大過程中，需要將選通的位線(連接選擇的存儲(chǔ)單元的位線，即激 活位線)與一個(gè)參考位線(并不連接存儲(chǔ)單元)相比。如果激活位線與參考位線 之間的電壓差為正，該正信號(hào)被放大到邏輯"l"，反之負(fù)信號(hào)被放大到邏輯"0"。 參考位線電位設(shè)置必須使靈敏放大電路能清晰的區(qū)分出存儲(chǔ)單元中的高電平和低 電平。通常DRAM的激活位線與參考位線的預(yù)充電位設(shè)為Vcc/2。激活位線電平 低于參考位線電平，從單元對(duì)中讀出低電平，即邏輯"0"。激活位線電平高于參考 位線電平，從單元對(duì)中讀出高電平，即邏輯"1"。對(duì)于靈敏放大電路而言，Vcc/2預(yù) 充電位是其共模電壓。
靈敏放大電路的靈敏度，即靈敏放大電路的最小可檢測信號(hào)是由靈敏放大電 路的輸入失調(diào)電壓決定的。輸入失調(diào)電壓是使靈敏放大電路差分輸出為零時(shí)在其 輸入端應(yīng)施加的差分輸入電壓。導(dǎo)致輸入失調(diào)電壓的因素有Vth不匹配，溝道的 導(dǎo)電率不匹配，位線負(fù)載不匹配。其中，Vth不匹配是主要因素，采用電路技巧可 以補(bǔ)償Vth的不匹配，^旦是會(huì)增加面積和功^^。溝道的導(dǎo)電率不匹配在溝道尺寸 很小時(shí)很突出，盡可能增大靈敏放大電路的晶體管溝道長度有利于改善溝道導(dǎo)電 率的匹配程度，但是會(huì)增加面積和功耗，并降低靈敏放大的速度。位線負(fù)載不匹 配是普通DRAM所固有的，因?yàn)樵诜糯筮^程中，激活位線的負(fù)載總是大于參考位 線的負(fù)載。
在Vcc/2放大方案中，靈敏放大電路的共模電壓是Vcc/2 ， PMOS對(duì)管和 NMOS對(duì)管在放大過程中都會(huì)導(dǎo)通，因此，不匹配的PMOS對(duì)管和NMOS對(duì)管 均會(huì)對(duì)輸入失調(diào)電壓有貢獻(xiàn)。影響靈敏放大電路的輸入失調(diào)電壓的因素按程度強(qiáng) 弱有5項(xiàng)PMOS對(duì)管的Vth不匹配，NMOS對(duì)管的Vth不匹配，PMOS對(duì)管的 W/L不匹配，NMOS對(duì)管的W/L不匹配，位線負(fù)載不匹配。
DRAM采用Vcc/2放大方案具有以下特點(diǎn)。首先，預(yù)充電壓的最優(yōu)值不會(huì)是 固定的值，它會(huì)隨著存儲(chǔ)單元的漏電機(jī)制，工藝波動(dòng)，環(huán)境溫度，電源電壓和噪
聲等因素而變化，通過實(shí)驗(yàn)數(shù)據(jù)只能得到最優(yōu)值的分布。在電路上預(yù)充電壓只能 控制在最優(yōu)值附近的一定范圍，因此，實(shí)際的預(yù)充電壓必然會(huì)對(duì)最優(yōu)值存在偏移， 最好的結(jié)果是使偏移量的分布呈現(xiàn)為均值為零的正態(tài)分布。在預(yù)充電壓對(duì)最優(yōu)值 存在偏移時(shí)，電荷共享后的位線電壓差會(huì)減小，其減小量相當(dāng)于工作電壓Vcc減 少了預(yù)充電壓偏移量的兩倍。
其次，所有DRAM單元通過共同極板連接在一起，該極板電位的波動(dòng)直接影 響電荷共享后的位線電壓差。當(dāng)共同極板的電位升高，讀出數(shù)據(jù)l時(shí)電荷共享后 的位線電壓差增大，但讀出數(shù)據(jù)O時(shí)電荷共享后的位線電壓差減??；當(dāng)共同極板 的電位降低，讀出數(shù)據(jù)0時(shí)電荷共享后的位線電壓差增大，但讀出數(shù)據(jù)l時(shí)電荷 共享后的位線電壓差減小。共同極板電位的波動(dòng)通常是以噪聲形式出現(xiàn)，它對(duì) DRAM的影響是使電荷共享后的位線電壓差減小，其減小量相當(dāng)于工作電壓Vcc 減少了共同極板電位波動(dòng)的峰峰值。
隨著工藝尺寸縮小，DRAM工作電壓Vcc相應(yīng)降l氐，預(yù)充電壓的波動(dòng)和共同 極板電位的波動(dòng)對(duì)電荷共享后的位線電壓差的影響相對(duì)增大。進(jìn)入深亞微米后， 動(dòng)態(tài)存儲(chǔ)器面臨因工作電壓Vcc降低而帶來的巨大挑戰(zhàn)。雙單元?jiǎng)討B(tài)存儲(chǔ)器則在 低工作電壓下顯示出極好的優(yōu)勢。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種深亞微米動(dòng)態(tài)存儲(chǔ)器的信號(hào)放大電路，能夠解 決現(xiàn)有技術(shù)的缺陷，穩(wěn)定、抗干擾能力強(qiáng)，極具市場開發(fā)潛力以及應(yīng)用前景。
為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案一在于，提供一種深亞微米動(dòng)態(tài)存 儲(chǔ)器的信號(hào)放大電路，其包括動(dòng)態(tài)存儲(chǔ)器的存儲(chǔ)單元和靈敏放大電路，所述的存 儲(chǔ)單元由兩個(gè)電容和兩個(gè)晶體管組成，單元的數(shù)據(jù)決定于存儲(chǔ)在電容中的電荷， 晶體管的開關(guān)控制數(shù)據(jù)的存取；所述的存儲(chǔ)單元通過共同的板極連接在一起，靈 敏放大電路與存儲(chǔ)單元中的晶體管的源極相連，將電荷共享后位線電壓的微小改 變放大，從而讀出數(shù)據(jù)，其中，所述的靈敏放大電路包括
一交叉耦合放大電路205,其是由PMOS晶體管P5、P6和NMOS晶體管N15、 N16、 N18組成，其中所述PMOS晶體管P5、 P6的源極相連，所獲得的結(jié)點(diǎn)與 VCC相連，NMOS晶體管N15、 N16的源極相連接，所獲得的結(jié)點(diǎn)與NMOS晶 體管N18的漏極相連接，所述NMOS晶體管N18的柵極連接控制靈敏放大電路
工作的信號(hào)SA，所述NMOS晶體管N18的源極連接地GND;
一位線充電電路212,其由PMOS晶體管P4、 P7組成，所述的PMOS晶體 管P4、 P7的源極相連接，所獲結(jié)點(diǎn)與VCC相連，其漏極分別連接位線BL、 BL—B, 其才冊才及分別連4妻于充電控制信號(hào)PRC—B;
一開關(guān)電路213，其是由NMOS晶體管N14、 N17組成，所述NMOS晶體管 N14、 N17的源極分別連接于位線BL、 BL_B，其漏極分別于數(shù)據(jù)線DA、 DA_B 相連接，其柵極連接數(shù)據(jù)開關(guān)控制信號(hào)DAEN。
為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案二在于，提供一種深亞微米動(dòng)態(tài)存儲(chǔ) 器的信號(hào)放大電路，包括動(dòng)態(tài)存儲(chǔ)器的存儲(chǔ)單元和靈敏放大電路，所述的存儲(chǔ)單 元由兩個(gè)電容和兩個(gè)晶體管組成，單元的數(shù)據(jù)決定于存儲(chǔ)在電容中的電荷，晶體 管的開關(guān)控制數(shù)據(jù)的存?。凰龅拇鎯?chǔ)單元通過共同的板極連接在一起，靈敏放 大電路與存儲(chǔ)單元中的晶體管的源極相連，將電荷共享后位線電壓的微小改變放 大，從而讀出數(shù)據(jù)，其中，所述的靈敏放大電路包括
一交叉耦合放大電路305，其是由PMOS晶體管P9、 PIO、 P8和NMOS晶體 管N26、 N27、 N29組成，其中所述PMOS晶體管P9、 P10的源極相連，所獲得 的結(jié)點(diǎn)與PMOS晶體管P8的漏才及相連；
所述PMOS晶體管P8的源極與VCC相連，其柵極連接控制靈敏放大電路工 作的信號(hào)SA_B， NMOS晶體管N26、 N27的源極相連接，所獲得的結(jié)點(diǎn)與NMOS 晶體管N29的漏極相連接，所述NMOS晶體管N29的柵極連接控制靈敏放大電 路工作的信號(hào)SA,所述NMOS晶體管N29的源極連接地GND;
一位線充電電路312，其由NMOS晶體管N23、 N24組成，所述的NMOS晶 體管N23、 N24的漏極相連接，所獲結(jié)點(diǎn)與參考電壓Vref相連，其源極分別連接 位線BL、 BL—B，其柵極分別連接于充電控制信號(hào)PRC;
一開關(guān)電路313，其是由NMOS晶體管N25、 N28組成，所述NMOS晶體管 N25、 N28的源極分別連接于位線BL、 BL_B，其漏極分別與數(shù)據(jù)線DA、 DA一B 相連接，其柵極連接數(shù)據(jù)開關(guān)控制信號(hào)DAEN。
為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案三在于，提供一種深亞微米動(dòng)態(tài)存儲(chǔ) 器的信號(hào)放大電路，包括動(dòng)態(tài)存儲(chǔ)器的存儲(chǔ)單元和靈敏放大電路，所述的存儲(chǔ)單 元由兩個(gè)電容和兩個(gè)晶體管組成，單元的數(shù)據(jù)決定于存儲(chǔ)在電容中的電荷，晶體 管的開關(guān)控制數(shù)據(jù)的存??；所述的存儲(chǔ)單元通過共同的板極連接在一起，靈敏放
大電路與存儲(chǔ)單元中的晶體管的源極相連，將電荷共享后位線電壓的微小改變放
大，從而讀出數(shù)據(jù)，其中，所述的靈敏放大電路包括
一交叉耦合放大電路405，其是由PMOS晶體管P12、 P13、 Pll和NMOS晶 體管N37、 N38組成，其中所述PMOS晶體管P12、 P13的源才及相連，所獲得的 結(jié)點(diǎn)與PMOS晶體管Pll的漏極相連；
所述PMOS晶體管Pll的源極與VCC相連，其柵極連接控制靈敏放大電路 工作的信號(hào)SA_B, NMOS晶體管N37、 N38的源極相連接，所獲得的結(jié)點(diǎn)接地 GND;
一位線充電電路406,其由NMOS晶體管N35、 N34組成，所述的NMOS晶 體管N34、 N35的漏極相連接，所獲得的結(jié)點(diǎn)接地GND，其源極分別連接位線 BL、 BL—B，其柵極分別連接于充電控制信號(hào)PRC;
一開關(guān)電路407，其是由NMOS晶體管N36、 N39組成，所述NMOS晶體管 N36、 N39的源極分別連接于位線BL、 BL_B,其漏極分別與數(shù)據(jù)線DA、 DA—B 相連接，其柵極連接數(shù)據(jù)開關(guān)控制信號(hào)DAEN。


圖1為現(xiàn)有Vcc/2 DRAM靈敏放大電路；
圖2為本發(fā)明的較佳實(shí)施例一 Vcc雙單元DRAM靈敏放大電路； 圖3為本發(fā)明的較佳實(shí)施例二 Vcc/2雙單元DRAM靈敏放大電路； 圖4為本發(fā)明的較佳實(shí)施例三GND雙單元DRAM靈敏放大電路。 附圖標(biāo)記說明P1~P13-PMOS晶體管；N1~N39-NMOS晶體管； C0~C12-電容；SA、 SA—B-靈敏放大電路工作的信號(hào)；BL、 BL_B -位 線；GND -連接地；DAEN -數(shù)據(jù)開關(guān)控制信號(hào)；DA、 DA_B -數(shù)據(jù)線；PRC、 PRC—B —充電控制信號(hào)；101、 102、 201、 202、 301、 302、 401、 402 —存儲(chǔ) 單元；103、 205、 305、 405 -交叉耦合放大電路靈敏；104、 212、 312、 406 -位線充電電路；105、 213、 313、 407-開關(guān)電路。
具體實(shí)施例方式
以下結(jié)合附圖，對(duì)本發(fā)明上述的和另外的技術(shù)特征和優(yōu)點(diǎn)作更詳細(xì)的說明。 請(qǐng)參閱圖2所示，其為Vcc雙單元DRAM靈敏放大電路，其連接方式為
一交叉耦合放大電路205,其是由PMOS晶體管P5、P6和NMOS晶體管N15、 N16、 N18組成，其中所述PMOS晶體管P5、 P6的源極相連，所獲得的結(jié)點(diǎn)與 VCC相連，NMOS晶體管N15、 N16的源極相連接，所獲得的結(jié)點(diǎn)與NMOS晶 體管N18的漏極相連接，所述NMOS晶體管N18的柵極連接控制靈敏放大電路 工作的信號(hào)SA,所述NMOS晶體管N18的源才及連^~地GND;
一位線充電電3各212，其由PMOS晶體管P4、 P7組成，所述的PMOS晶體 管P4、 P7的源極相連接，所獲結(jié)點(diǎn)與VCC相連，其漏極分別連接位線BL、 BL—B， 其柵極分別連接于充電控制信號(hào)PRC—B;
一開關(guān)電路213,其是由NMOS晶體管N14、 N17組成，所述NMOS晶體管 N14、 N17的源極分別連接于位線BL、 BL一B,其漏極分別與數(shù)據(jù)線DA、 DA_B 相連接，其柵極連接數(shù)據(jù)開關(guān)控制信號(hào)DAEN。
在讀寫操作開始之前，DRAM單元201、 202處于預(yù)充電狀態(tài)，數(shù)據(jù)開關(guān)控 制信號(hào)DAEN為低，預(yù)充電控制信號(hào)PRC—B為低，位線BL和BL_B預(yù)充電到 VCC。在字線選中時(shí)，PRC—B首先變?yōu)楦?，關(guān)斷預(yù)充電電路。假定單元存儲(chǔ)的數(shù) 據(jù)是O,與位線BL連接的單元電容C2、 C4存儲(chǔ)低電位"0",與位線BL—B連接 的單元電容C3、 C5則存儲(chǔ)高電位"l"。當(dāng)字線WLO打開后，經(jīng)過電荷共享，位 線BL被拉低，而位線BL—B仍保持在Vcx。因此，在電荷再分布結(jié)束后，位線 BL與BL_B之間形成負(fù)的電位差。
SA設(shè)為高，靈敏放大電路工作，將位線BL和BL—B的電位差放大。然后將 DAEN設(shè)為高，N14、 N17導(dǎo)通，放大后的位線數(shù)據(jù)可順利讀出送到數(shù)據(jù)線 DA/DA—B,從而讀出數(shù)據(jù)"0"。
對(duì)于數(shù)據(jù)l，讀出過程類似，只是與位線BL連接的單元電容C2、 C4存儲(chǔ)高 電位，與位線BL—B連接的單元電容C3、 C5存儲(chǔ)低電位，電荷共享后位線BL和 BL—B的電壓差為正，該正電壓差被靈敏放大電路放大，從而讀出數(shù)據(jù)l。這里靈 敏放大電路的PMOS對(duì)管不參與放大器的放大過程。因此，PMOS器件不匹配并 不影響靈敏放大電路的輸入失調(diào)電壓，靈敏放大電路的輸入失調(diào)電壓完全由 NMOS對(duì)管的不匹配，即Vth不匹配和溝道的導(dǎo)電率不匹配決定。值得指出的是， 對(duì)于雙單元?jiǎng)討B(tài)存儲(chǔ)器，由于在靈敏放大過程中位線BL和BI^B的負(fù)栽始終保計(jì)。圖3所示為Vcc/2雙單元DRAM靈敏力文大電路，其組成連4妄方式 一交叉 耦合放大電路305，其是由PMOS晶體管P9、 P10、 P8和NMOS晶體管N26、 N27、 N29組成，其中所述PMOS晶體管P9、 P10的源極相連，所獲得的結(jié)點(diǎn)與 PMOS晶體管P8的漏極相連；
所述PMOS晶體管P8的源極與VCC相連，其4冊極連接控制靈敏放大電路工 作的信號(hào)SA_B， NMOS晶體管N26、 N27的源極相連接，所獲得的結(jié)點(diǎn)與NMOS 晶體管N29的漏極相連接，所述NMOS晶體管N29的柵極連接控制靈敏放大電 路工作的信號(hào)SA ，所述NMOS晶體管N29的源極連接地GND;
一位線充電電路312，其由NMOS晶體管N23、 N24組成，所述的NMOS晶 體管N23、 N24的漏極相連接，并與參考電壓Vref相連接，其源極分別連接位線 BL、 BL—B,其柵極分別連接于充電控制信號(hào)PRC;
一開關(guān)電路313，其是由NMOS晶體管N25、 N28組成，所述NMOS晶體管 N25、 N28的源極分別連接于位線BL、 BL—B，其漏極分別與數(shù)據(jù)線DA、 DA—B 相連接，其柵極連接數(shù)據(jù)開關(guān)控制信號(hào)DAEN。
在讀寫#:作開始之前，DRAM單元301、 302處于預(yù)充電狀態(tài)，數(shù)據(jù)開關(guān)控 制信號(hào)DAEN為低，預(yù)充電控制信號(hào)PRC為高，位線BL和BL_B預(yù)充電到參考 電壓Vref即VCC/2。在字線選中時(shí)，PRC首先變?yōu)榈?，關(guān)斷預(yù)充電電路。假定單 元存儲(chǔ)的數(shù)據(jù)是0，與位線BL連接的單元電容C9、 C7存儲(chǔ)低電位"0",與位線 BL—B連接的單元電容C6、 C8則存儲(chǔ)高電位"l"。假設(shè)選中的字線為WL0，通過 電荷再分布拉低位線BL電平，拉高位線BL一B電平。因此，在電荷再分布結(jié)束 后，位線BL與BL—B之間形成負(fù)的電位差。
SA設(shè)為高，SA—B設(shè)為低，靈敏放大電路工作，將位線BL和BL—B的電位 差放大。然后將DAEN設(shè)為高，N25、 N28導(dǎo)通，放大后的位線數(shù)據(jù)可順利讀出 送到數(shù)據(jù)線DA/DA_B，從而讀出數(shù)據(jù)"0"。
對(duì)于數(shù)據(jù)l，讀出過程類似。這里靈敏放大電路的NMOS對(duì)管和PMOS對(duì)管 都參與放大器的放大過程。因此，靈敏放大電路的輸入失調(diào)電壓由NMOS對(duì)管和 PMOS對(duì)管的不匹配程度共同決定，這與普通DRAM的Vcc/2方案中的情形類似。
計(jì)，因?yàn)樵陟`敏放大過程中位線BL和BL—B的負(fù)載始終保持一階匹配。很明顯， /人靈敏》欠大電3各的輸入失調(diào)電壓和電3各復(fù)雜程度來看，Vcc/2方案不如Vcc方案。 圖4所示為GND雙單元DRAM靈敏放大電路，其組成連接方式為 一交叉 耦合放大電路405，其是由PMOS晶體管P12、 P13、 Pll和NMOS晶體管N37、 N38組成，其中所述PMOS晶體管P12、 P13的源極相連，所獲得的結(jié)點(diǎn)與PMOS 晶體管Pll的漏才及相連；
所述PMOS晶體管Pll的源極與VCC相連，其柵極連接控制靈敏放大電路 工作的信號(hào)SA—B, NMOS晶體管N37、 N38的源極相連接，所獲得的結(jié)點(diǎn)接地 GND;
一位線充電電路406，其由NMOS晶體管N35、 N34組成，所述的NMOS晶 體管N34、 N35的漏極相連接，所獲得的結(jié)點(diǎn)接地GND，其源極分別連接位線 BL、 BL_B,其柵極分別連接于充電控制信號(hào)PRC;
一開關(guān)電路407,其是由NMOS晶體管N36、 N39組成，所述NMOS晶體管 N36、 N39的源極分別連接于位線BL、 BL_B，其漏極分別與數(shù)據(jù)線DA、 DA_B 相連接，其柵極連接數(shù)據(jù)開關(guān)控制信號(hào)DAEN。
在讀寫操作開始之前，DRAM單元401、 402處于預(yù)充電狀態(tài)，數(shù)據(jù)開關(guān)控 制信號(hào)DAEN為低，預(yù)充電控制信號(hào)PRC為高，位線BL和BL—B預(yù)充電到GND。 在字線選中時(shí)，PRC首先變?yōu)榈?，關(guān)斷預(yù)充電電路。假定單元存儲(chǔ)的數(shù)據(jù)是O， 與位線BL連接的單元電容Cll、 C13存儲(chǔ)低電位"0"，與位線BL—B連接的單元 電容CIO、 C12則存儲(chǔ)高電位"l"。假設(shè)選中的字線為WLO,通過電荷再分布拉升 位線BL—B電平，而位線BL維持預(yù)充電電壓GND。因此，在電荷再分布結(jié)束后， 位線BL與BL一B之間形成負(fù)的電位差。
SA—B設(shè)為低，靈敏放大電路工作，將位線BL和BL—B的電位差放大。然后 將DAEN設(shè)為高，N36、 N39導(dǎo)通，放大后的位線數(shù)據(jù)可順利讀出送到數(shù)據(jù)線 DA/DA—B，從而讀出凄t據(jù)"0"。
對(duì)于數(shù)據(jù)l,讀出過程類似。這里靈敏放大電路的NMOS對(duì)管不參與放大器 的放大過程。因此，NMOS對(duì)管的不匹配并不影響靈敏放大電路的輸入失調(diào)電壓，
Vth不匹配和溝道的導(dǎo)電率不匹配決定。同樣地，由負(fù)載不匹配導(dǎo)致的靈壽文放大電 路的輸入失調(diào)電壓可以忽略不計(jì)。在0.13pm或更低的深亞微米技術(shù)中，柵絕緣層 采用SiON代替了 Si02，由于SiON特性，PMOS的閾值電壓波動(dòng)比NMOS的 閾值電壓波動(dòng)大得多。這樣，GND方案就不如Vcc方案，因?yàn)樗撵`敏放大電路
的輸入失調(diào)電壓較大。
以上所述僅為本發(fā)明的較佳實(shí)施例，對(duì)本發(fā)明而言僅僅是說明性的，而非限 制性的。本專業(yè)技術(shù)人員理解，在本發(fā)明權(quán)利要求所限定的精神和范圍內(nèi)可對(duì)其 進(jìn)行許多改變，修改，甚至等效，但都將落入本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1、一種深亞微米動(dòng)態(tài)存儲(chǔ)器的信號(hào)放大電路，其包括動(dòng)態(tài)存儲(chǔ)器的存儲(chǔ)單元和靈敏放大電路，所述的存儲(chǔ)單元由兩個(gè)電容和兩個(gè)晶體管組成，單元的數(shù)據(jù)決定于存儲(chǔ)在電容中的電荷，晶體管的開關(guān)控制數(shù)據(jù)的存?。凰龅拇鎯?chǔ)單元通過共同的板極連接在一起，靈敏放大電路與存儲(chǔ)單元中的晶體管的源極相連，將位線電壓的微小改變放大，從而讀出數(shù)據(jù)，其特征在于，所述的靈敏放大電路包括一交叉耦合放大電路(205)，其是由PMOS晶體管(P5)、(P6)和NMOS晶體管(N15)、(N16)、(N18)組成，其中所述PMOS晶體管(P5)、(P6)的源極相連，所獲得的結(jié)點(diǎn)與VCC相連，NMOS晶體管(N15)、(N16)的源極相連接，所獲得的結(jié)點(diǎn)與NMOS晶體管(N18)的漏極相連接，所述NMOS晶體管(N18)的柵極連接控制靈敏放大電路工作的信號(hào)(SA)，所述NMOS晶體管(N18)的源極連接地(GND)；一位線充電電路(212)，其由PMOS晶體管(P4)、(P7)組成，所述的PMOS晶體管(P4)、(P7)的源極相連接，所獲得的結(jié)點(diǎn)與VCC相連，其漏極分別連接位線(BL)、(BL_B)，其柵極分別連接于充電控制信號(hào)(PRC_B)；一開關(guān)電路(213)，其是由NMOS晶體管(N14)、(N17)組成，所述NMOS晶體管(N14)、(N17)的源極分別連接于位線(BL)、(BL_B)，其漏極分別與數(shù)據(jù)線(DA)(DA_B)相連接，其柵極連接數(shù)據(jù)開關(guān)控制信號(hào)(DAEN)。
2、 一種深亞微米動(dòng)態(tài)存儲(chǔ)器的信號(hào)放大電路，包括動(dòng)態(tài)存儲(chǔ)器的存儲(chǔ)單元和 靈敏放大電路，所述的存儲(chǔ)單元由兩個(gè)電容和兩個(gè)晶體管組成，單元的數(shù)據(jù)決定 于存儲(chǔ)在電容中的電荷，晶體管的開關(guān)控制數(shù)據(jù)的存??；所述的存儲(chǔ)單元通過共 同的板極連接在一起，靈敏放大電路與存儲(chǔ)單元中的晶體管的源極相連，將位線 電壓的微小改變放大，從而讀出數(shù)據(jù)，其特征在于，所述的靈敏放大電路包括一交叉耦合放大電路(305 )，其是由PMOS晶體管(P9)、 (PIO)、 (P8)和 NMOS晶體管(N26)、 (N27)、 ( N29)組成，其中所述PMOS晶體管(P9 ) 、 (P10) 的源極相連，所獲得的結(jié)點(diǎn)與PMOS晶體管(P8)的漏極相連；所述PMOS晶體管(P8)的源極與VCC相連，其柵極連接控制靈敏放大電路工 作的信號(hào)(SA—B), NMOS晶體管(N26)、 (N27)的源極相連接，所獲得的結(jié)點(diǎn)與 NMOS晶體管(N29)的漏極相連接，所述NMOS晶體管(N29 )的柵極連接控制靈 敏放大電路工作的信號(hào)(SA),所述NMOS晶體管(N29)的源極連接地(GND);一位線充電電路(312 ),其由NMOS晶體管(N23) 、 (N24)組成，所述 的NMOS晶體管(N23) 、 (N24)的漏極相連接，并與參考電壓Vref相連接， 其源極分別連接位線(BL) 、 (BL—B)，其柵極分別連接于充電控制信號(hào)(PRC);一開關(guān)電路(313),其是由NMOS晶體管(N25)、 (N28)組成，所述NMOS晶 體管(N25)、 (N28)的源極分別連接于位線(BL) 、 ( BL_B ),其漏極分別與數(shù)據(jù) 線(DA) (DA—B)相連接，其柵極連接數(shù)據(jù)開關(guān)控制信號(hào)(DAEN)。
3、 一種深亞微米動(dòng)態(tài)存儲(chǔ)器的信號(hào)放大電路，包括動(dòng)態(tài)存儲(chǔ)器的存儲(chǔ)單元和 靈敏放大電路，所述的存儲(chǔ)單元由兩個(gè)電容和兩個(gè)晶體管組成，單元的數(shù)據(jù)決定 于存儲(chǔ)在電容中的電荷，晶體管的開關(guān)控制數(shù)據(jù)的存?。凰龅拇鎯?chǔ)單元通過共 同的板極連接在一起，靈敏放大電路與晶體管的源極相連，將位線電壓的微小改 變放大，從而讀出數(shù)據(jù)，其特征在于，所述的靈敏放大電路包括一交叉耦合放大電路(405 ),其是由PMOS晶體管(P12)、 (P13)、 (P11) 和NMOS晶體管(N37)、 (N38)組成，其中所述PMOS晶體管(P12) 、 (P13) 的源極相連，所獲得的結(jié)點(diǎn)與PMOS晶體管(P11)的漏極相連；所述PMOS晶體管(P 11 )的源極與VCC相連，其柵極連接控制靈敏放大電路 工作的信號(hào)(SA—B), NMOS晶體管(N37)、 (N38)的源極相連接，所獲得的結(jié)點(diǎn)接 地(GND);一位線充電電路(406)，其由NMOS晶體管(N35) 、 ( N34 )組成，所述 的NMOS晶體管(N34) 、 (N35)的漏極相連接，所獲得的結(jié)點(diǎn)接地(GND )， 其源極分別連接位線(BL) 、 (BL_B),其柵極分別連接于充電控制信號(hào)(PRC);一開關(guān)電路(407)，其是由NMOS晶體管(N36)、 (N39)組成，所述NMOS晶 體管(N36)、 (N39)的源極分別連接于位線(BL) 、 ( BL_B )，其漏極分別與數(shù)據(jù) 線(DA) 、 (DA—B)相連接，其柵極連接數(shù)據(jù)開關(guān)控制信號(hào)(DAEN)。
全文摘要
本發(fā)明為一種深亞微米動(dòng)態(tài)存儲(chǔ)器的信號(hào)放大電路，其包括動(dòng)態(tài)存儲(chǔ)器的存儲(chǔ)單元和靈敏放大電路，所述的存儲(chǔ)單元由兩個(gè)電容和兩個(gè)晶體管組成，所述的靈敏放大電路包括一交叉耦合放大電路、一位線充電電路以及一開關(guān)電路組成，從而構(gòu)成V_CC雙單元DRAM靈敏放大電路、V_CC/2雙單元DRAM靈敏放大電路以及GND雙單元DRAM靈敏放大電路；所述靈敏放大電路與存儲(chǔ)單元中的晶體管源極相連，從而達(dá)到穩(wěn)定、抗干擾能力強(qiáng)的技術(shù)效果。
文檔編號(hào)G11C11/409GK101169969SQ20061011406
公開日2008年4月30日 申請(qǐng)日期2006年10月26日 優(yōu)先權(quán)日2006年10月26日
發(fā)明者舒清明 申請(qǐng)人:北京芯技佳易微電子科技有限公司