專利名稱：存儲(chǔ)設(shè)備以及半導(dǎo)體設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)設(shè)備以及半導(dǎo)體設(shè)備，更具體地說，涉及一種包括存儲(chǔ)單元的存儲(chǔ)設(shè)備和半導(dǎo)體設(shè)備，其中每個(gè)存儲(chǔ)單元包括根據(jù)電阻狀態(tài)存儲(chǔ)和保持信息的存儲(chǔ)元件。
背景技術(shù)：
在諸如計(jì)算機(jī)的信息設(shè)備中，具有高運(yùn)算速度的高密度動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAMs)被廣泛用作隨機(jī)存取存儲(chǔ)器(RAMs)。
然而，由于DRAMs是易失性存儲(chǔ)器，當(dāng)切斷電源時(shí)會(huì)丟失信息，因此希望即使在電源切斷后也能保持信息的非易失性存儲(chǔ)器。
因而，鐵電隨機(jī)存取存儲(chǔ)器(FeRAMs)、磁隨機(jī)存取存儲(chǔ)器(MRAMs)、相變存儲(chǔ)器、以及諸如可編程金屬單元(PMCs)和電阻隨機(jī)存取存儲(chǔ)器(RRAMs)等的變阻存儲(chǔ)器，被認(rèn)為是有希望的非易失性存儲(chǔ)器。
這樣的非易失性存儲(chǔ)器在沒有供應(yīng)電源的情況下能夠長時(shí)間保持寫入的信息。此外，由于對(duì)于非易失性存儲(chǔ)器，刷新操作不是必須的，因此能夠降低功耗。
變阻非易失性存儲(chǔ)器，諸如PMCs以及RRAMs，具有相對(duì)簡單的配置，其中，具有電阻通過施加電壓或電流而改變的特征的物質(zhì)被用作存儲(chǔ)和保持信息的存儲(chǔ)層，提供施加到兩個(gè)電極的電壓或電流以便將存儲(chǔ)層夾在中間。因此，能夠容易地實(shí)現(xiàn)存儲(chǔ)元件的小型化。
PMCs具有這樣的配置，其中，包含預(yù)定金屬的離子導(dǎo)電體夾在兩個(gè)電極之間，包含在離子導(dǎo)電體中的金屬也包含在兩個(gè)電極的一個(gè)中。因此，PMCs利用這樣的特征，其中，當(dāng)在兩個(gè)電極之間施加電壓時(shí)諸如電阻或電容的離子導(dǎo)電體的電特征改變。
更具體地，離子導(dǎo)電體由硫族化物和金屬的固溶體(例如，無定形(amorphous)GeS或無定形GeSe)組成，而兩個(gè)電極中的一個(gè)包含Ag、Cu、或Zn(參見，例如，PCT日本譯本專利公開No.2002-536840)。
例如，在2002年Techinical Digest(技術(shù)文摘)“International Electron DevicesMeeting”的第193頁由W.W.Zhuang等人所著的“Novel Colossal MagnetoresistiveThin Film Nonvolatile Resistance Random Access Memory(RRAM)”中描述了一種RRAM的配置，例如，其中，多晶體PrCaMnO3薄膜夾在兩個(gè)電極之間，并且其中，根據(jù)施加到兩個(gè)電極的電壓脈沖或電流脈沖而大幅地改變作為記錄膜的PrCaMnO3薄膜的電阻。施加其極性根據(jù)信息的記錄(寫入)或擦除而改變的電壓脈沖。
例如，在2000年的Applied Physics Letters(應(yīng)用物理文書)第77卷第139-141頁由A.Beck等人所著的“Reproducible Switching Effect in Thin Oxide Filmsfor Memory Applications”中描述了RRAM的另一種配置，例如，其中，摻雜少量Cr(單晶體或多晶體)的SrZrO3夾在兩個(gè)電極之間，并且其中，根據(jù)從電極流出的電流而改變記錄膜的電阻。
在該文獻(xiàn)中，描述了存儲(chǔ)層的電流-電壓(I-V)特征，而記錄和擦除時(shí)的閾值電壓為±0.5V。采用這種配置，根據(jù)電壓脈沖的施加可以記錄和擦除信息。必要脈沖電壓為±1.1V而必要電壓脈沖寬度為2毫秒。此外，能夠高速執(zhí)行記錄和擦除，并且能夠以100納秒的電壓脈沖寬度來執(zhí)行操作。在這種情況下，必要脈沖電壓為±5V。
然而，在當(dāng)前情況下，對(duì)FeRAMs來說很難執(zhí)行非破壞性讀取。由于FeRAMs執(zhí)行破壞性讀取，因此FeRAMs的讀取速度慢。此外，由于根據(jù)讀取或記錄能夠執(zhí)行的極性翻轉(zhuǎn)(polarization reversal)次數(shù)是有限制的，因此可重寫的次數(shù)是有限的。
MRAMs利用磁場(chǎng)進(jìn)行記錄，并且流過導(dǎo)線的電流產(chǎn)生磁場(chǎng)。因此，需要大量電流用于記錄。
通過施加具有相同極性和不同大小的電壓脈沖而執(zhí)行記錄的相變存儲(chǔ)器根據(jù)溫度執(zhí)行轉(zhuǎn)換。因此，相變存儲(chǔ)器對(duì)周圍溫度的變化是敏感的。
PCT日本譯本專利公開No.2002-536840中描述的PMC中，無定形GeS或無定形GeSe的結(jié)晶溫度大約為200℃，而當(dāng)離子導(dǎo)電體結(jié)晶時(shí)特征劣化。因此，在制造存儲(chǔ)元件的實(shí)際過程中，例如，形成化學(xué)汽相淀積(CVD)絕緣膜或保護(hù)膜的過程中，PMC不能忍受高溫。
在題目為“Novel Colossal Magnetoresistive Thin Film Nonvolatile ResistanceRandom Access Memory(RRAM)”的文獻(xiàn)、以及題目為“Reproducible SwitchingEffect in Thin Oxide Films for Memory Applications”的文獻(xiàn)的每個(gè)中，描述的建議用于RRAM的存儲(chǔ)層的材料是結(jié)晶的。因此，在大約600℃的溫度的處理是必要的，制造所建議材料的單晶體是極為困難的，并且當(dāng)使用多晶體時(shí)由于晶界的影響難以小型化。
此外，雖然建議對(duì)于上述的RRAMs通過施加脈沖電壓來執(zhí)行的信息記錄和擦除，但是根據(jù)在所建議的配置中施加的脈沖電壓的脈沖寬度來改變記錄后存儲(chǔ)層的電阻。此外，記錄后的電阻取決于用于記錄的脈沖寬度的事實(shí)間接地表明即使當(dāng)重復(fù)施加相同的脈沖時(shí)該電阻仍改變。
例如，如題目為“Novel Colossal Magnetoresistive Thin Film NonvolatileResistance Random Access Memory(RRAM)”的文獻(xiàn)中所述的，當(dāng)施加具有相同極性的脈沖時(shí)，記錄后的電阻根據(jù)脈沖寬度大幅地改變。當(dāng)脈沖寬度更短時(shí)，諸如不超過50納秒，根據(jù)記錄的電阻改變率更低。當(dāng)脈沖寬度更長時(shí)，諸如超過100納秒，取代于在恒定值飽和，而是隨著脈沖寬度的增加獲得更接近記錄前電阻的電阻。此外，題目為“Novel Colossal Magnetoresistive Thin FilmNonvolatile Resistance Random Access Memory(RRAM)”的文獻(xiàn)描述了存儲(chǔ)器配置的特征，其中，存儲(chǔ)層與用于存取控制的金屬-氧化物半導(dǎo)體(MOS)晶體管串聯(lián)，并且其中，該存儲(chǔ)層與該MOS晶體管以陣列形式排列。當(dāng)脈沖寬度在10納秒和100納秒范圍內(nèi)改變時(shí)，根據(jù)脈沖寬度改變記錄后的存儲(chǔ)層的電阻。如果脈沖寬度更大，根據(jù)存儲(chǔ)層的特征將預(yù)計(jì)該電阻再次降低。
換句話說，RRAMs具有記錄后的電阻取決于脈沖電壓和脈沖寬度的大小的特征。因此，脈沖電壓和脈沖寬度大小的不同導(dǎo)致記錄后電阻的不同。
因此，具有小于大約100納秒的脈沖寬度的脈沖電壓通過記錄具有更低的電阻率并且對(duì)記錄后電阻的變化敏感。因此，難以執(zhí)行穩(wěn)定的記錄。
因此，當(dāng)利用具有更短脈沖寬度的脈沖電壓執(zhí)行記錄時(shí)，為了可靠地執(zhí)行記錄，有必要在執(zhí)行記錄后執(zhí)行用于驗(yàn)證信息內(nèi)容的過程。
例如，在記錄前，執(zhí)行用于讀取和驗(yàn)證已記錄在存儲(chǔ)元件(存儲(chǔ)層的電阻)中的信息內(nèi)容的過程。然后，執(zhí)行記錄以便與在被驗(yàn)證內(nèi)容(電阻)和將被記錄的內(nèi)容(電阻)之間的關(guān)系相對(duì)應(yīng)?；蛘?，例如，記錄后，執(zhí)行用于讀取和驗(yàn)證記錄在存儲(chǔ)元件中的信息內(nèi)容的過程。如果被驗(yàn)證的電阻不同于希望的電阻，則執(zhí)行重記錄以便把被驗(yàn)證的電阻校正為希望的電阻。
因此，花費(fèi)更長的時(shí)間進(jìn)行記錄，并且，例如，難以高速執(zhí)行數(shù)據(jù)等的蓋寫。
為了解決這樣的問題，例如，在日本專利申請(qǐng)No.2004-22121中提出一種存儲(chǔ)設(shè)備。在該存儲(chǔ)設(shè)備中，存儲(chǔ)單元包括存儲(chǔ)元件和電路元件，其中，該存儲(chǔ)元件具有電阻根據(jù)閾值電平或更高的電壓在兩端之間的施加而改變的特性，該電路元件與該存儲(chǔ)元件串聯(lián)并作為負(fù)載。存儲(chǔ)設(shè)備具有這樣的特性，其中，當(dāng)在存儲(chǔ)元件和電路元件的兩端之間施加的電壓是閾值電平或更高時(shí)，在存儲(chǔ)元件的電阻從高狀態(tài)變化到低狀態(tài)后，存儲(chǔ)單元中的存儲(chǔ)元件和電路元件的組合電阻大致恒定，而不管電壓大小。這樣的存儲(chǔ)設(shè)備實(shí)現(xiàn)了穩(wěn)定的記錄操作，并降低了記錄信息所需的時(shí)間段。
當(dāng)把存儲(chǔ)元件的電阻從高狀態(tài)變化到低狀態(tài)的操作被定義為“寫入”，并且把存儲(chǔ)元件的電阻從低狀態(tài)變化到高狀態(tài)的操作被定義為“擦除”時(shí)，用于執(zhí)行從例如日本專利申請(qǐng)No.2004-22121中描述的阻變存儲(chǔ)設(shè)備的存儲(chǔ)陣列中擦除多個(gè)存儲(chǔ)單元的特定過程是不可得到的。因此，通過訪問每位來執(zhí)行擦除。
然后描述公知過程的擦除序列的例子。在這個(gè)例子中，描述了一種存儲(chǔ)元件，在該存儲(chǔ)元件上，通過在存儲(chǔ)元件和電路元件(存取晶體管)的兩端之間施加大約為0.5V的電壓(擦除電壓)來執(zhí)行擦除。
在公知過程的擦除序列中，首先，設(shè)置將被擦除的地址，并且確定在列方向上提供的位線和在行方向上提供的字線。然后，在選擇的存儲(chǔ)單元兩端之間產(chǎn)生0.5V或更高的電勢(shì)差。然后，作為所選存儲(chǔ)單元的存取晶體管的柵極電壓，施加Vth或更高(Vth是最小電壓，以該電壓通過施加?xùn)艠O電壓在溝道區(qū)域表面上開始形成反相層)的電壓，并且在存儲(chǔ)單元間產(chǎn)生擦除所需的擦除電壓。在通過將擦除電壓施加到該存儲(chǔ)單元上而在該存儲(chǔ)單元上執(zhí)行擦除后，存儲(chǔ)單元的存取晶體管的柵極電壓降低到低于Vth。從而，完成擦除。然后，為了在另一個(gè)存儲(chǔ)單元上執(zhí)行擦除，設(shè)置另一個(gè)存儲(chǔ)器地址，并且在存儲(chǔ)單元上執(zhí)行擦除，如上述的序列中。
更具體地，參考圖8，將按照順序描述在存儲(chǔ)單元a、存儲(chǔ)單元b、存儲(chǔ)單元c等上執(zhí)行擦除的例子。圖9是用于解釋每個(gè)字線的電勢(shì)的示意圖。在初始狀態(tài)，所有字線的電勢(shì)為0V。
參考圖8，為了在存儲(chǔ)單元a上執(zhí)行擦除，0V電勢(shì)被施加到位線B0上，1V電勢(shì)被施加到其它位線(B1，B2，......，以及Bn)上，并且1V電勢(shì)被施加到源極線S上。在這種狀態(tài)下，在時(shí)間t1，Vth或更高的電勢(shì)被施加到字線W0上，并且在存儲(chǔ)單元a間產(chǎn)生1.0V的電勢(shì)差。相應(yīng)地，存儲(chǔ)單元上的擦除開始。在時(shí)間t2，該時(shí)間是從時(shí)間t1經(jīng)過大約20納秒后(在時(shí)間t2擦除結(jié)束)，字線W0的電勢(shì)返回到0V，并且完成存儲(chǔ)單元a上的擦除。
然后，為了在存儲(chǔ)單元b上執(zhí)行擦除，在時(shí)間t3，Vth或更高的電勢(shì)被施加到字線W1，并且在存儲(chǔ)單元b間產(chǎn)生1.0V的電勢(shì)差。因此，存儲(chǔ)單元b上的擦除開始。然后，在時(shí)間t4，該時(shí)間是從時(shí)間t3經(jīng)過大約20納秒后(在時(shí)間t4擦除結(jié)束)，字線W1的電勢(shì)返回到0V，并且存儲(chǔ)單元b上的擦除完成。
然后，為了在存儲(chǔ)單元c上執(zhí)行擦除，在時(shí)間t5，Vth或更高的電勢(shì)被施加到字線W2上，并且在存儲(chǔ)單元c間產(chǎn)生1.0V的電勢(shì)差。因此，存儲(chǔ)單元c上的擦除開始。然后，在時(shí)間t6，該時(shí)間是從時(shí)間t5經(jīng)過大約20納秒后(在時(shí)間t6擦除結(jié)束)，字線W2的電勢(shì)返回到0V，并且存儲(chǔ)單元c上的擦除完成。
類似地，對(duì)于位線B0，順序地執(zhí)行存儲(chǔ)單元上的擦除。
此外，為了在與位線Bn連接的存儲(chǔ)單元上執(zhí)行擦除，0V的電勢(shì)被施加到位線Bn上，1V的電勢(shì)被施加到其它位線上，并且1V的電勢(shì)被施加到源極線S上。在這種狀態(tài)下，根據(jù)與連接到位線B0的存儲(chǔ)單元的擦除過程類似的序列，在與位線Bn連接的存儲(chǔ)單元上執(zhí)行擦除。
在圖9中，符號(hào)“P”表示存儲(chǔ)陣列消耗的電能。當(dāng)根據(jù)上述的序列執(zhí)行存儲(chǔ)單元上的擦除時(shí)，在通過將Vth或更高的電勢(shì)施加到字線上而在存儲(chǔ)單元間產(chǎn)生1.0V的電勢(shì)差(擦除電壓)之后，預(yù)定的電能被立即(大約1納秒)消耗，并且，在此之后，幾乎沒有電能被消耗。這是因?yàn)椋瑢?duì)于大多數(shù)存儲(chǔ)單元而言，在施加擦除電壓之后立即(大約1納秒)完成擦除。
當(dāng)考慮到對(duì)于大多數(shù)存儲(chǔ)單元而言通過施加大約1納秒的擦除電壓而完成擦除的事實(shí)時(shí)，也就是說，當(dāng)考慮到從施加擦除電壓到完成擦除大約花費(fèi)1納秒的事實(shí)時(shí)，對(duì)于擦除電壓的施加時(shí)間大約1納秒是足夠的。然而，一些存儲(chǔ)單元花費(fèi)大約20納秒的擦除時(shí)間。因此，為了通過一次施加擦除電壓而可靠地執(zhí)行擦除，有必要提供至少約20納秒的擦除時(shí)間。因此，擦除電壓的施加時(shí)間是大約20納秒。

發(fā)明內(nèi)容
然而，在上述的擦除序列中，當(dāng)為存儲(chǔ)陣列執(zhí)行擦除時(shí)，有必要為每個(gè)存儲(chǔ)單元設(shè)定地址。因此，擦除需要大量的時(shí)間。
在日本未審查的專利申請(qǐng)公報(bào)No.2004-185754中描述了一種在作為阻變存儲(chǔ)設(shè)備的RRAM中對(duì)全部存儲(chǔ)陣列執(zhí)行批量擦除的技術(shù)。因此，采用這種技術(shù)，理論上，存儲(chǔ)單元的擦除時(shí)間能夠減少。然而，隨著存儲(chǔ)設(shè)備容量增大，批量擦除所需的功率消耗大大增加。因此，實(shí)際上難以執(zhí)行批量擦除。
因此，希望提供一種當(dāng)在存儲(chǔ)單元上執(zhí)行擦除時(shí)能夠減少功率消耗并且減少存儲(chǔ)單元的擦除時(shí)間的存儲(chǔ)設(shè)備和半導(dǎo)體設(shè)備。
根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)設(shè)備包括多個(gè)以矩陣形式排列的存儲(chǔ)單元。多個(gè)存儲(chǔ)單元中的每個(gè)包括存儲(chǔ)元件，具有以下特性，當(dāng)施加第一閾值電平或更高的電信號(hào)時(shí)其電阻從高狀態(tài)變?yōu)榈蜖顟B(tài)，以及當(dāng)施加第二閾值電平或更高的電信號(hào)時(shí)，電阻從低狀態(tài)變?yōu)楦郀顟B(tài)，其中第二閾值電平或更高的電信號(hào)的極性不同于第一閾值電平或更高的電信號(hào)的極性；以及電路元件，與所述存儲(chǔ)元件串聯(lián)。為了在存儲(chǔ)單元上執(zhí)行擦除，在將擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元的狀態(tài)下，從把擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的存儲(chǔ)單元的預(yù)定單元時(shí)起經(jīng)過預(yù)定的時(shí)間后，擦除電壓被施加到包括隨后將要執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元。
根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體設(shè)備包括多個(gè)以矩陣形式排列的存儲(chǔ)單元，多個(gè)存儲(chǔ)單元中的每個(gè)包括存儲(chǔ)元件，具有以下特性，當(dāng)施加第一閾值電平或更高的電信號(hào)時(shí)其電阻從高狀態(tài)變?yōu)榈蜖顟B(tài)，以及當(dāng)施加第二閾值電平或更高的電信號(hào)時(shí)電阻從低狀態(tài)變?yōu)楦郀顟B(tài)，其中第二閾值電平或更高的電信號(hào)的極性不同于第一閾值電平或更高的電信號(hào)的極性；以及電路元件，與所述存儲(chǔ)元件串聯(lián)，所述半導(dǎo)體設(shè)備包括擦除電壓施加裝置，在該裝置中，為了在存儲(chǔ)單元上執(zhí)行擦除，在將擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元上的狀態(tài)下，從把擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的存儲(chǔ)單元的預(yù)定單元上時(shí)起經(jīng)過預(yù)定的時(shí)間后，擦除電壓被施加到包括隨后將要執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元。
在把擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元上的狀態(tài)下，從把擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的存儲(chǔ)單元的預(yù)定單元上時(shí)起經(jīng)過預(yù)定的時(shí)間后，所述預(yù)定的時(shí)間是完成包括當(dāng)前正在執(zhí)行擦除的存儲(chǔ)單元的大部分預(yù)定單元的擦除所需的，擦除電壓被施加到包括隨后將要執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元上。因此，擦除電壓被施加到已完成擦除的存儲(chǔ)單元上，并且同時(shí)，擦除電壓被施加到未完成擦除的存儲(chǔ)單元上。
由于用于把存儲(chǔ)元件的電阻從低狀態(tài)變?yōu)楦郀顟B(tài)的操作被定義為擦除，因此執(zhí)行擦除把存儲(chǔ)元件的電阻變?yōu)楦郀顟B(tài)。這意味著幾乎不出現(xiàn)任何由已完成擦除的存儲(chǔ)元件引起的電壓降。因此，即使將擦除電壓施加到已完成擦除的存儲(chǔ)單元上，以及以重疊的方式將擦除電壓施加到未完成擦除的存儲(chǔ)單元上，功率消耗也不會(huì)大增加。
根據(jù)存儲(chǔ)設(shè)備和半導(dǎo)體設(shè)備，功率消耗能夠減少，并且能夠在存儲(chǔ)陣列上高速執(zhí)行擦除。


圖1示出了根據(jù)本發(fā)明的實(shí)施例的用于存儲(chǔ)設(shè)備中的存儲(chǔ)元件的電流-電壓變化;
圖2A和2B是用于說明根據(jù)實(shí)施例的用于存儲(chǔ)設(shè)備中的存儲(chǔ)單元的電路圖；圖3是用于說明根據(jù)實(shí)施例的存儲(chǔ)設(shè)備的例子的電路圖；圖4是用于說明根據(jù)實(shí)施例的存儲(chǔ)設(shè)備的另一個(gè)例子的電路圖；圖5是用于說明根據(jù)實(shí)施例的存儲(chǔ)設(shè)備的另一個(gè)例子的電路圖；圖6是用于說明根據(jù)實(shí)施例的存儲(chǔ)設(shè)備的另一個(gè)例子的電路圖；圖7A和7B是用于說明將電壓施加到存儲(chǔ)單元的定時(shí)的示意圖；圖8是用于說明公知過程中擦除序列的電路圖；以及圖9是用于說明在公知過程中為了擦除而將電壓施加到存儲(chǔ)單元上的定時(shí)的示意圖。
具體實(shí)施例方式
將參照附圖描述本發(fā)明的實(shí)施例。
在本發(fā)明的實(shí)施例中，存儲(chǔ)設(shè)備包括用于存儲(chǔ)單元的變阻存儲(chǔ)元件(在下文，稱為存儲(chǔ)元件)。
圖1示出了根據(jù)本發(fā)明的實(shí)施例用在存儲(chǔ)設(shè)備中的存儲(chǔ)元件的電流-電壓(I-V)變化。
作為具有如圖1所示的I-V特性的存儲(chǔ)元件，使用例如這樣的存儲(chǔ)元件，該存儲(chǔ)元件包括存儲(chǔ)層，該存儲(chǔ)層夾在第一電極和第二電極之間(例如，在下電極和上電極之間)，并且該存儲(chǔ)層由諸如稀土元素氧化膜等的無定形薄膜組成。
在初始狀態(tài)，存儲(chǔ)元件具有高電阻(例如，1MΩ或更高)，而電流很難流動(dòng)。參考圖1，當(dāng)施加+1.1X V(例如，+0.5V)或更高的電壓時(shí)，電流突然增大，并且電阻降低(例如，幾kΩ)。然后，存儲(chǔ)元件達(dá)到歐姆特征。電流的流動(dòng)與電壓成正比，也就是說，電阻具有恒定值。然后，即使電壓返回到0V，恒定電阻(低電阻)被維持。
在下文，這種操作被稱為“寫入”，并且這種狀態(tài)被稱為“傳導(dǎo)”。此外，此時(shí)所施加的電壓被稱為“寫入電壓閾值”。
把其極性與寫入極性相反的電壓施加到存儲(chǔ)元件，并且增大所施加的電壓。在-1.1X V(例如，-0.5V)的電壓處，流向存儲(chǔ)元件的電流突然降低，也就是說，電阻突然增大到與初始狀態(tài)中相等的高電阻(例如，1MΩ或更高)。然后，即使電壓返回到0V，電阻(高電阻)也被維持。
在下文，此操作被稱為“擦除”，并且這種狀態(tài)被稱為“絕緣”。此外，此時(shí)所施加的電壓被稱為“擦除電壓閾值”。
通過如上所述把正和負(fù)電壓施加到存儲(chǔ)元件，存儲(chǔ)元件的電阻能夠從幾kΩ可逆地改變到大約1MΩ。此外，當(dāng)沒有電壓施加到存儲(chǔ)元件時(shí)，也就是說，電壓為0V時(shí)，能夠進(jìn)入傳導(dǎo)狀態(tài)或絕緣狀態(tài)。通過將傳導(dǎo)狀態(tài)與數(shù)據(jù)1相關(guān)聯(lián)以及通過將絕緣狀態(tài)與數(shù)據(jù)0相關(guān)聯(lián)，可以存儲(chǔ)1比特?cái)?shù)據(jù)。
在圖1中，所施加的電壓在-2X和+2X的范圍內(nèi)。然而，即使施加高于+2X的電壓，在根據(jù)該實(shí)施例的存儲(chǔ)設(shè)備中使用的存儲(chǔ)元件也具有大致相同的電阻。
圖2A和2B是用于說明根據(jù)這個(gè)實(shí)施例的存儲(chǔ)設(shè)備中使用的存儲(chǔ)單元C的電路圖。參考圖2A和2B，存儲(chǔ)單元C包括互相串聯(lián)的存儲(chǔ)元件A和MOS晶體管T。因此，MOS晶體管T不僅用作用于選擇將要訪問的存儲(chǔ)元件A的開關(guān)元件而且用作存儲(chǔ)元件A的負(fù)載。
端子電壓V1被施加到存儲(chǔ)元件A的與連接到MOS晶體管T的端子相反的端子。端子電壓V2被施加到MOS晶體管T的與連接存儲(chǔ)元件A的端子相反的端子(例如，源極側(cè)的端子)。將柵極電壓Vgs施加到MOS晶體管T的柵極上。
由于端子電壓V1和V2被施加到存儲(chǔ)單元C的存儲(chǔ)元件A和MOS晶體管T的兩端，在兩端子之間生成電勢(shì)差V(＝|V2-V1|)。
希望當(dāng)執(zhí)行寫入時(shí)存儲(chǔ)元件A的電阻等于或大于MOS晶體管T的導(dǎo)通電阻。這是因?yàn)?，由于在?dāng)開始擦除時(shí)存儲(chǔ)元件的電阻為低的情況下，端子間所施加的電勢(shì)差主要被施加到MOS晶體管T，因此電功率損失并且所施加的電壓沒有被有效地用于改變存儲(chǔ)元件A的電阻。由于當(dāng)寫入開始時(shí)存儲(chǔ)元件A的電阻足夠地高，電壓被主要施加到存儲(chǔ)元件A。因此，這種問題不會(huì)出現(xiàn)。
如圖2A和2B中所示，根據(jù)存儲(chǔ)元件A和MOS晶體管T的極性，兩種類型的配置被認(rèn)為可用于存儲(chǔ)單元C。
在圖2A和2B中，存儲(chǔ)元件A上的箭頭表示極性。當(dāng)在箭頭方向上施加電壓時(shí)，存儲(chǔ)元件A從絕緣狀態(tài)變?yōu)閭鲗?dǎo)狀態(tài)，也就是說，寫入操作被執(zhí)行。
圖3到6是用于說明根據(jù)此實(shí)施例的存儲(chǔ)設(shè)備的電路圖。在圖3到6的每個(gè)所示的存儲(chǔ)陣列中，多個(gè)存儲(chǔ)單元(圖2A或2B中所示)以矩陣形式排列。如圖3到6中所示，根據(jù)存儲(chǔ)元件A和MOS晶體管T的極性、以及存儲(chǔ)元件A和MOS晶體管T之間的位置關(guān)系，四種類型的配置被認(rèn)為可用于存儲(chǔ)陣列。
圖3到6中所示，相同的操作過程被用于存儲(chǔ)陣列。因此，使用圖3所示的電路作為例子來描述存儲(chǔ)陣列的操作過程。
圖3中所示的存儲(chǔ)設(shè)備包括以矩陣形式排列的(m+1)行和(n+1)列的存儲(chǔ)單元。如圖2A到2B中所示，在每個(gè)存儲(chǔ)單元中，存儲(chǔ)元件的一端與MOS晶體管的一端(這里指源極)相連。
MOS晶體管T(T00到Tmn)的柵極與字線W(W0到Wm)相連。MOS晶體管T的其它端(漏極)與位線B(B0到Bn)相連。存儲(chǔ)元件的其它端與源極線S(S0到Sm)相連。
將關(guān)于下列情況說明由根據(jù)這個(gè)實(shí)施例的存儲(chǔ)設(shè)備執(zhí)行的擦除序列，一種情況是為每列執(zhí)行存儲(chǔ)單元上的擦除，一種情況是為每行執(zhí)行存儲(chǔ)單元上的擦除。在下文，存儲(chǔ)元件將作為例子被描述，在該存儲(chǔ)元件上通過在存儲(chǔ)元件和MOS晶體管之間施加大約0.5V的電壓(擦除電壓)來執(zhí)行擦除。圖7A和7B是用于說明字線和位線的電勢(shì)的示意圖。當(dāng)在存儲(chǔ)單元上執(zhí)行每列的擦除時(shí)，在初始狀態(tài)下所有字線的電勢(shì)為0V。當(dāng)在存儲(chǔ)單元上執(zhí)行每行的擦除時(shí)，初始狀態(tài)下所有位線的電勢(shì)為1V。
將參考圖7A描述在存儲(chǔ)單元上執(zhí)行每列的擦除的情況。
當(dāng)在存儲(chǔ)單元上執(zhí)行每列的擦除時(shí)，也就是說，當(dāng)在與位線B0連接的存儲(chǔ)元件A00、A10、......、以及Am0上以上述順序執(zhí)行擦除，然后，在與位線B1連接的存儲(chǔ)元件A01、A11、......、以及Am1上以上述順序執(zhí)行擦除時(shí)，首先，為了執(zhí)行存儲(chǔ)元件A00上的擦除，1V電勢(shì)被施加到除位線B0之外的位線(B1、B2、......、以及Bn)上，并將1V電勢(shì)施加到源極線S上。在這種狀態(tài)下，在時(shí)間t1，1.8V的電勢(shì)被施加到字線W0，并且在包含存儲(chǔ)元件A00和MOS晶體管T00的存儲(chǔ)單元間產(chǎn)生1.0V的電勢(shì)差。
然后，為了在存儲(chǔ)元件A10上執(zhí)行擦除，在時(shí)間t2，該時(shí)間是從時(shí)間t1經(jīng)過大約1納秒后，Vth或更高的電勢(shì)被施加到字線W1，并且在包括存儲(chǔ)元件A10與MOS晶體管T10的存儲(chǔ)單元間產(chǎn)生1.0V的電勢(shì)差。在時(shí)間t2，Vth或更高的電勢(shì)被施加到字線W0。
然后，為了在存儲(chǔ)單元A20上執(zhí)行擦除，在時(shí)間t3，該時(shí)間是從時(shí)間t2經(jīng)過大約1納秒后，Vth或更高的電勢(shì)被施加到字線W2，并且在包括存儲(chǔ)元件A20和MOS晶體管T20的存儲(chǔ)單元間產(chǎn)生1.0V電勢(shì)差。在時(shí)間t3，Vth或更高的電勢(shì)被施加到字線W0和W1。
然后，類似地，從Vth或更高的電勢(shì)被施加到與當(dāng)前正在執(zhí)行擦除的存儲(chǔ)單元連接的字線上的時(shí)間點(diǎn)起經(jīng)過大約1納秒后，Vth或更高的電勢(shì)被施加到與隨后將要執(zhí)行擦除的存儲(chǔ)單元連接的字線上。因此，在與位線B0連接的存儲(chǔ)元件A00、A11、......、以及Am1上以上述順序執(zhí)行擦除。從施加Vth或更高的電勢(shì)的時(shí)間點(diǎn)起經(jīng)過大約20納秒后，每個(gè)字線的電勢(shì)返回到0V，并且完成每個(gè)存儲(chǔ)單元的擦除。更具體地，從時(shí)間t1經(jīng)過大約20納秒后，字線W0的電勢(shì)返回到0V，并且從時(shí)間t2經(jīng)過大約20納秒后，字線W1的電勢(shì)返回到0V。
在如上所述與位線B0連接的存儲(chǔ)元件上的擦除被執(zhí)行后，為了執(zhí)行與位線B1連接的存儲(chǔ)元件A01上的擦除，位線B0的電勢(shì)被設(shè)置為1V，而位線B1的電勢(shì)被設(shè)置為0V。然后，通過執(zhí)行與在與位線B0連接的存儲(chǔ)元件上執(zhí)行擦除的情況類似的序列，在與位線B1連接的存儲(chǔ)元件A10、A11、......、以及Am1上以上述順序執(zhí)行擦除。然后，在與每個(gè)位線B2、B3、......、以及Bn連接的存儲(chǔ)元件上按照類似的序列執(zhí)行擦除，并且可以執(zhí)行所有存儲(chǔ)元件上的擦除。
當(dāng)對(duì)多個(gè)列(對(duì)于x列)執(zhí)行存儲(chǔ)單元上的擦除時(shí)，也就是說，當(dāng)在與位線B0到Bx(x≥2)連接的存儲(chǔ)元件A00到A0x、A10到A1x、......、Am0到Amx上以上述順序執(zhí)行擦除，然后在與位線B(x+1)到B(2x)連接的存儲(chǔ)元件A0(x+1)到A0(2x)、A1(x+1)到A1(2x)、......、以及Am(x+1)到Am(2x)上以上述順序執(zhí)行擦除時(shí)，首先，為了執(zhí)行存儲(chǔ)元件A00到A0x上的擦除，1V電勢(shì)被施加到除了位線B0到Bx之外的位線(B(x+1)、B(x+2)、......、以及Bn)上，并且1V電勢(shì)被施加到源極線S上。在這種狀態(tài)下，在時(shí)間t1，Vth電勢(shì)或更高的電勢(shì)被施加到字線W0，并且在包括存儲(chǔ)元件A00到A0x和MOS晶體管T00到T0x的存儲(chǔ)單元間產(chǎn)生1.0V電勢(shì)差。
然后，為了執(zhí)行存儲(chǔ)元件A10到A1x上的擦除，在時(shí)間t2，該時(shí)間是從時(shí)間t1經(jīng)過大約1納秒后，Vth或更高的電勢(shì)被施加到字線W1，并且在包括存儲(chǔ)元件A10到A1x和MOS晶體管T10到T1x的存儲(chǔ)單元間產(chǎn)生1.0V電勢(shì)差。在時(shí)間t2，Vth或更高的電勢(shì)被施加到字線W0。
然后，為了執(zhí)行存儲(chǔ)元件A20到A2x上的擦除，在時(shí)間t3，該時(shí)間是從時(shí)間t2經(jīng)過大約1納秒后，Vth或更高的電勢(shì)被施加到字線W2，并且在包括存儲(chǔ)元件A20到A2x和MOS晶體管T20到T2x的存儲(chǔ)單元間產(chǎn)生1.0V電勢(shì)差。在時(shí)間t3，Vth或更高的電勢(shì)被施加到字線W0和W1。
然后，類似地，在從把Vth或更高的電勢(shì)施加到與當(dāng)前正在執(zhí)行擦除的存儲(chǔ)單元連接的字線上的時(shí)間點(diǎn)起經(jīng)過大約1納秒后，Vth或更高的電勢(shì)被施加到與隨后將要執(zhí)行擦除的存儲(chǔ)單元連接的字線上。因此，在與位線B0到Bx連接的存儲(chǔ)元件A00到A0x、A10到A1x、......、以及Am0到Amx上以上述順序執(zhí)行擦除。從施加Vth或更高的電勢(shì)的時(shí)間點(diǎn)起經(jīng)過大約20納秒后，每個(gè)字線的電勢(shì)返回到0V，并且完成每個(gè)存儲(chǔ)單元的擦除。
如上所述與位線B0到Bx連接的存儲(chǔ)元件上的擦除被執(zhí)行后，為了執(zhí)行與位線B(x+1)到B(2x)連接的存儲(chǔ)元件A0(x+1)到A0(2x)上的擦除，位線B0到Bx的電勢(shì)被設(shè)置為1V，并且位線B(x+1)到B(2x)的電勢(shì)被設(shè)置為0V。然后，通過執(zhí)行與在與位線B0到Bx連接的存儲(chǔ)元件上執(zhí)行擦除的情況類似的序列，在與位線B(x+1)到B(2x)連接的存儲(chǔ)元件A0(x+1)到A0(2x)、A1(x+1)到A1(2x)、......、以及Am(x+1)到Am(2x)上以上述順序執(zhí)行擦除。然后，按照類似的序列執(zhí)行與其它位線連接的存儲(chǔ)元件上的擦除，并且可以執(zhí)行所有存儲(chǔ)元件上的擦除。
將參考圖7B描述對(duì)每行執(zhí)行存儲(chǔ)單元上的擦除的情況。
當(dāng)執(zhí)行每行的存儲(chǔ)單元上的擦除時(shí)，也就是說，當(dāng)與字線W0連接的存儲(chǔ)元件A00、A01、......、以及A0n上的擦除以上述順序被執(zhí)行，然后，與字線W1連接的存儲(chǔ)元件A10、A11、......、以及A1n上的擦除以上述順序被執(zhí)行時(shí)，首先，為了執(zhí)行存儲(chǔ)元件A00上的擦除，Vth或更高的電勢(shì)被施加到字線W0，并且1V電勢(shì)被施加到源極線S上。在這種狀態(tài)下，在時(shí)間t1，0V電勢(shì)被施加到位線B0，并且在包括存儲(chǔ)元件A00和MOS晶體管T00的存儲(chǔ)單元間產(chǎn)生1.0V電勢(shì)差。
然后，為了執(zhí)行存儲(chǔ)元件A01上的擦除，在時(shí)間t2，該時(shí)間是從時(shí)間t1經(jīng)過大約1納秒后，0V電勢(shì)被施加到位線B1，并且在包括存儲(chǔ)元件A01和MOS晶體管T01的存儲(chǔ)單元間產(chǎn)生1.0V電勢(shì)差。在時(shí)間t2，0V電勢(shì)被施加到位線B0。
然后，為了執(zhí)行存儲(chǔ)元件A02上的擦除，在時(shí)間t3，該時(shí)間是從時(shí)間t2經(jīng)過大約1納秒后，0V電勢(shì)被施加到位線B2，并且在包括存儲(chǔ)元件A02和MOS晶體管T02的存儲(chǔ)單元間產(chǎn)生1.0V電勢(shì)差。在時(shí)間t3，0V電勢(shì)被施加到位線B0和B1。
然后，類似地，從0V電勢(shì)被施加到與當(dāng)前正在執(zhí)行擦除的存儲(chǔ)單元連接的位線上的時(shí)間點(diǎn)起經(jīng)過大約1納秒后，0V電勢(shì)被施加到與隨后將要執(zhí)行擦除的存儲(chǔ)單元連接的位線上。因此，與字線W0連接的存儲(chǔ)元件A00、A01、......、以及A0n上的擦除以上述順序被執(zhí)行。從0V電勢(shì)被施加的時(shí)間點(diǎn)經(jīng)過大約20納秒后，每個(gè)位線的電勢(shì)返回到1V，并且完成每個(gè)存儲(chǔ)單元的擦除。更具體地，從時(shí)間t1經(jīng)過大約20納秒后位線B0的電勢(shì)返回到1V，并且從時(shí)間t2經(jīng)過大約20納秒后位線B1的電勢(shì)返回到1V。
如上所述與字線W0連接的存儲(chǔ)元件上的擦除被執(zhí)行后，為了執(zhí)行與字線W1連接的存儲(chǔ)元件A10上的擦除，字線W0的電勢(shì)被設(shè)置為0V，并且字線W1的電勢(shì)被設(shè)置為Vth或更高。然后，通過執(zhí)行與連接字線W0的存儲(chǔ)元件上的擦除被執(zhí)行的情況類似的序列，連接字線W1的存儲(chǔ)元件A10、A11、......、以及A1n上的擦除以上述順序被執(zhí)行。然后，連接每個(gè)字線W2、W3、......、以及Wm的存儲(chǔ)元件上的擦除按照類似的序列被執(zhí)行，并且所有存儲(chǔ)元件上的擦除能夠被執(zhí)行。
當(dāng)執(zhí)行多個(gè)行(對(duì)于y行)的存儲(chǔ)單元上的擦除時(shí)，也就是說，當(dāng)連接字線W0到Wy(y≥2)的存儲(chǔ)元件A00到Ay0、A01到Ay1、......、A0n到Ayn上的擦除以上述順序被執(zhí)行，然后，連接字線W(y+1)到W(2y)的存儲(chǔ)元件A(y+1)0到A(2y)0、A(y+1)1到A(2y)1、......、以及A(y+1)n到A(2y)n上的擦除以上述順序被執(zhí)行時(shí)，首先，為了執(zhí)行存儲(chǔ)元件A00到Ay0上的擦除，Vth或更高的電勢(shì)被施加到字線W0到Wy，并且1V電勢(shì)被施加到源極線S上。在這種狀態(tài)下，在時(shí)間t1，0V電勢(shì)被施加到位線B0，并且在包括存儲(chǔ)元件A00到Ay0和MOS晶體管T00到Ty0的存儲(chǔ)單元間產(chǎn)生1.0V電勢(shì)差。
然后，為了執(zhí)行存儲(chǔ)元件A01到Ay1上的擦除，在時(shí)間t2，該時(shí)間是從時(shí)間t1經(jīng)過大約1納秒后，0V電勢(shì)被施加到位線B 1，并且在包括存儲(chǔ)元件A01到Ay1和MOS晶體管T01到Ty1的存儲(chǔ)單元間產(chǎn)生1.0V電勢(shì)差。在時(shí)間t2，0V電勢(shì)被施加到位線B0。
然后，為了執(zhí)行存儲(chǔ)元件A02到Ay2上的擦除，在時(shí)間t3，該時(shí)間是從時(shí)間t2經(jīng)過大約1納秒后，0V電勢(shì)被施加到位線B2，并且在包括存儲(chǔ)元件A02到Ay2和MOS晶體管T02到T02的存儲(chǔ)單元間產(chǎn)生1.0V電勢(shì)差。在時(shí)間t3，0V電勢(shì)被施加到位線B0和B1。
然后，類似地，從0V電勢(shì)被施加到連接當(dāng)前正在執(zhí)行擦除的存儲(chǔ)單元的位線上的時(shí)間點(diǎn)經(jīng)過大約1納秒后，0V電勢(shì)被施加到連接隨后將要執(zhí)行擦除的存儲(chǔ)單元的位線上。因此，連接字線W0到Wy的存儲(chǔ)元件A00到Ay0、A01到Ay1、......、A0n到Ayn上的擦除以上述順序被執(zhí)行。從施加0V電勢(shì)的時(shí)間點(diǎn)經(jīng)過大約20納秒后，每個(gè)位線的電勢(shì)返回到1V，并且完成了每個(gè)存儲(chǔ)單元的擦除。
如上所述，連接字線W0到Wy的存儲(chǔ)元件上的擦除被執(zhí)行后，為了執(zhí)行連接字線W(y+1)到W(2y)的存儲(chǔ)元件A(y+1)0到A(2y)0上的擦除，字線W0到Wy的電勢(shì)被設(shè)置為0V，并且字線W(y+1)到W(2y)的電勢(shì)被設(shè)置為1.8V。然后，通過執(zhí)行與連接字線W0到Wy的存儲(chǔ)元件上的擦除被執(zhí)行的情況類似的序列，連接字線W(y+1)到W(2y)的存儲(chǔ)元件A(y+1)0到A(2y)0、A(y+1)1到A(2y)1、......、以及A(y+1)n到A(2y)n上的擦除以上述順序被執(zhí)行。然后，連接其它字線的存儲(chǔ)元件上的擦除按照類似的序列被執(zhí)行，并且所有存儲(chǔ)元件上的擦除能夠被執(zhí)行。
上文已描述了通過將存儲(chǔ)陣列劃分為列形區(qū)域而執(zhí)行順序擦除的過程和通過將存儲(chǔ)陣列劃分為行形區(qū)域而執(zhí)行順序擦除的過程。然而，根據(jù)上述過程，擦除沒有必要執(zhí)行。例如，可以通過將存儲(chǔ)陣列劃分為矩陣形區(qū)域而執(zhí)行順序擦除。
在前述的實(shí)施例的存儲(chǔ)設(shè)備中，能夠通過采用該將擦除電壓施加到當(dāng)前正在執(zhí)行擦除的存儲(chǔ)單元上同時(shí)將擦除電壓施加到隨后將要執(zhí)行擦除的存儲(chǔ)單元上的過程，也就是說，通過采用以疊加方式將擦除電壓施加到存儲(chǔ)陣列的過程，來高速執(zhí)行存儲(chǔ)陣列上的擦除。
用于根據(jù)前述的實(shí)施例的存儲(chǔ)設(shè)備中的存儲(chǔ)單元具有如下特征，即存儲(chǔ)單元達(dá)到非常高的電阻，諸如高電阻狀態(tài)下大約幾百萬歐姆。因此，已完成擦除的存儲(chǔ)單元處于高電阻狀態(tài)，并且即使施加擦除電壓也只有極小量的電流流動(dòng)。因此，幾乎不產(chǎn)生任何電壓降。
換句話說，即使將擦除電壓施加到已完成擦除的存儲(chǔ)單元上，并且同時(shí)，將擦除電壓施加到還沒有完成擦除的存儲(chǔ)單元上，也就是說，即使，在先前執(zhí)行擦除的存儲(chǔ)單元的擦除完成后，擦除電壓被施加到存儲(chǔ)單元，并且同時(shí)，擦除電壓被施加到隨后將要執(zhí)行擦除的存儲(chǔ)單元上，功率消耗能夠減少。
當(dāng)同時(shí)執(zhí)行多個(gè)存儲(chǔ)單元上的擦除時(shí)，電流流向沒有完成擦除的多個(gè)存儲(chǔ)單元。因此，有必要維持流向存儲(chǔ)單元的電流總量不超出芯片的電流供給容量。如果流向存儲(chǔ)單元的電流總量超過了芯片的電流供給容量，則希望的擦除電壓沒有被施加到存儲(chǔ)單元。在這種情況下，發(fā)生擦除失敗。
如上所述，對(duì)于一些存儲(chǔ)單元，擦除并沒有在大約1納秒內(nèi)完成。然而，對(duì)于大多數(shù)存儲(chǔ)單元，擦除在大約1納秒內(nèi)完成。因此，從施加擦除電壓經(jīng)過1納秒后，先前執(zhí)行擦除的存儲(chǔ)單元內(nèi)幾乎不產(chǎn)生任何電壓降。因此，通過在從擦除電壓施加到先前執(zhí)行擦除的存儲(chǔ)單元時(shí)起經(jīng)過大約1納秒后，將擦除電壓施加到隨后將要執(zhí)行擦除的存儲(chǔ)單元上，功率消耗能夠被有效減少。在圖7A和7B中，符號(hào)“P”表示存儲(chǔ)陣列消耗的電能。
本領(lǐng)域技術(shù)人員能夠理解的是，依據(jù)設(shè)計(jì)要求或其它因素能夠發(fā)生各種修改、組合、子組合以及改變，只要它們?cè)谒降臋?quán)利要求或其等同物的范圍內(nèi)。
相關(guān)申請(qǐng)的交叉引用本發(fā)明包括與2005年6月2日在日本專利局提交的日本專利申請(qǐng)JP 2005-162307相關(guān)的主題，其全部內(nèi)容包含于此作為引用。
權(quán)利要求
1.一種存儲(chǔ)設(shè)備，包括多個(gè)以矩陣形式排列的存儲(chǔ)單元，多個(gè)存儲(chǔ)單元中的每個(gè)包括存儲(chǔ)元件，具有以下特性，當(dāng)施加第一閾值電平或更高的電信號(hào)時(shí)其電阻從高狀態(tài)變?yōu)榈蜖顟B(tài)，以及當(dāng)施加第二閾值電平或更高的電信號(hào)時(shí)，電阻從低狀態(tài)變?yōu)楦郀顟B(tài)，所述第二閾值電平或更高的電信號(hào)的極性不同于第一閾值電平或更高的電信號(hào)的極性；以及電路元件，與所述存儲(chǔ)元件串聯(lián)，其中，在將擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元的狀態(tài)下，從把擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的存儲(chǔ)單元的預(yù)定單元時(shí)起經(jīng)過預(yù)定的時(shí)間后，擦除電壓被施加到包括隨后將要執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元，以在存儲(chǔ)單元上執(zhí)行擦除。
2.根據(jù)權(quán)利要求1的存儲(chǔ)設(shè)備，其中所述存儲(chǔ)元件包括夾在第一電極和第二電極之間的存儲(chǔ)層；當(dāng)在第一電極和第二電極間施加第一閾值電平或更高的電信號(hào)時(shí)，所述電阻從高狀態(tài)變?yōu)榈蜖顟B(tài)；以及當(dāng)在第一電極和第二電極間施加第二閾值電平或更高的電信號(hào)時(shí)，所述電阻從低狀態(tài)變?yōu)楦郀顟B(tài)。
3.一種存儲(chǔ)設(shè)備的擦除方法，所述存儲(chǔ)設(shè)備包括多個(gè)以矩陣形式排列的存儲(chǔ)單元，多個(gè)存儲(chǔ)單元中的每個(gè)包括存儲(chǔ)元件，具有以下特性，當(dāng)施加第一閾值電平或更高的電信號(hào)時(shí)其電阻從高狀態(tài)變?yōu)榈蜖顟B(tài)，以及當(dāng)施加第二閾值電平或更高的電信號(hào)時(shí)，電阻從低狀態(tài)變?yōu)楦郀顟B(tài)，所述第二閾值電平或更高的電信號(hào)的極性不同于第一閾值電平或更高的電信號(hào)的極性；以及電路元件，與所述存儲(chǔ)元件串聯(lián)，并用作負(fù)載，所述方法包括步驟在將擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元的狀態(tài)下，從把擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的存儲(chǔ)單元的預(yù)定單元時(shí)起經(jīng)過預(yù)定的時(shí)間后，把擦除電壓施加到包括隨后將要執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元，以在存儲(chǔ)單元上執(zhí)行擦除。
4.一種存儲(chǔ)設(shè)備的擦除方法，所述存儲(chǔ)設(shè)備包括多個(gè)以矩陣形式排列的存儲(chǔ)單元，多個(gè)存儲(chǔ)單元中的每個(gè)包括存儲(chǔ)元件，所述存儲(chǔ)元件具有夾在第一電極和第二電極之間的存儲(chǔ)層，并具有以下特性，當(dāng)在第一電極和第二電極間施加第一閾值電平或更高的電信號(hào)時(shí)，其電阻從高狀態(tài)變?yōu)榈蜖顟B(tài)，以及當(dāng)在第一電極和第二電極間施加第二閾值電平或更高的電信號(hào)時(shí)，所述電阻從低狀態(tài)變?yōu)楦郀顟B(tài)；以及電路元件，與所述存儲(chǔ)元件串聯(lián)，所述方法包括步驟在將擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元的狀態(tài)下，從把擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的存儲(chǔ)單元的預(yù)定單元時(shí)起經(jīng)過預(yù)定的時(shí)間后，把擦除電壓施加到包括隨后將要執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元，以在存儲(chǔ)單元上執(zhí)行擦除。
5.一種半導(dǎo)體設(shè)備，包括多個(gè)以矩陣形式排列的存儲(chǔ)單元，多個(gè)存儲(chǔ)單元中的每個(gè)包括存儲(chǔ)元件，具有以下特性，當(dāng)施加第一閾值電平或更高的電信號(hào)時(shí)其電阻從高狀態(tài)變?yōu)榈蜖顟B(tài)，以及當(dāng)施加第二閾值電平或更高的電信號(hào)時(shí)所述電阻從低狀態(tài)變?yōu)楦郀顟B(tài)，所述第二閾值電平或更高的電信號(hào)的極性不同于第一閾值電平或更高的電信號(hào)的極性；以及電路元件，與所述存儲(chǔ)元件串聯(lián)，所述半導(dǎo)體設(shè)備包括擦除電壓施加裝置，其中，在將擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元上的狀態(tài)下，從把擦除電壓施加到包括當(dāng)前正在執(zhí)行擦除的存儲(chǔ)單元的預(yù)定單元上時(shí)起經(jīng)過預(yù)定的時(shí)間后，擦除電壓被施加到包括隨后將要執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的預(yù)定單元，以在存儲(chǔ)單元上執(zhí)行擦除。
全文摘要
一種存儲(chǔ)設(shè)備，包括以矩陣形式排列的存儲(chǔ)單元。每個(gè)存儲(chǔ)單元包括存儲(chǔ)元件，當(dāng)施加第一閾值電平或更高的電信號(hào)時(shí)，該存儲(chǔ)元件的電阻從高狀態(tài)變?yōu)榈蜖顟B(tài)，并且當(dāng)施加其極性不同于第一閾值電平或更高的電信號(hào)的極性的第二閾值電平或更高的電信號(hào)時(shí)，該存儲(chǔ)元件的電阻從低狀態(tài)變?yōu)楦郀顟B(tài)；以及電路元件，與該存儲(chǔ)元件串聯(lián)。在把擦除電壓施加到當(dāng)前正在執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元的狀態(tài)下，從該施加開始經(jīng)過預(yù)定時(shí)間后，將擦除電壓施加到隨后將要執(zhí)行擦除的至少一個(gè)存儲(chǔ)單元上。
文檔編號(hào)G11C13/00GK1897158SQ20061011082
公開日2007年1月17日 申請(qǐng)日期2006年6月2日 優(yōu)先權(quán)日2005年6月2日
發(fā)明者森寬伸, 八野英生, 岡崎信道 申請(qǐng)人:索尼株式會(huì)社