專利名稱：信號處理裝置和方法以及信號解碼裝置和方法
技術領域：
本發(fā)明涉及為了對存在非線性畸變的輸入信號進行非線性均衡而實施二階Volterra濾波器二階項的信號處理裝置和方法，以及對信號處理中具有即采用了此類裝置或方法的信號進行解碼的裝置和方法。
背景技術：
利用磁記錄技術或光記錄技術的存儲設備，或無線通信裝置中采用的信號處理裝置，以及為此所用的軟件算法，是根據假設了輸入信號線性特性的線性信號處理理論而設計的。一般說來，這些輸入信號并非僅僅由完全線性的信號元素所形成，而是也包含了若干非線性元素。然而，這些非線性元素的功率通常足夠小，因此可以近似為線性信號。因為這種原因，基于線性理論的信號處理裝置在使用中是足夠有效的。
然而，隨著存儲技術的最近發(fā)展和記錄密度的提高，再現信號中呈現的非線性特性已經變得不可忽視。這些非線性特性導致鎖相環(huán)(PLL)的性能、自適應均衡濾波器的收斂性或最終數據誤碼率的退化。盡管一直在努力提高記錄介質的記錄密度，以進一步改進其記錄容量，可是使用高記錄容量的記錄介質或者使用檢測靈敏度高但對輸入或輸出信號呈現非線性響應的傳感器所引起的非線性信號畸變，已證明是阻礙整個裝置進一步性能改進的顯著因素。
再現信號的這些非線性畸變的典型原因是歸咎于信號再現方和記錄介質的非線性特性。在前一種類型的典型原因之中，有用作磁記錄再現磁頭的MR(磁阻)磁頭之磁場-電壓轉換特征的非線性響應和基線漂移，還有用于光記錄的光電探測器的非線性響應。在后一種類型的典型原因之中，有在磁記錄介質和光記錄介質中都有的高記錄密度狀態(tài)下的非線性符號間干擾(NLISI)，以及光記錄過程中記錄介質的非線性反射率性能引起的垂直信號不對稱性。
現在將進一步考察誤碼率中最大畸變的若干原因。
在線性自適應均衡濾波器中，使用LMS(最小均方)算法，正如通常的信號處理裝置上所安裝的，只要輸入信號沒有非線性畸變，通過檢測由部分響應(PR)所表示的、符合預置均衡系統(tǒng)的目標檢測值與實際檢測信號之間的誤差信號，確保了收斂到給出最小誤差平方值值的抽頭系數。然而，由于以上濾波器的理論結構，利用它無法校正由垂直非對稱所表示的非線性畸變。
注意，由于線性自適應均衡濾波的算法，它搜索的是僅僅使獲得的誤差平方值最小的抽頭系數，這就不可避免地保續(xù)使抽頭系數收斂到不同于理想的收斂值的概率。這就表明了由于事實上存在著輸入到線性自適應均衡濾波器的信號遭受非線性畸變的情況，可能產生無法預計的新均衡誤差即非線性均衡誤差，補救方法只能是在自適應均衡算法中并不預先內在地假定這種非線性均衡誤差已校正。這種非線性均衡誤差導致了最終數據誤碼率中的退化。
在這種考慮中，已經提議了把自適應均衡濾波器實施為多項式濾波器的技術，作為對展示了非線性畸變信號進行非線性均衡的方法(例如，參見專利公開1和2)。對于通常稱為Volterra濾波器的這種多項式濾波器的研究，迄今已在多種技術領域中進行了嘗試。利用Volterra濾波器，有可能根據自適應均衡算法，比如LMS或RLS(遞歸最小平方)算法，在涉及最小平方誤差的范圍內經由優(yōu)化而更新抽頭系數。在參考文獻“Adaptive Polynominal Filters，V.John Matthews，IEEE SP Magazine，July 1991，pp.10 to 26”中可以找到對自適應均衡Volterra濾波器的詳細說明。
這時，通常的二階Volterra濾波器由下面的(1)式表達y(k)=Σi=0M1-1h(1)(i)·x(k-i)+Σi1=0M2-1Σi2=0M2-1h(2)(i1,i2)·x(k-i1)·x(k-i2)···(1)]]>在(1)式中，M1表示線性部分的抽頭長度，M2表示二階項部分的抽頭長度。此外，在此式中，y(k)表示二階Volterra濾波器在k時刻的輸出信號，x(k)為在k時刻對二階Volterra濾波器的輸入信號，h(1)(i)表示線性部分的抽頭系數，其中i＝0，1、…、M1-1，h(2)(i1，i2)表示二階項部分的抽頭系數(i1＝0，1、…、M2-1；i2＝0，1、…、M2-1)。
這時可以安裝二階Volterra濾波器，使得能夠根據自適應均衡算法依次優(yōu)化濾波器抽頭的數目。此外，如果最初就已知了二階Volterra濾波器的線性和二階項部分抽頭系數的優(yōu)化值，二階Volterra濾波器也可以安裝為固定抽頭系數的濾波器。
為了對輸入信號x(k)的一個周期完成(1)式右邊的計算，需要對右邊的第一項和第二項分別進行M1次乘法運算和2×M2×M2次乘法運算。此外，除了濾波器線性部分的輸入信號延遲線，還需要若干延遲線，以便為二階項部分保持M2個時鐘周期對應的輸入信號x(k)。
利用二階Volterra濾波器的已知對稱性，濾波器二階項部分的抽頭系數滿足下面(2)式表明的關系h(2)(i1，i2)＝h(2)(i2，i1) (2)利用此(2)式的關系，上面(1)式可以簡化為y(k)=Σi=0M1-1h(1)(i)·x(k-i)+Σi=0M2-1h(2)(i,i)·x2(k-i)]]>+2Σi1=0M2-1Σi2>i1M2-1h(2)(i1,i2)·x(k-i1)·x(k-i2)···(3)]]>注意，對(3)式右邊的第一項、第二項和第三項分別需要M1次乘法運算、2×M2次乘法運算和M2×(M2-1)次乘法運算。
在

圖17和以下的表1中顯示了對于可變的數目M2，由(1)式和(3)式表明的二階Volterra濾波器二階部分的乘法器個數的對比結果表1

正如從圖17和表1中可見，M2的數值越大，由(3)式減少乘法器個數的效果越顯著。不過，即使利用(3)式的結構，對于M2＝15的情況仍然需要多至240次乘法。
換言之，盡管更高階的Volterra濾波器對呈現出非線性畸變的輸入信號均衡效力大，但是由硬件或軟件實施時需要許多乘法運算，因此表現出成本造成的實施困難。

發(fā)明內容
考慮到現有技術的上述問題，本發(fā)明的目的是提供在呈現非線性畸變的輸入信號的均衡中充分減少乘法運算次數的信號處理裝置和方法，以及對以所述信號處理裝置提供的信號進行解碼的裝置和方法。
根據本發(fā)明的信號處理裝置是采用二階Volterra濾波器作為輸入信號均衡器的信號處理裝置，其中實施二階Volterra濾波器二階項的二階Volterra濾波器二階項部分，包括將第一輸入信號和第二輸入信號相乘在一起的乘法裝置。所述乘法裝置包括一個或多個彼此串聯的延遲裝置，每個延遲裝置都使從所述乘法裝置中輸出的信號延遲單位時間；系數相乘裝置，用于將從所述乘法裝置輸出的信號和從每個所述延遲裝置輸出的信號，每個都乘以預置的系數；以及求和裝置，用于將所述系數相乘裝置的輸出相加在一起。
根據本發(fā)明的信號處理方法采用二階Volterra濾波器來均衡輸入信號。等價于所述二階Volterra濾波器二階項的處理包括乘法步驟，將所述第一信號和所述第二信號相乘；延遲步驟，由一個或多個串聯的延遲裝置，將每個所述乘法步驟輸出的信號延遲單位時間；系數相乘步驟，將所述乘法步驟輸出的信號和從每個所述延遲步驟輸出的信號，每個都乘以預置的系數；以及求和步驟，將所述系數相乘步驟的多個輸出相加在一起。
利用信號處理的裝置和方法，使用所述二階Volterra濾波器對展現了非線性畸變的輸入信號進行均衡。可以顯著地縮減在所述二階Volterra濾波器二階項部分中所需要的乘法處理。
根據本發(fā)明的信號解碼裝置采用二階Volterra濾波器作為均衡和解碼輸入信號的均衡器。所述信號解碼裝置包括二階Volterra濾波器的線性部分，實施二階Volterra濾波器的線性項，并線性均衡所述輸入信號；二階Volterra濾波器的二階項部分，實施二階Volterra濾波器的二階項，并非線性地均衡所述輸入信號；信號求和裝置，總和從所述線性部分輸出的信號和從所述二階項部分輸出的信號；以及最大似然解碼裝置，最大似然地解碼從所述信號求和裝置輸出的信號。所述二階項部分包括將第一輸入信號與第二輸入信號相乘的乘法裝置。所述乘法裝置包括一個或多個串聯的延遲裝置，每個延遲裝置都使從所述乘法裝置中輸出的信號延遲預置的時間；系數相乘裝置，用于將從所述乘法裝置輸出的信號和從每個所述延遲裝置輸出的信號，每個都乘以預置的系數；以及求和裝置，用于將所述系數相乘裝置的輸出相加在一起。
根據本發(fā)明的信號解碼方法采用二階Volterra濾波器均衡和解碼輸入信號。所述信號解碼方法包括線性濾波步驟，實施等價于所述二階Volterra濾波器線性項的處理并線性地均衡所述輸入信號；二階濾波步驟，實施所述二階Volterra濾波器的二階項并非線性地均衡所述輸入信號；信號求和步驟，將從所述線性濾波步驟輸出的信號和從所述二階濾波步驟輸出的信號相加在一起；以及最大似然解碼步驟，最大似然地解碼從所述信號求和步驟輸出的信號。所述二階濾波步驟包括乘法步驟，將所述第一信號和所述第二信號相乘；延遲步驟，由一個或多個串聯的延遲裝置，將每個所述乘法步驟輸出的信號延遲單位時間；系數相乘步驟，將所述乘法步驟輸出的信號和從每個所述延遲步驟輸出的信號，每個都乘以預置的系數；以及求和步驟，將所述系數相乘步驟的輸出相加在一起。
信號解碼的所述裝置和所述方法利用所述二階Volterra濾波器均衡和解碼輸入信號，并且除了實施所述二階Volterra濾波器線性項的線性部分之外，每個都包括實施所述二階Volterra濾波器二階項的二階項部分，從而顯著地縮減了乘法運算次數。
根據本發(fā)明的信號處理方法和裝置，在由二階Volterra濾波器二階項部分實施二階Volterra濾波器二階項而均衡輸入信號時，可以充分地減少所需的乘法處理，因此在使用LSI(大規(guī)模集成電路)實施二階項濾波器時，能夠減小電路的規(guī)模，同時在使用DSP(數字信號處理器)和軟件實施二階項濾波器時，也能夠減少處理量。
根據本發(fā)明的信號解碼裝置和方法，為了通過二階Volterra濾波器均衡和解碼輸入信號，除了實施二階Volterra濾波器線性項的線性部分之外，使用的二階濾波器還實施二階Volterra濾波器的二階項并能夠顯著減少乘法運算，從而通過較少的乘法運算量，有效地校正非線性畸變。
從本發(fā)明的優(yōu)選實施例尤其是連同其附圖一起閱讀，本發(fā)明的其他目的和優(yōu)點將會變得更加顯而易見。
附圖簡要說明圖1是圖表，顯示了M2＝6的二維數組x(2)(k，i1，i2)；圖2是圖表，顯示了M2＝6的二維數組h(2)(i1，i2)；圖3顯示了圖1所示二維數組中對角線項x(2)(k，i，i)的元素；圖4顯示了圖1所示二維數組中非對角線項x(2)(k，i1，i2)的元素；圖5是圖表，顯示了M2＝6的二維數組W(2)(k，i1，i2)；圖6是圖表，使用x(2)(k，i1，i2)表示圖5所示二維數組W(2)(k，i1，i2)中各個元素的內容；圖7顯示了圖5所示二維數組W(2)(k，i1，i2)中各個元素的內容，如同使用(12)式的轉換；圖8使用x(2)(k，i1，i2)顯示了圖7所示二維數組W(2)(k，i1，i2)中各個元素的內容；圖9展示了體現本發(fā)明之信號處理裝置示意結構的實例；圖10展示了體現本發(fā)明之信號處理裝置示意結構的另一個實例；圖11展示了體現本發(fā)明之信號處理裝置示意性結構的再一個實例；圖12顯示了體現本發(fā)明之二階Volterra濾波器二階項部分的抽頭長度與為此所需乘法器數目之間的關系；圖13顯示了M1＝10時線性部分電路結構的實例；圖14展示了體現本發(fā)明之信號解碼裝置的示意結構；圖15顯示了僅僅使用線性自適應均衡濾波器均衡展示了非線性畸變的輸入信號情況下的眼圖；圖16顯示了使用線性自適應均衡濾波器和非線性自適應均衡濾波器均衡展示了非線性畸變的輸入信號情況下的眼圖；圖17顯示了常規(guī)二階Volterra濾波器二階項部分的抽頭長度與為此所需乘法器數目之間的關系。
具體實施例方式
在進行講解本發(fā)明的實施例之前，現在將講解Volterra濾波器的技術，一直提議用于存在非線性畸變之信號的非線性均衡。
如果線性部分的抽頭長度為M1，二階項部分的抽頭長度為M2，以下(4)式表示了常規(guī)二階Volterra濾波器y(k)=Σi=0M1-1h(1)(i)·x(k-i)+Σi1=0M2-1Σi2=0M2-1h(2)(i1,i2)·x(k-i1)·x(k-i2)···(4)]]>其中y(k)是二階Volterra濾波器在k時刻的輸出信號，x(k)是二階Volterra濾波器在k時刻的輸入信號，h(1)(i)是二階Volterra濾波器線性部分的抽頭系數(i＝0，1、…、M1-1)，h(2)(i1，i2)是二階Volterra濾波器二階項部分的抽頭系數(i1＝0，1、…、M2-1；i2＝0，1、…、M2-1)。
為了對一個周期完成(4)式右邊的計算，對右邊的一階和二階項分別需要進行M1次乘法運算和2×M2×M2次乘法運算。除了用于二階Volterra濾波器線性部分的輸入信號延遲線，還需要等價于M2個時鐘信號數目的延遲線，用于為二階濾波器的二階項部分保持輸入信號x(k)。
眾所周知，利用所述二階Volterra濾波器的已知對稱性，上述(4)式能夠簡化為下面的(5)式y(tǒng)(k)=Σi=0M1-1h(1)(i)·x(k-i)+Σi=0M2-1h(2)(i,i)·x2(k-i)]]>+2Σi1=0M2-1Σi2>i1M2-1h(2)(i1,i2)·x(k-i1)·x(k-i2)···(5)]]>注意，對(5)式右邊的第一、第二和第三項分別需要M1次乘法運算、2×M2次乘法運算和M2×(M2-1)次乘法運算。
然而，雖然由(5)式進行了簡化，但是如果M2是大值，二階Volterra濾波器的二階項部分仍然需要大量的乘法運算。因此，考慮到成本很難實現二階Volterra濾波器。
因此如同現在的講解，在本實施例中簡化了對二階Volterra濾波器二階項部分的計算，以便盡可能多地減少乘法運算量。
同時，通過對二階Volterra濾波器二階項部分執(zhí)行的計算，本實施例的信號處理裝置均衡了存在非線性畸變的輸入信號。本實施例的信號解碼裝置包括作為非線性自適應濾波器的以上信號處理裝置，除了進行均衡濾波之外，還自適應地對二階Volterra濾波器線性部分執(zhí)行計算，以均衡和解碼記錄在光盤上記錄的信號。
在以下的講解中，首先講解二階Volterra濾波器二階項部分計算的簡化技術。下一步講解執(zhí)行簡化后計算的本實施例信號處理裝置的結構和操作。
為了簡化二階項部分的計算，首先對二階Volterra濾波器輸入信號的二階項進行下面(6)式的代換x(k-i1)·x(k-i2)＝x(2)(k，i1，i2) (6)從(6)式不難導出下面(7)式和(8)式的關系x(2)(k，i1，i2)＝x(2)(k，i2，i1) (7)x(2)(k，i1+m，i2+m)＝x(k-m-i1)·x(k-m-i2) (8)＝x(2)(k-m，i1，i2)此外，利用(6)式，上面的(4)式可以重寫為下面的(9)式y(tǒng)(k)=Σi=0M1-1h(1)(i)·x(k-i)+Σi1=0M2-1Σi2=0M2-1h(2)(i1,i2)·x(2)(k,i1,i2)···(9)]]>(9)式的二階項可以認為是通過把二階項抽頭系數二維數組h(2)(i1，i2)各個元素的對應元素(i1，i2)(二維數組的元素數目為M2×M2)乘以給定k時刻二階信號二維數組x(2)(k，i1，i2)各個元素的對應元素(i1，i2)(二維數組x(2)(k，i1，i2)的元素數目為M2×M2)所獲得乘積輸出的總和。
現在舉M2＝6的情況為例。圖1顯示了具有6×6個元素的二階信號二維數組x(2)(k，i1，i2)的概念。圖2顯示了具有6×6個元素的二階抽頭系數二維數組h(2)(i1，i2)的概念。二階濾波器的抽頭系數h(2)(i1，i2)可以是固定的，也可以由任何適當的自適應均衡算法順序地更新。上述(9)式的第二項通過圖1和圖2的對應元素(i1，i2)彼此相乘并將乘積結果加在一起而獲得。
利用(6)式，上述(5)式可以重寫為下面所示的(10)式y(tǒng)(k)=Σi=0M1-1h(1)(i)·x(k-i)+Σi=0M2-1h(2)(i,i)·x(2)(k,i,i)···(10)]]>+2Σi1=0M2-1Σi2>i1M2-1h(2)(i1,i2)·x(2)(k,i1,i2)]]>圖3顯示了(10)式右邊二階項中所包含二階信號的對角線項x(2)(k，i，i)的各個元素在圖1的二維數組中所處的部位。從圖3可以看出，對角線項x(2)(k，i，i)的各個元素是二維數組中i1＝i2的各個元素，即對角線元素。同樣，圖4顯示了(10)式右邊第三項中所包含的非對角線項x(2)(k，i1，i2)的各個元素在圖1的二維數組中所處的部位。從圖4可以看出，非對角線項x(2)(k，i1，i2)的各個元素是二維數組中i1＜i2的各個元素，即不包括對角線元素的上三角元素。
在給定k時刻點具有6×6個元素的二維數組W(2)(k，i1，i2)由下面(11)式定義W(2)(k,i1,i2)=x(2)(k,i1,i2),i1=i2,2x(2)(k,i1,i2),i1<i2,0,else.···(11)]]>在這種情況下，對于W(2)(k，i1，i2)，任選整數m不難從(8)式導出下面(12)式的關系W(2)(k，i1+m，i2+m)＝W(2)(k-m，i1，i2) (12)利用(11)式，上述(10)式可以由(13)式表示。(14)式通過求取(15)式所示的二階Volterra濾波器線性部分的輸出與(16)式所示的所述濾波器二階項部分的輸出之和表示(13)式。
y(k)=Σi=0M1-1h(1)(i)·x(k-i)+Σi1=0M2-1Σi2≥i1M2-1h(2)(i1,i2)·W(2)x(k,i1,i2)···(13)]]>
y(k)＝y(tǒng)(1)(k)+y(2)(k)(14)y(1)(k)=Σi=0M1-1h(1)(i)·x(k-i)···(15)]]>y(2)(k)=Σi1=0M2-1Σi2≥i1M2-1h(2)(i1,i2)·W(2)x(k,i1,i2)···(16)]]>圖5顯示了(13)式的二階項部分中包含的二維數組W(2)(k，i1，i2)的各個元素。如圖5所示，W(2)(k，i1，i2)中不包括對角線元素的下三角各個元素具有0值。為了對比起見，圖6顯示的二維數組中使用(11)式中的x(2)(k，i1，i2)表示圖5的各個元素。
圖7顯示了使用(12)式，對圖5的各個元素進行轉換所獲取的二維數組。在這幅圖中，W(2)(k-m，i1，i2)表示對W(2)(k，i1，i2)延遲m個時鐘周期所獲取的信號。為了對比，圖8顯示了使用(11)式中的x(2)(k，i1，i2)表示圖7的各個元素所獲取的二維數組。
注意，圖7中的對角線元素是W(2)(k，0，0)、W(2)(k-1，0，0)、…、W(2)(k-5，0，0)，相當于對W(2)(k，0，0)延遲一個時鐘周期。同樣，平行且鄰近對角線元素的元素是W(2)(k，0，1)、W(2)(k-1，0，1)、…、W(2)(k-4，0，1)，相當于對W(2)(k，0，1)延遲一個時鐘周期。換言之，在圖7中，對角線元素和可以認為是平行于對角線元素的多個一維數組的非對角線元素，可以認為是FIR(有限脈沖響應)濾波器中各個延遲電路的輸出。此外，各個延遲元素的輸出通過獲得這些輸出與具有(12)式和(13)式中對應索引(i1，i2)的二階抽頭系數h(2)(i1，i2)的乘積而形成二階項部分，因此形成圖7中對角線元素的二階項部分的部位和由平行于對角線元素的非對角線元素形成的二階項部分的部位，可以認為是形成了的各個獨立FIR濾波器。
圖9顯示了信號處理裝置電路結構的實例，考慮到上述(6)式和(11)式，向它提供k時刻點的x(k)作為輸入，并輸出(13)式中的W(2)(k，i1，i2)。參考圖9，信號處理裝置10與六個FIR濾波器(FIR0到FIR5)并聯，它們的每一個都包括一個或多個乘法器和延遲電路。在FIR濾波器之間配備了延遲電路。在這些濾波器中，由FIR0指示的第一FIR濾波器向外輸出W(2)(k，0，0)、W(2)(k-1，0，0)、…、W(2)(k-5，0，0)，同時，由圖9中FIR1指示的第二FIR濾波器向外輸出W(2)(k，0，1)，W(2)(k-1，0，1)、…、W(2)(k-5，0，1)，它們是平行并鄰近對角線元素的元素，依此類推。
在圖9中，k時刻點的輸入信號x(k)經由乘法器121彼此相乘，輸出W(2)(k，0，0)(＝x(k)·x(k))。同時，從延遲電路141、151、161、171和181分別輸出W(2)(k-1，0，0)、…、W(2)(k-5，0，0)，它們是輸出信號分別經由延遲電路141、151、161、171和181每次延遲一個時鐘周期。從乘法器121的輸出以及從延遲電路141、151、161、171和181的輸出由乘法器191、201、211、221、231和241乘以對應的抽頭系數h(2)(0，0)、h(2)(1，1)、h(2)(2，2)、h(2)(3，3)、h(2)(4，4)以及h(2)(5，5)，并由加法器251將乘積結果加在一起，給出濾波器FIR0的輸出。
乘法器122將k時刻點的輸入信號x(k)乘以一個時鐘周期前的信號x(k-1)，它由延遲電路112延遲了一個時鐘周期。乘法器132將乘積結果乘以2，輸出W(2)(k，0，1)(＝2x(k)·x(k-1))。同時，從延遲電路142、152、162和172分別輸出W(2)(k-1，0，1)、…、W(2)(k-4，0，1)，它們分別是輸出信號經由延遲電路142、152、162和172每次延遲一個時鐘周期的信號。從乘法器122的輸出與從延遲電路142、152、162和172的輸出由乘法器192、202、212、222和232乘以對應的抽頭系數h(2)(0，1)、h(2)(1，2)、h(2)(2，3)、h(2)(3，4)和h(2)(4，5)，并將乘積結果通過加法器252加在一起，給出濾波器FIR1的輸出。
乘法器123將k時刻點的輸入信號x(k)乘以兩個時鐘周期前的信號x(k-2)，它由延遲電路113進一步延遲了一個時鐘周期。乘法器133將乘積結果乘以2，輸出W(2)(k，0，2)(＝2x(k)·x(k-2))。同時，從延遲電路143、153和163分別輸出W(2)(k-1，0，2)、…、W(2)(k-3，0，2)，它們分別是輸出信號經由延遲電路143、153和163每次延遲一個時鐘周期的信號。從乘法器123的輸出與從延遲電路143、153和163的輸出由乘法器193、203、213和223乘以對應的抽頭系數h(2)(0，2)、h(2)(1，3)、h(2)(2，4)和h(2)(3，5)，并將乘積結果通過加法器253加在一起，給出濾波器FIR2的輸出。
乘法器124將k時刻點的輸入信號x(k)乘以三個時鐘周期前的信號x(k-3)，它由延遲電路114進一步延遲了一個時鐘周期。乘法器134將乘積結果乘以2，輸出W(2)(k，0，3)(＝2x(k)·x(k-3))。同時，從延遲電路144和154分別輸出W(2)(k-1，0，3)和W(2)(k-2，0，3)，它們分別是輸出信號經由延遲電路144和154每次延遲一個時鐘周期的信號。從乘法器124的輸出與從延遲電路144和154的輸出分別由乘法器194、204和214乘以對應的抽頭系數h(2)(0，3)、h(2)(1，4)和h(2)(2，5)，并將乘積結果通過加法器254加在一起，給出濾波器FIR3的輸出。
乘法器125將k時刻點的輸入信號x(k)乘以四個時鐘周期前的信號x(k-4)，它由延遲電路115進一步延遲了一個時鐘周期。乘法器135將乘積結果乘以2，輸出W(2)(k，0，4)(＝2x(k)·x(k-4))。同時，從延遲電路145輸出W(2)(k-1，0，4)，它是輸出信號經由延遲電路145延遲一個時鐘周期的信號。從乘法器125的輸出與從延遲電路145的輸出分別由乘法器195和205乘以對應的抽頭系數h(2)(0，4)和h(2)(1，5)，并將乘積結果通過加法器255加在一起，給出濾波器FIR4的輸出。
乘法器126將k時刻點的輸入信號x(k)乘以五個時鐘前的信號x(k-5)，它由延遲電路116進一步延遲了一個時鐘周期。乘法器136將乘積結果乘以2，輸出W(2)(k，0，5)(＝2x(k)·x(k-5))。另外，乘法器196將輸出信號乘以對應的抽頭系數h(2)(0，5)，其輸出變?yōu)闉V波器FIR5的輸出。
二階Volterra濾波器二階項部分的輸出表示為加法器26對FIR0到FIR5各個FIR濾波器輸出的總和。
注意，由乘法器132、…、136進行的乘以2在采用二進制數計算的數字電路中，可以等價地處理成1位左移，所以不必提供專用的乘法器。因此，作為M2＝6的二階項部分乘法器，僅僅需要乘法器121、…、126、191、…、196、201、…、205、211、…、214、221、…、223、231、232和241，總共是27個。
對M2的不同值，(13)式所示二階Volterra濾波器二階項部分的乘法器數目，顯示在圖10和下面的表2中。為了對比通常情況下乘法器的個數，圖10和表2也顯示了由(4)式和(5)式所指示的二階Volterra濾波器二階項部分的乘法器數目。
表2

從圖10和表2可見，與(4)式所示情況相比，同時采用(5)式的常規(guī)技術減少計算，利用本實施例的技術有可能顯著地減少乘法運算量。此外，利用本實施例的技術，與單獨使用(5)式所示的減少計算量的常規(guī)技術情況相比，可以顯著地減少乘法運算量。對較大的M2值實現的良好效果十分顯著。
利用上述信號處理裝置10，圖9的結構用于輸出圖8所示二維數組的各個元素。然而，由于FIR濾波器結構是彼此獨立的，在濾波器的均衡性能可以認為要達到最佳的情況下，例如在數據誤碼率超過了預定值的情況下，可以改變乘法器191、…、196、201、…、205、211、…、214、221、…、223、231、232和241的數目，即FIR0到FIR5各個FIR濾波器抽頭長度的數目。同樣，在濾波器均衡性能足夠的情況下，也有可能改變FIR濾波器的數目。然而，沿時間軸從FIR濾波器(FIR0到FIR5)的對角線項(FIR0)朝向非對角線項(FIR1到FIR5)方向進行的深度，被視為與將要均衡的符號間干擾(ISI)長度有關的量，因此，要提供的FIR濾波器的數目需要等于或大于ISI長度。PR之ISI的這個長度對PR(111)是例如3。在抽頭系數將要由可選的自適應均衡算法更新的情況下，也有可能不使用乘法器131、…、136。然而，考慮到二階濾波器二階項部分的抽頭系數在收斂中所引起的其他延遲，還是期望包括乘法器131、…、136的結構。注意，利用圖11和圖12所示的電路結構，也有可能減少負責進行1位移位之乘法器的數目，或者不提供這些乘法器，事實上，并不存在性能退化的風險。
利用圖11所示信號處理裝置10的電路結構，使圖9的電路結構從圖9的電路結構進一步簡化，同時與圖9相比計算量進一步減少。更具體地說，加法器27將FIR1到FIR5的輸出加在一起之后，乘法器132、…、136將要執(zhí)行的計算將由乘法器28執(zhí)行，其輸出由加法器29加入到加法器251的輸出中，從而可以減少濾波器FIR1到FIR5中所需位數，同時僅僅需要執(zhí)行一次使計算結果加倍的1位移位操作。
通過從開始就加倍各個抽頭系數，由這種1位移位運算操作所表示的用于加倍的系數可以僅僅加入在抽頭系數中。在使用自適應均衡算法更新抽頭系數的情況下，加倍系數可以僅僅加入抽頭系數或加入更新系數所用的步進增益參數中。在后一種情況下，如果利用對角線項的步進增益參數μ2，非對角線項的步進增益參數是2×μ2，就不需要加倍系數，并可以在各個FIR濾波器(FIR1到FIR5)中實施，結果不需要圖9的乘法器132、…、136，從而進一步簡化了電路結構。圖12顯示了這種情況的電路結構。在這種情況下，非對角線項抽頭系數的更新速度提高了一倍，相當于非對角線項的抽頭系數值加倍。
利用信號處理裝置10的上述實施例，對具有非線性畸變的輸入信號進行非線性均衡時的乘法運算可以顯著地減少，結果由LSI(大規(guī)模集成電路)實施時可以減少電路規(guī)模。另外，由DSP(數字信號處理器)和軟件實施時可以減小計算量。
圖13顯示了M1＝10時二階Volterra濾波器線性部分的電路結構實例。二階Volterra濾波器的線性部分包括配置為延遲輸入信號x(k)的延遲電路301、…、309；配置為將延遲電路301、…、309輸出的延遲后信號x(k-1)、…、x(k-9)分別乘以預置濾波器系數的乘法器311、…、3110；以及把311、…、3110的輸出求和的加法器32。抽頭系數h(1)(i)(i＝0、…、9)可以是固定的抽頭系數，也可以由任何適當的均衡算法更新。
現在將介紹本發(fā)明的信號解碼裝置50的結構和操作，其中包括上述信號處理裝置10作為非線性自適應均衡濾波器。
在圖14所示的信號解碼裝置50中，為了再現光盤40上記錄的信號，來自光頭51中所配備激光源的激光經由光學系統(tǒng)照射在光盤40上，并經由在光頭51中配備的光學系統(tǒng)由光接收器件接收從光盤返回的光，以便經歷光電轉換。來自光頭51之中光接收元件的信號由RF(射頻)放大器52放大，并由A/D(模擬/數字)轉換器53量化。
量化后的信號發(fā)送到DPLL(數字鎖相環(huán))電路54，然后它輸出RF信號，相當于由此DPLL采用時鐘同步采樣所得到的信號。來自DPLL電路54的輸出信號通過線性自適應均衡濾波器55和非線性自適應均衡濾波器56，將經歷自適應均衡處理，從其輸出的信號由加法器57求和在一起。求和信號y(k)被發(fā)送到LMS(最小均方)誤差檢測單元58以及維特比檢測電路59。同時，線性自適應均衡濾波器55執(zhí)行(13)式所示的二階Volterra濾波器線性部分的計算。非線性自適應均衡濾波器56執(zhí)行二階項部分的計算，其配置實例如圖9所示，及參考圖9進行的介紹。
當來自加法器57的信號被發(fā)送到LMS誤差檢測單元58時，檢測與依照預定均衡系統(tǒng)的目標檢測值的誤差信號，并基于所檢測的誤差信號，更新二階Volterra濾波器線性部分和二階項部分的抽頭系數。在LMS誤差檢測單元58之內檢測輸入代碼串的方法是任意的，以便可以采用通常的技術檢測原始代碼串，比如FDTS(固定延遲樹搜索)閾值檢測或維特比檢測。確切地說，LMS誤差檢測單元58使其已經確認了的代碼串與期望要被均衡的PR系數進行褶積，以產生臨時決策PR信號d(k)，以便檢測k時刻的目標臨時決策PR信號d(k)與k時刻來自加法器57的信號y(k)之間的誤差信號e(k)(＝d(k)-y(k))。按照下面(17)式更新濾波器線性部分下一個時刻點，即k+1時刻點的抽頭系數h(1)(k+1i)h(1)(k+1i)＝h(1)(ki)+μ1·e(k)·x(k-i) (17)同時按照下面(18)式更新二階濾波器二階項部分下一個時刻點，即k+1時刻點的抽頭系數h(2)(k+1i1，i2)h(2)(k+1i1，i2)＝h(2)(ki1，i2)+μ2·e(k)·x(k-i1)·x(k-i2)(18)在(17)、(18)式中，μ1和μ2表示LMS算法的步進增益參數。更新后的抽頭系數發(fā)送到線性自適應均衡濾波器55和非線性自適應均衡濾波器56。
來自加法器57的信號由維特比解碼電路59根據維特比算法解碼，并由解調電路60利用記錄中使用的調制方法的反向進行解調處理。解調得出的延遲數據被發(fā)送到誤碼檢測電路61進行誤碼校正。
圖15和圖16中顯示了信號均衡的具體結果。圖15顯示了僅僅由線性自適應均衡濾波器55執(zhí)行過均衡的實例，而圖16顯示了線性自適應均衡濾波器55和非線性自適應均衡濾波器56都執(zhí)行過均衡的實例。在這些實例中，使用的均衡系統(tǒng)都是PR(111)。在本實施例中，圖14的信號解碼裝置50中的光盤重放信號由計算機上的數值計算模擬產生，并由相當于A/D轉換器的程序采樣。圖14的數字部分由信號處理程序形成。在模擬波形中產生15％的非對稱。
現在將顯示和介紹對圖14的DPLL電路54輸出的均衡前數字數據利用SINC函數作為滿足數字信號處理中采樣定理的內插函數內插所得到的眼圖，以及對依次對加法器57的輸出進行了線性/非線性自適應均衡后所得到的數字數據利用上面的SINC函數內插所得到的另一幅眼圖。
在僅僅使用線性自適應均衡濾波器55的情況下，即使在均衡之后，預均衡波形中產生的非線性特征，即15％的非對稱也剩余為非線性均衡誤差，且下部的眼保持壓扁，正如對比圖15(A)所示的DPLL電路54的輸出即均衡前眼圖與圖15(B)所示的DPLL電路54的輸出即均衡后眼圖所顯而易見。相反，當既使用了線性自適應均衡濾波器55又使用了非線性自適應均衡濾波器56時，均衡前波形中15％非對稱所產生的非線性特征，通過非線性自適應均衡濾波器的功效得到了部分的改進，并在眼圖的垂直方向上產生了對稱性，正如對比圖16(A)所示的DPLL電路54的輸出即均衡前眼圖與圖16(B)所示均衡后眼圖所顯而易見。
因此，利用本發(fā)明的信號解碼裝置50，除了配置為執(zhí)行常規(guī)線性自適應均衡濾的線性自適應均衡濾波器55之外，等價于上述信號處理裝置10，通過提供非線性自適應均衡濾波器56，在再現光盤40上記錄的信號時，可以有效地校正非線性畸變。確切地說，因為所需的乘法計算量可以顯著小于常規(guī)方法，本非線性自適應均衡濾波器56易于實現。
本發(fā)明不限于參考附圖介紹的上述實施例，正如可能對本領域的技術人員顯而易見，可以嘗試眾多的改變、替代等行為，而不脫離本權利要求書所定義的、本發(fā)明的范圍。
權利要求
1.一種信號處理裝置，采用二階Volterra濾波器作為均衡輸入信號的均衡器，其特征在于，實施所述二階Volterra濾波器二階項的所述二階Volterra濾波器二階項部分包括，將第一輸入信號乘以第二輸入信號的乘法裝置；所述乘法裝置包括一個或多個彼此串聯的延遲裝置，每個延遲裝置都使從所述乘法裝置中輸出的信號延遲單位時間；系數相乘裝置，用于將從所述乘法裝置輸出的信號和從每個所述延遲裝置輸出的信號，每個都乘以預置的系數；以及求和裝置，用于將所述系數相乘裝置的輸出相加在一起。
2.根據權利要求1的信號處理裝置，其特征在于，所述二階項部分包括多個所述乘法裝置，所述乘法裝置之一采用未從所述第一信號延遲的信號作為所述第二信號，所述其余的乘法裝置中的每一個都采用將所述第一信號延遲預置時間的信號作為所述第二信號。
3.根據權利要求1的信號處理裝置，其特征在于，所述二階項部分包括n個所述乘法裝置，n是不小于一的整數；所述乘法裝置的第k個采用將所述第一信號延遲所述單位時間的(k-1)倍所對應的信號作為所述第二信號，k是1≤k≤n的整數。
4.一種信號處理方法，采用二階Volterra濾波器均衡輸入信號，其特征在于，等價于所述二階Volterra濾波器二階項的處理包括乘法步驟，將所述第一信號乘以所述第二信號；延遲步驟，由一個或多個串聯的延遲裝置，將每個所述乘法步驟輸出的信號延遲單位時間；系數相乘步驟，將所述乘法步驟輸出的信號和從每個所述延遲步驟輸出的信號，每個都乘以預置的系數；以及求和步驟，將所述系數相乘步驟的多個輸出相加在一起。
5.一種信號解碼裝置，采用二階Volterra濾波器作為均衡和解碼輸入信號的均衡器，包括二階Volterra濾波器的線性部分，實施所述二階Volterra濾波器的線性項，并對所述輸入信號進行線性均衡；二階Volterra濾波器的二階項部分，實施所述二階Volterra濾波器的二階項，并對所述輸入信號進行非線性均衡；信號求和裝置，將從所述線性部分輸出的信號和從所述二階項部分輸出的信號相加在一起；以及最大似然解碼裝置，對從所述信號求和裝置輸出的信號進行最大似然解碼；所述二階項部分包括將第一輸入信號與第二輸入信號相乘在一起的乘法裝置；所述乘法裝置包括一個或多個串聯的延遲裝置，每個延遲裝置都使從所述乘法裝置中輸出的信號延遲預置的單位時間；系數相乘裝置，用于將從所述乘法裝置輸出的信號和從每個所述延遲裝置輸出的信號，每個都乘以預置的系數；以及求和裝置，用于將所述系數相乘裝置的輸出相加在一起。
6.根據權利要求5的信號解碼裝置，其特征在于，所述二階項部分包括多個所述乘法裝置，所述乘法裝置之一采用未從所述第一信號延遲的信號作為所述第二信號，所述其余的乘法裝置中的每一個都采用將所述第一信號延遲預置時間的信號作為所述第二信號。
7.根據權利要求5的信號解碼裝置，其特征在于，所述二階項部分包括n個所述乘法裝置，n是不小于一的整數；所述乘法裝置的第k個采用將所述第一信號延遲所述單位時間的(k-1)倍所對應的信號作為所述第二信號，k是1≤k≤n的整數。
8.根據權利要求5的信號解碼裝置，進一步包括誤差檢測裝置，檢測每個離散時刻從所述信號求和裝置輸出的信號和目標信號之間的誤差；所述系數相乘裝置根據所述誤差檢測裝置檢測的誤差，每隔離散時刻更新所述預置的系數。
9.一種信號解碼方法，采用二階Volterra濾波器均衡和解碼輸入信號，包括線性濾波步驟，實施等價于所述二階Volterra濾波器的線性項，并對所述輸入信號進行線性均衡的處理；二階濾波步驟，實施等價于所述二階Volterra濾波器的二階項，并對所述輸入信號進行非線性均衡的處理的處理；信號求和步驟，將從所述線性濾波步驟輸出的信號和從所述二階濾波步驟輸出的信號相加在一起；以及最大似然解碼步驟，對從所述信號求和步驟輸出的信號進行最大似然解碼；所述二階濾波步驟包括乘法步驟，將所述第一輸入信號和所述第二輸入信號相乘；延遲步驟，由一個或多個串聯的延遲裝置，將每個所述乘法步驟輸出的信號延遲單位時間；系數相乘步驟，將從所述乘法步驟輸出的信號和從每個所述延遲步驟輸出的信號，每個都乘以預置的系數；以及求和步驟，將所述系數相乘步驟的輸出相加在一起。
全文摘要
所公開的是一種信號處理裝置，用于實施二階Volterra濾波器的二階項。這種信號處理裝置(10)包括多個乘法器，每個都適于將第一和第二信號相乘。每個乘法器都包括一個或多個串聯的延遲電路，每個都使從所述乘法器輸出的信號延遲預置時間；以及一個或多個系數乘法器，用于將從每個乘法器輸出的信號和從每個延遲電路輸出的信號，每個都乘以預置的系數。n個所述乘法器彼此并聯，n是不小于一的整數，而且第k個乘法器使用所述第一信號延遲了所述單位時間的(k－1)倍的信號作為所述第二信號，k是1≤k≤n的整數。
文檔編號G11B20/10GK1788416SQ20058000034
公開日2006年6月14日 申請日期2005年3月24日 優(yōu)先權日2004年4月6日
發(fā)明者梶原祥行 申請人:索尼株式會社