專利名稱：具有支持多存儲塊的列冗余電路的半導體存儲設備的制作方法
技術領域：
本發(fā)明涉及集成電路設備，更具體地，涉及具有列冗余的集成電路存儲設備。
背景技術：
易失和非易失存儲設備(例如，RAM，ROM)經常包含列冗余電路以修復存儲器陣列塊內的一個或多個有缺陷的列。Yoon的美國專利公開No.2002/0001896中公開了支持列冗余的存儲設備的示例。具體地，Yoon的圖2圖示了其中具有多個存儲單元塊的存儲設備。這些存儲單元塊的每個用參考字符DQ0-DQn來表示。存儲單元塊DQ0包括多個存儲單元列22，其可以使用相應的寫驅動和讀出放大單元(read sense amplification unit)26選擇性地耦合到相應的全局輸入/輸出線(line)GIO<0>。類似地，存儲單元塊DQn包括多個存儲單元列32，其可以使用相應的寫驅動和讀出放大單元36選擇性地耦合到相應的全局輸入/輸出線GIO<n>。Yoon的圖2還圖示了保險絲盒(fuse box)單元48，其可以被配置為使得多個修復存儲單元列43可用于修復其中具有至少一個有缺陷的存儲單元列的存儲單元塊(DQ0-DQn)中的一列或多列。不幸的是，對于連接到相應修復列譯碼單元45的修復存儲單元列43的數目超過正被修復的存儲單元塊(DQ0-DQn)中有缺陷的存儲單元列的數目的情況，Yoon的存儲設備可能提供對修復存儲單元列43的低效使用。例如，如果修復存儲單元43的兩列或多列與每個修復列譯碼單元45相關聯，則在正被修復的存儲單元塊(DQ0-DQn)其中僅包含一個有缺陷的存儲單元列的情況下，修復存儲單元43的這些列的一個或多個可能未被使用。因此，Yoon的存儲設備可能提供了一種用于修復多塊存儲設備內有缺陷的列的相對低效的手段。

發(fā)明內容
本發(fā)明的實施例包括支持多塊存儲陣列中的有缺陷的存儲單元的修復的其中具有冗余存儲單元列的集成電路存儲設備。這些存儲設備包括其中具有多個多列存儲塊的存儲陣列和至少一個多列冗余存儲塊。提供了冗余列選擇單元。該冗余列選擇單元被配置成響應于列地址將從多列冗余存儲塊讀取的數據路由到冗余數據線。還提供了數據輸入/輸出單元。該數據輸入/輸出單元連接到冗余數據線和與存儲陣列中有缺陷的列相關聯的數據線。數據輸入/輸出單元被配置成通過將從多列冗余存儲塊中所選擇的冗余列讀取的第一數據路由到輸入/輸出總線同時阻止從有缺陷的列讀取的數據被傳送到輸入/輸出總線來對從所述存儲陣列中的有缺陷的列讀取第一數據的指令做出響應。
在本發(fā)明的一些實施例中，冗余列選擇單元包括被配置成響應于列地址生成多個冗余列選擇信號的保險絲盒，并且數據輸入/輸出單元響應于由輸入/輸出選擇信號生成單元生成的多個輸入/輸出選擇信號。該輸入/輸出選擇信號生成單元響應于由保險絲盒生成的多個冗余列選擇信號。特別地，輸入/輸出選擇信號生成單元包括響應于多個冗余列選擇信號的譯碼單元。
在本發(fā)明的另一些實施例中，數據輸入/輸出單元包括多個多路復用器。這些多路復用器之一可以具有分別電連接到數據線和冗余數據線的第一和第二數據端、以及響應于輸入/輸出選擇信號的相應一個的控制端。還可以提供冗余數據輸入單元。冗余數據輸入單元具有連接到冗余數據線的輸出、連接到輸入/輸出總線的第一多個輸入、響應于多個輸入/輸出選擇信號的第二多個輸入。
本發(fā)明的另一些實施例包括其中具有多個多列存儲塊和至少一個多列冗余存儲塊的集成電路存儲設備。提供了列選擇單元。列選擇單元耦合到多個多列存儲塊的相應一個中的多個位線并且響應于列地址。還提供了冗余列選擇單元。冗余列選擇單元耦合到多列冗余存儲塊中的多條位線并且響應于列地址。數據輸入/輸出單元連接到列選擇單元和冗余列選擇單元并且響應于多個輸入/輸出選擇信號。這些信號由輸入/輸出選擇信號生成器生成，輸入/輸出選擇信號生成器響應于由冗余列選擇單元生成的多個冗余列選擇信號。數據輸入/輸出單元包括至少一個多路復用器，該至少一個多路復用器具有分別連接到列選擇單元和冗余列選擇單元的第一和第二數據端。該至少一個多路復用器還具有響應于多個輸入/輸出選擇信號的相應一個的控制端。
在這些實施例的一些中，冗余列選擇單元將包括被配置成響應于列地址生成多個冗余列選擇信號的保險絲盒。還提供了冗余數據輸入單元，該冗余數據輸入單元具有連接到冗余列選擇單元的輸出、連接到輸入/輸出總線的第一多個輸入和響應于多個輸入/輸出選擇信號的第二多個輸入。


圖1是根據本發(fā)實施例的集成電路存儲設備的框圖。
圖2是圖1所示的列選擇單元的電示意圖。
圖3是圖1所示的冗余列選擇單元的電示意圖。
圖4是圖1所示的數據輸入/輸出單元的電示意圖。
圖5是圖1所示的冗余數據輸入單元的電示意圖。
圖6是圖1所示的輸入/輸出選擇信號生成單元的電示意圖。
圖7是圖示了圖6所示的譯碼器執(zhí)行的譯碼操作的表。
圖8是根據本發(fā)明實施例的集成電路存儲設備的框圖。
圖9是圖8所示的數據輸入/輸出單元的電示意圖。
圖10是圖9中所示的數據輸入/輸出多路復用器(data input/outputmultiplexer，DIOMUX)的電示意圖。
圖11是圖8所示的冗余數據輸入單元的電示意圖。
圖12是圖8所示的選擇電路單元的電示意圖。
具體實施例方式
現將參考附圖更全面地描述本發(fā)明，在附圖中圖示了本發(fā)明的優(yōu)選實施例。但是，本發(fā)明可以許多不同形式來實施因而不應被解釋為受限制于這里闡述的實施例；相反，這些實施例被提供從而本公開將是徹底和完全的，并且將把本發(fā)明的范圍完成傳達給本領域技術人員。貫穿始終類似的標號指示類似的元件并且其上的信號線和信號可用相同的參考字符來指示。信號也可以被同步和/或經歷較少的布爾操作(例如，求反)而不應被認作不同的信號。
如圖1所示，根據本發(fā)明實施例的半導體存儲設備100包括多塊存儲陣列110和冗余存儲陣列120。多塊存儲陣列110被圖示為包括16個存儲塊(即，塊0-15)。這些存儲塊的每個電耦合到相應的列選擇單元。這16個列選擇單元的四個用標號131-134來表示。冗余存儲陣列120被圖示為包括一對冗余存儲塊(RMB0和RMB1)，這些冗余存儲塊的每個電耦合到相應的冗余列選擇單元141和142。存儲陣列110內的存儲塊的每個被圖示為包括128列存儲單元。與這128列存儲單元相關聯的位線電耦合到相應的列選擇單元。冗余存儲陣列120內的存儲塊的每個被圖示位包括4個冗余的存儲單元列。與冗余存儲陣列120中的冗余存儲塊的每個相關聯的位線電耦合到冗余列選擇單元141和142的相應一個。如下文更全面描述的，冗余陣列選擇單元141可以被配置成支持存儲陣列110的前一半(例如，存儲塊0-7)內多達4個有缺陷的存儲單元列的替換，而冗余陣列選擇單元142可以被配置成支持存儲陣列110的后一半(例如，存儲塊8-15)內多達4個有缺陷的存儲單元列的替換。如圖1所進一步圖示的，與存儲塊0-7相關聯的8個列選擇單元電耦合到第一數據輸入/輸出單元151，與存儲塊8-15相關聯的8個列選擇單元電耦合到第二數據輸入/輸出單元152。
第一冗余列選擇單元141可以被配置成在存儲器讀操作期間給第一數據輸入/輸出單元151提供數據。具體地，第一冗余列選擇單元141可以被配置成當在存儲塊0-7中存在一個或多達4個有缺陷的列時給第一數據輸入/輸出單元151提供讀取數據。通過類似的方式，第二冗余列選擇單元142可以配置成在存儲器讀操作期間給第二數據輸入/輸出單元152提供數據。
16位輸入/輸出總線(IO[15:0])的前8條線電連接到第一數據輸入/輸出單元151和第一冗余數據輸入單元161，而16位輸入/輸出總線的后8條線電連接到第二數據輸入/輸出單元152和第二冗余數據輸入單元162。第一、第二數據輸入/輸出單元151-152以及第一、第二冗余數據輸入單元161-162由第一和第二輸入/輸出選擇信號生成單元171、172控制。如圖所示，第一輸入/輸出選擇信號生成單元171被配置成生成一個8位選擇信號IOSLT[7:0]，第二輸入/輸出選擇信號生成單元172被配置成生成另一個8位選擇信號IOSLT[15:8]。
圖2圖示了圖1所示的第一列選擇單元131的配置。該列選擇單元131電連接到與存儲陣列110中相應的存儲塊0相關聯的128條位線。第一列選擇單元131還通過相應的數據線DL<0>電連接到第一數據輸入/輸出單元151。第一列選擇單元131被配置成響應于7位列地址(ADDR[6:0])將128條位線中所選擇的一條電連接到相應的數據線DL<0>。在本發(fā)明的替代性實施例中，每條圖示的位線(BL)都可以是單條線或者是支持差動信號的一對線(例如，BL和/BL)。類似地，數據線DL<0>在某些情況下可以代表一對差動數據線(例如，DL<0>和/DL<0>)。第一列選擇單元131包括接收7位列地址ADDR[6:0]的地址譯碼器21和Y選通(Y-gate)列選擇電路22。該Y選通列選擇電路22包括8個列選擇單元且這些列選擇單元的每個包括16個選擇晶體管。與第一組的16條位線0-15相關聯的一個列選擇單元由晶體管T21、T23、…T25圖示，與最后一組的16條位線112-127相關聯的另一列選擇單元由晶體管T22、T24、…T26圖示。這些16列選擇單元的每個耦合到電連接到數據線DL<0>的相應的輸出晶體管。這16個輸出晶體管圖示為T27…T28。基于Y選通列選擇電路22的這種配置，可能的27＝128個列地址的不同的每個導致128條位線(或位線對)之一和相應的數據線DL<0>之間的電“短路”。
第一冗余列選擇單元141圖示為包括保險絲盒31和冗余Y選通電路32。圖示為包括4個保險絲單元(包含保險絲元件S)的保險絲盒31響應于7位列地址ADDR[6:0]?；诒ｋU絲盒31內保險絲單元的設置，多達4個單獨的列地址將導致生成4個有效(active)的冗余列選擇信號YCR[3:0]。這些冗余列選擇信號YCR[3:0]的每個當有效(例如，在高電平)時將使得Y選通電路32中的相應晶體管T31-T34導通由此將第一冗余存儲塊RMB0中的相應位線連接到第一列冗余數據線CRDL<0>。因此，如果存儲塊1中的列12、存儲塊3中的列24、存儲塊5中的列33、存儲塊7中的列52都有缺陷，則當列地址ADDR[6:0]等于0001100時冗余列選擇信號YCR
將有效，當列地址ADDR[6:0]等于0011000時冗余列選擇信號YCR[1]將有效，當列地址ADDR[6:0]等于0100001時冗余列選擇信號YCR[2]將有效，當列地址ADDR[6:0]等于0110100時冗余列選擇信號YCR[3]將有效。
類似地，圖1中的第二冗余列選擇單元142可以包括如同圖3中所示的保險絲盒和冗余Y選通電路?；诒ｋU絲盒內保險絲單元的設置，多達4個單獨的列地址將導致生成4個有效的冗余列選擇信號YCR[7:4](沒有示出)。這些冗余列選擇信號YCR[7:4]的每個當有效(例如，在高電平)時將使得第二冗余存儲塊RMB1中的相應位線連接到第二列冗余數據線CRDL<1>。因此，如果存儲塊8中的列15、存儲塊9中的列26、存儲塊14中的列35、存儲塊15中的列54有缺陷，則當列地址ADDR[6:0]等于0001111時冗余列選擇信號YCR[4]將有效，當列地址ADDR[6:0]等于0011010時冗余列選擇信號YCR[5]將有效，當列地址ADDR[6:0]等于0100011時冗余列選擇信號YCR[6]將有效，當列地址ADDR[6:0]等于0110110時冗余列選擇信號YCR[7]將有效。
如圖4所示，第一數據輸入/輸出單元151包括示為DIOMUX[7:0]的多個數據輸入/輸出多路復用器152。這些數據輸入/輸出多路復用器152的每個連接到8條數據線DL[7:0]的相應一條和8條數據輸入/輸出線IO[7:0]的相應一條。數據輸入/輸出多路復用器152還公共地連接到第一列冗余數據線CRDL<0>。第一數據輸入/輸出單元151中的數據輸入/輸出多路復用器152在多個輸入/輸出選擇信號IOSLT[7:0]的控制下操作。這些選擇信號在從存儲陣列110的讀操作期間控制是否將第一列冗余數據線CRDL<0>連接到8條輸入/輸出線IO[7:0]之一。具體地，控制輸入/輸出選擇信號IOSLT[7:0]的值從而如果存儲塊1中的列12有缺陷，則當列地址ADDR[6:0]等于0001100(即，12b)時IOSLT<1>將被設置到有效高電平。類似地，如果存儲塊3中的列24有缺陷，則當列地址ADDR[6:0]等于0011000(即，24b)時IOSLT<3>將被設置到有效高電平，以及如果存儲塊5中的列33有缺陷，則當列地址等于0100001(即，33b)時IOSLT<5>將被設置到有效高電平。同樣以與第一數據輸入/輸出單元151類似的方式配置第二數據輸入/輸出單元152，這里不需要進一步描述。
圖5圖示了具有被配置成在存儲器寫操作期間從輸入/輸出線IO[7:0]接收寫數據的輸入的第一冗余數據輸入單元161的電示意圖。如圖所示，第一冗余數據輸入單元161包括多個輸入與(AND)門G61-G68、多個中間或非(NOR)門G69-G72、和在寫操作期間驅動第一列冗余數據線CRDL<0>的輸出與非(NAND)門G73。輸入與門G61-G68接收輸入/輸出信號IO[7:0]和輸入/輸出選擇信號IOSLT[7:0]。如上參考圖4所描述的，如果存儲塊1中的列12有缺陷，則當列地址ADDR[6:0]等于0001100(即，12b)時IOSLT<1>將被設置到有效高電平。類似地，如果存儲塊3中的列24有缺陷，則當列地址ADDR[6:0]等于0011000(即，24b)時IOSLT<3>將被設置到有效高電平。同樣以與第一冗余數據輸入單元161類似的方式配置第二冗余數據輸入單元162，這里不需要進一步描述。
圖6圖示了第一輸入/輸出選擇信號生成單元171的配置，其包括譯碼單元70和門單元80。譯碼單元70圖示為包括多個保險絲盒71-74和多個譯碼器76-79。保險絲盒71-74的每個響應于冗余列選擇信號YCR<3:0>的相應一個。具體地，保險絲盒71包括操作用來生成第一保險絲數據信號F1[2:0]的多個保險絲元件(S)。該第一保險絲數據信號F1[2:0]對相應于冗余列選擇信號YCR<0>的存儲塊地址(存儲塊0-存儲塊7)進行編碼。這樣，如上面參考圖3所圖示和描述的，如果存儲塊1中的列12有缺陷，則當列地址ADDR[6:0]等于0001100(即，12b)時冗余列選擇信號YCR<0>將在高電平有效而所有其它冗余列選擇信號YCR[3:1]將無效。保險絲盒71將也生成值等于001(即，1b)的第一保險絲數據信號F1[2:0]，其標識相應于列地址12的存儲塊1。譯碼器76將第一個3位保險絲數據信號F1[2:0]譯碼成第一譯碼后數據信號D1[7:0]。對于F1[2:0]被設置為值等于001(即，1b)的情況，該第一譯碼后的數據信號D1[7:0]將具有等于0000010的值。圖7是說明了譯碼器76-79所執(zhí)行的譯碼操作的表。
圖6中的門單元80包括示作OR1-OR8的多個或門。配置這些或門以接收來自譯碼器76-79的譯碼后的數據信號D1[7:0]、D2[7:0]、D3[7:0]、D4[7:0]。基于門單元80的這種配置，設置第一譯碼后的數據信號D1[7:0]為等于0000010的值(這反映了存儲塊1中的有缺陷的列)將導致在數據讀操作期間輸入/輸出選擇信號IOSLT<1>被設置高為邏輯1電平以及第一列冗余數據線CRDL<0>被路由到輸入/輸出線IO<1>。其它輸入/輸出選擇信號(即，IOSLT<0>和IOSLT[7:2])將低到邏輯0電平。第二輸入/輸出選擇信號生成單元172被配置成等價于第一輸入/輸出選擇信號生成單元171因而這里不需進一步描述。
圖1的存儲設備100的一個潛在限制是要求在存儲塊0-7中存在不超過4個有缺陷的列以及在存儲塊8-15中存在不超過4個有缺陷的列。該限制由下述事實產生，即第一冗余存儲塊RMB0僅包含用于存儲塊0-7的冗余列以及第二冗余存儲塊RMB1僅包含用于存儲塊8-15的冗余列。如果存儲塊0-7包含多于4個有缺陷的列，則圖1的存儲設備100將被視為有缺陷的并被丟棄。為解決該限制，提供了根據本發(fā)明另外實施例的半導體存儲設備800。由圖8-12圖示的該存儲設備800支持圖8的存儲塊0-15中多達8個有缺陷的列的替換。換句話說，來自冗余存儲陣列820中的第一和第二冗余存儲塊RMB0和RMB1的冗余列可用于替換任何存儲塊0-7或存儲塊8-15中有缺陷的列。
在圖8的存儲設備800中，用標號831-834表示的十六個列選擇單元和兩個冗余列選擇單元841-842可以配置為等同于圖1-3的相應的選擇單元，因而這里不需進一步描述。此外，輸入/輸出選擇信號生成單元871-872可以等價于圖1中的輸入/輸出選擇信號生成單元171和172。但是，如現在將描述的，數據輸入/輸出單元850、第一和第二冗余數據輸入單元861和862、選擇電路單元880提供了在修復存儲陣列810中有缺陷的列時的額外的靈活度。該額外的靈活度源于在存儲陣列810中的或者下半部分的存儲塊0-7或者上半部分的存儲塊8-15中提供多于4列冗余修復的能力。
數據輸入/輸出單元850電耦合到所有十六條數據線DL[15:0]、所有十六條輸入/輸出線IO[15:0]以及列冗余數據線CRDL[1:0]兩者。數據輸入/輸出單元850還由兩對輸入/輸出選擇信號IOSLT_S[15:8]和IOSLT_S[7:0]以及OSLT_O[15:8]和IOSLT_O[7:0]來控制，其中“S”表示“相同的”，“O”表示“其它的”。這四個輸入/輸出選擇信號由響應于輸入/輸出選擇信號IOSLT[15:0]的選擇電路單元880生成。第一冗余數據輸入單元861被配置成接收來自所有輸入/輸出線IO[15:0]的輸入數據并且被配置成提供輸入數據到第一列冗余數據線CRDL<0>。第一冗余數據輸入單元861還響應于第一對輸入/輸出選擇信號IOSLT_S[7:0]和IOSLT_O[15:8]。第二冗余數據輸入單元862被配置成接收來自所有輸入/輸出線IO[15:0]的輸入數據并且被配置成提供輸入數據到第二列冗余數據線CRDL<1>。第二冗余數據輸入單元862還響應于第二對輸入/輸出選擇信號IOSLT_S[15:8]和IOSLT_O[7:0]。
圖9的數據輸入/輸出單元850包括16個數據輸入/輸出多路復用器851，每個都響應于相應一對的輸入/輸出選擇信號IOSLT_S<n>和IOSLT_O<n>，其中“n”是在從0到15范圍內的整數。每個數據輸入/輸出多路復用器851連接到相應的數據線DL<n>、相應的輸入/輸出線IO<n>、列冗余數據線CRDL[1:0]兩者。對于其中0≤n≤7的情況，每個數據輸入/輸出多路復用器851(即，DIOMUX<0>，…，DIOMUX<7>)將在IOSLT_S<n>＝1時把第一列冗余數據線CRDL<0>電連接到相應的輸入/輸出線IO<n>而在IOSLT_O<n>＝1時把第二列冗余數據線CRDL<1>電連接到相應的輸入/輸出線IO<n>。此外，當IOSLT_S<n>＝0且IOSLT_O<n>＝0時，對于在0到15范圍內的所有值“n”，數據輸入/輸出多路復用器851將把相應的數據線DL<n>連接到相應的輸入/輸出線IO<n>?；蛘撸瑢τ谄渲?≤n≤15的情況，每個數據輸入/輸出多路復用器851(即，DIOMUX<0>，…，DIOMUX<7>)將在IOSLT_S<n>＝1時把第二列冗余數據線CRDL<1>電連接到相應的輸入/輸出線IO<n>而在IOSLT_O<n>＝1時把第一列冗余數據線CRDL<0>電連接到相應的輸入/輸出線IO<n>。
圖10圖示了對于n＝0的情況的數據輸入/輸出多路復用器851。該數據輸入/輸出多路復用器851包括如圖所示連接的或非門G10和四個與非門G11-G14?；跀祿斎?輸出多路復用器851的這種配置，設置IOSLT_S<0>為有效高電平將導致在存儲器讀操作期間數據從第一列冗余數據線CRDL<0>被路由到輸入/輸出線IO<0>。或者，設置IOSLT_O<0>為有效高電平將導致在存儲器讀操作期間數據從第二列冗余數據線CRDL<1>路由到輸入/輸出線IO<0>。在IOSLT_S<0>和IOSLT_O<0>不能同時有效的約束條件下執(zhí)行這些路由操作。最后，當IOSLT_S<0>＝IOSLT_O<0>＝0時，那么或非門G10的輸出將被設置為高并且在讀和寫操作期間數據將從相應的數據線DL<0>路由到相應的輸入/輸出線IO<0>。
圖11是第一冗余數據輸入單元861的詳細電示意圖。第一冗余數據輸入單元861包括與輸入的“SELF”信號(即，IOSLT_S)相關聯的上半部分和與輸入的“OTHER”信號(即，IOSLT_O)相關聯的下半部分。具體地，上半部分包括與門G21-G28、或非門G37-G40、生成信號SELF的4輸入與非門G45。該上半部分與圖5的第一冗余數據輸入單元161的詳細電示意圖相似。第一冗余數據輸入單元861的下半部分包括與門G29-G36、或非門G41-G44、生成信號OTHER的4輸入與非門G46。信號SELF和OTHER被提供給連接到第一列冗余數據線CRDL<0>的輸出或門G47?；诘谝蝗哂鄶祿斎雴卧?61的這種配置，對于0≤n≤7的情況，當“SELF”輸入/輸出選擇信號IOSLT_S<n>的相應一個有效時，數據可從輸入/輸出線IO[7:0]中所選擇的輸入/輸出線路由到CRDL<0>?；蛘?，對于8≤n≤15的情況，當“OTHER”輸入/輸出選擇信號IOSLT_O<n>的相應一個有效時，數據可從輸入/輸出線IO[15:8]中所選擇的輸入/輸出線路由到CRDL<0>。
在圖12中，圖8的選擇電路單元880圖示為包括響應于由第一和第二輸入/輸出選擇生成單元871和872生成的輸入/輸出選擇信號IOSLT[7:0]和IOSLT[15:8]的相應組的一對選擇器881和883。如圖所示，第一選擇器881被配置成響應于輸入/輸出選擇信號IOSLT[7:0]生成信號IOSLT_S[7:0]和IOSLT_O[15:8]。提供了保險絲設備882從而可由第一選擇器881對輸入/輸出選擇信號IOSLT[7:0]正確譯碼。通過以特定方式設置該保險絲設備882，第一冗余存儲塊RMB0中的冗余列除為存儲塊0-7提供列修復能力外還可用于替換存儲塊8-15中的一個或多達4個有缺陷的列。第二選擇器883被配置成響應于輸入/輸出選擇信號IOSLT[15:8]生成信號IOSLT_S[15:8]和IOSLT_O[7:0]。提供了保險絲設備884從而可由第二選擇器883對輸入/輸出選擇信號IOSLT[15:8]正確譯碼。通過以特定方式設置該保險絲設備884，第二冗余存儲塊RMB1中的冗余列除為存儲塊15-8提供列修復能力外還可用于替換存儲塊0-7中的一個或多達4個有缺陷的列。這樣，相對于圖1的存儲設備實施例，使用圖8的存儲設備實施例獲得了更大的修復靈活性。
在附圖和說明書中，已公開了本發(fā)明的典型實施例，并且雖然采用的特定術語，但是它們僅在通用和說明性的意義上使用而不是為了限制的目的，本發(fā)明的范圍由所附的權利要求書來闡明。
本申請要求于2004年8月30日提交的韓國專利申請No.2004-68653的優(yōu)先權，其公開內容由此通過引用并入于此。
權利要求
1.一種集成電路存儲設備，包括存儲陣列，其中具有多個多列存儲塊；多列冗余存儲陣列；冗余列選擇單元，其被配置成響應于列地址將從所述多列冗余存儲陣列讀取的數據路由到冗余數據線；以及數據輸入/輸出單元，其連接到冗余數據線和與所述存儲陣列中有缺陷的列相關聯的數據線，所述數據輸入/輸出單元被配置成通過將從所述多列冗余存儲陣列中所選擇的冗余列讀取的第一數據路由到輸入/輸出總線同時阻止從有缺陷的列讀取的數據被傳送到輸入/輸出總線來對從所述存儲陣列中的有缺陷的列讀取第一數據的指令做出響應。
2.如權利要求1所述的存儲設備，其中所述冗余列選擇單元包括被配置成響應于列地址生成多個冗余列選擇信號的保險絲盒；以及其中所述數據輸入/輸出單元響應于多個輸入/輸出選擇信號。
3.如權利要求2所述的存儲設備，還包括被配置成響應于多個冗余列選擇信號生成多個輸入/輸出選擇信號的輸入/輸出選擇信號生成單元。
4.如權利要求3所述的存儲設備，其中所述數據輸入/輸出單元包括多路復用器，該多路復用器具有電連接到數據線和冗余數據線的第一和第二數據端、以及響應于輸入/輸出選擇信號的相應一個的控制端。
5.如權利要求2所述的存儲設備，其中所述數據輸入/輸出單元包括多路復用器，該多路復用器具有電連接到數據線和冗余數據線的第一和第二數據端、以及響應于輸入/輸出選擇信號的相應一個的控制端。
6.如權利要求3所述的存儲設備，其中所述輸入/輸出選擇信號生成單元包括響應于多個冗余列選擇信號的譯碼單元。
7.如權利要求6所述的存儲設備，其中所述譯碼單元包括響應于多個冗余列選擇信號的多個保險絲盒。
8.如權利要求2所述的存儲設備，還包括冗余數據輸入單元，該冗余數據輸入單元具有連接到冗余數據線的輸出、連接到輸入/輸出總線的第一多個輸入、響應于多個輸入/輸出選擇信號的第二多個輸入。
9.一種集成電路存儲設備，包括存儲陣列，其中具有多個多列存儲塊；多列冗余存儲陣列；列選擇單元，其耦合到多個多列存儲塊的相應一個中的多個位線并且響應于列地址；冗余列選擇單元，其耦合到多列冗余存儲陣列中的多個位線并且響應于列地址；數據輸入/輸出單元，其連接到所述列選擇單元和所述冗余列選擇單元并且響應于多個輸入/輸出選擇信號；以及輸入/輸出選擇信號生成器，其被配置成響應于由所述冗余列選擇單元生成的多個冗余列選擇信號生成多個輸入/輸出選擇信號。
10.如權利要求9所述的存儲設備，其中所述數據輸入/輸出單元包括至少一個多路復用器，該多路復用器具有分別連接到所述列選擇單元和所述冗余列選擇單元的第一和第二數據端、以及響應于多個輸入/輸出選擇信號的相應一個的控制端。
11.如權利要求10所述的存儲設備，其中所述冗余列選擇單元包括被配置成響應于列地址生成多個冗余列選擇信號的保險絲盒。
12.如權利要求9所述的存儲設備，其中所述冗余列選擇單元包括被配置成響應于列地址生成多個冗余列選擇信號的保險絲盒。
13.如權利要求12所述的存儲設備，還包括被配置成響應于多個冗余列選擇信號生成輸入/輸出選擇信號的輸入/輸出選擇信號生成單元。
14.如權利要求13所述的存儲設備，還包括冗余數據輸入單元，該冗余數據輸入單元具有連接到所述冗余列選擇單元的輸出、連接到輸入/輸出總線的第一多個輸入和響應于多個輸入/輸出選擇信號的第二多個輸入。
15.如權利要求9所述的存儲設備，還包括冗余數據輸入單元，該冗余數據輸入單元具有連接到所述冗余列選擇單元的輸出、連接到輸入/輸出總線的第一多個輸入、響應于多個輸入/輸出選擇信號的第二多個輸入。
16.一種集成電路存儲設備，包括存儲陣列，其中具有多個多列存儲塊；第一多列冗余存儲塊；第二多列冗余存儲塊；第一列選擇單元，其耦合到多個多列存儲塊的第一個中的多個位線并且響應于列地址；第二列選擇單元，其耦合到多個多列存儲塊的第二個中的多個位線并且響應于列地址；第一冗余列選擇單元，其耦合到第一多列冗余存儲塊中的多個位線并且響應于列地址；第二冗余列選擇單元，其耦合到第二多列冗余存儲塊中的多個位線并且響應于列地址；數據輸入/輸出單元，其連接到所述第一和第二列選擇單元以及所述第一和第二冗余列選擇單元并且響應于多個輸入/輸出選擇信號；第一冗余數據輸入單元，其具有連接到所述第一冗余列選擇單元的輸出、連接到輸入/輸出總線的第一多個輸入、響應于多個輸入/輸出選擇信號的第一輸入/輸出選擇信號的第二多個輸入；第二冗余數據輸入單元，其具有連接到所述第二冗余列選擇單元的輸出、連接到輸入/輸出總線的第一多個輸入、響應于多個輸入/輸出選擇信號的第二輸入/輸出選擇信號的第二多個輸入；和輸入/輸出選擇信號生成器，其被配置成響應于由所述第一和第二冗余列選擇單元生成的多個冗余列選擇信號生成多個輸入/輸出選擇信號。
全文摘要
半導體存儲設備包括其中具有多個多列存儲塊的存儲陣列和多列冗余存儲塊。提供了冗余列選擇單元，其被配置成響應于列地址將從多列冗余存儲塊讀取的數據路由到冗余數據線。還提供了數據輸入/輸出單元。數據輸入/輸出單元連接到冗余數據線和與存儲陣列中有缺陷的列相關聯的數據線。數據輸入/輸出單元被配置成通過將從多列冗余存儲陣列中所選擇的冗余列讀取的第一數據路由到輸入/輸出總線同時阻止從有缺陷的列讀取的數據被傳送到輸入/輸出總線來對從存儲陣列中的有缺陷的列讀取第一數據的指令做出響應。
文檔編號G11C7/00GK1744230SQ200510084910
公開日2006年3月8日 申請日期2005年7月25日 優(yōu)先權日2004年8月30日
發(fā)明者姜相喆, 金亨民 申請人:三星電子株式會社