專利名稱：部分雙端口存儲(chǔ)器和使用它的電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種部分雙端口存儲(chǔ)器和使用這種存儲(chǔ)器的電子設(shè)備。尤其是，本發(fā)明涉及到一種部分雙端口存儲(chǔ)器，它適合于使用在含有多個(gè)處理器和面對(duì)必需減小尺寸與重量的電子設(shè)備(諸如具有照相機(jī)功能的移動(dòng)電話)中；和使用這種存儲(chǔ)器的電子設(shè)備。
背景技術(shù)：
諸如移動(dòng)電話這樣的電子設(shè)備面對(duì)減小尺寸和重量的需求。近來的移動(dòng)電話除正常通信功能之外還具有照相機(jī)功能、電視電話功能等等。這樣的移動(dòng)電話具有用于控制與無(wú)線基站數(shù)據(jù)通信的通信中央處理器(CCPU)，用于處理例如照相機(jī)功能和振鈴曲調(diào)功能的應(yīng)用軟件的應(yīng)用中央處理器(ACPU)，和用于存儲(chǔ)各種數(shù)據(jù)的存儲(chǔ)器。
這類傳統(tǒng)的移動(dòng)電話具有天線1、無(wú)線電通信部分2、按鈕操作部分3、中央處理器(CPU)4、照相機(jī)部分5、數(shù)字信號(hào)處理器(DSP)6、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)7、仲裁器8、接口(I/F)9、金/金球10和同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)11，如圖8所示。無(wú)線電通信部分2經(jīng)由天線1發(fā)送與接收往返于無(wú)線基站的無(wú)線電波W，這里沒有示出無(wú)線基站。按鈕操作部分3由發(fā)送按鍵、英文/日語(yǔ)片假名/日文漢字/數(shù)字轉(zhuǎn)換按鍵、電源開啟/關(guān)閉按鍵、光標(biāo)控制十字按鍵和結(jié)束按鍵等組成。CPU 4起到CCPU和控制整個(gè)移動(dòng)電話的作用。
照相機(jī)部分5由電荷耦合器件(CCD)照相機(jī)等組成以便拍攝移動(dòng)電話附近影像。DSP 6起到ACPU的作用并且處理通過照相機(jī)部分5拍攝的圖像信號(hào)。SRAM 7由每個(gè)單元具有六個(gè)元件的存儲(chǔ)器單元組成，六個(gè)元件由四個(gè)晶體管和兩個(gè)電阻或者六個(gè)晶體管構(gòu)成。SRAM 7存儲(chǔ)由CPU 4和DSP 6共享的數(shù)據(jù)，例如，正由DSP 6處理的圖像數(shù)據(jù)。仲裁器8對(duì)經(jīng)由接口9來自CPU 4和DSP 6的對(duì)SDRAM 11的同時(shí)訪問進(jìn)行仲裁，以便避免沖突。金/金球10在接口9的輸入/輸出端口與SDRAM 11的輸入/輸出端口之間構(gòu)成接觸點(diǎn)。SDRAM 11是一種雙倍速率(DDR)類型DRAM，它由每個(gè)單元具有一個(gè)晶體管和一個(gè)電容器的兩個(gè)元件的存儲(chǔ)器單元構(gòu)成。為了加倍數(shù)據(jù)傳送效率而不增加時(shí)鐘頻率，SDRAM 11與外部時(shí)鐘信號(hào)的上升和下降沿兩者同步地與CPU 4或DSP 6交換數(shù)據(jù)。
這類技術(shù)也公開在日本未經(jīng)審查的申請(qǐng)?zhí)朜o.59-129989(Ikeda)的專利公報(bào)中。Ikeda介紹的是由2T-1C存儲(chǔ)器單元組成的雙端口動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，每個(gè)單元包括兩個(gè)傳輸門和一個(gè)電容器。每個(gè)存儲(chǔ)單元有兩個(gè)分開的訪問路徑，因此如果操作適當(dāng)可以避免數(shù)據(jù)總線的互斥性使用。
然而，本發(fā)明已經(jīng)認(rèn)識(shí)到上述用于移動(dòng)電話的存儲(chǔ)器具有下列問題。
因?yàn)橹俨闷?對(duì)由CPU 4和DSP 6對(duì)SDRAM 11的同時(shí)訪問進(jìn)行仲裁，所以它妨礙高速處理。
此外，雖然Ikeda介紹的存儲(chǔ)器可以消除數(shù)據(jù)總線的互斥性使用，但是它也不允許高速處理。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)實(shí)施例，在此提供一種具有給定容量存儲(chǔ)區(qū)的部分雙端口存儲(chǔ)器。該存儲(chǔ)區(qū)域包括僅僅由第一處理器訪問的第一區(qū)域，僅僅由第二處理器訪問的第二區(qū)域，和由第一和第二處理器共享并具有兩個(gè)端口、而且經(jīng)由兩個(gè)端口同時(shí)可訪問的公用區(qū)域。
根據(jù)本發(fā)明的另一個(gè)方面，在此提供一種使用上述部分雙端口存儲(chǔ)器的電子設(shè)備。
還根據(jù)本發(fā)明的另一個(gè)方面，在此提供一種使用上述部分雙端口存儲(chǔ)器的移動(dòng)電話。
再根據(jù)本發(fā)明的另一個(gè)實(shí)施例，在此提供一種移動(dòng)電話，其包括處理圖像信號(hào)和產(chǎn)生圖像數(shù)據(jù)的數(shù)字信號(hào)處理器(DSP)，存儲(chǔ)由DSP產(chǎn)生圖像數(shù)據(jù)的部分雙端口存儲(chǔ)器，和從部分雙端口存儲(chǔ)器讀取圖像數(shù)據(jù)以及傳送圖像數(shù)據(jù)到基站的中央處理器(CPU)。該部分雙端口存儲(chǔ)器包括給定容量的存儲(chǔ)區(qū)域，它包含僅僅由DSP訪問的第一區(qū)域，僅僅由CPU訪問的第二區(qū)域，和由DSP和CPU共享并具有兩個(gè)端口、而且經(jīng)由兩個(gè)端口同時(shí)可訪問的公用區(qū)域。
因?yàn)檫@個(gè)發(fā)明設(shè)置了由第一處理器和第二處理器共享而且可由兩個(gè)處理器同時(shí)訪問的公用區(qū)域，所以與全部由2T-1C存儲(chǔ)單元組成的第一區(qū)域和第二區(qū)域情況相比較，它取得存儲(chǔ)器的高集成度和高速的數(shù)據(jù)傳輸。即使移動(dòng)電話有很高的功能并且需要大容量的存儲(chǔ)器，這也允許它們減小尺寸和重量。此外，因?yàn)榈谝粎^(qū)域僅僅由第一處理器訪問而第二區(qū)域僅僅由第二處理器訪問，所以在第一和第二處理器之間沒有沖突發(fā)生，并且由仲裁器而引起的時(shí)間損耗保持在最低限度，因此允許高速處理。


從下列結(jié)合附圖的描述中，本發(fā)明的上述和其它目的、優(yōu)點(diǎn)與特點(diǎn)將變得更清楚，其中附圖包括圖1是使用本發(fā)明實(shí)施例的部分雙端口存儲(chǔ)器的電子設(shè)備的實(shí)際部件的電子結(jié)構(gòu)方框圖；圖2是圖1中時(shí)鐘同步SRAM接口(I/F)的電子結(jié)構(gòu)方框圖；圖3是圖1中第一DRAM單元陣列、雙端口DRAM單元陣列和第二DRAM單元陣列的結(jié)構(gòu)例子視圖；圖4是構(gòu)成圖3中第一和第二DRAM單元陣列存儲(chǔ)單元的電路結(jié)構(gòu)圖；圖5是構(gòu)成圖3中雙端口DRAM單元陣列存儲(chǔ)單元的電路結(jié)構(gòu)圖；圖6是實(shí)際部件在寫入數(shù)據(jù)到圖1中部分雙端口隨機(jī)存取存儲(chǔ)器(PDPRAM)時(shí)的狀態(tài)圖；圖7是當(dāng)從圖1中PDPRAM讀取數(shù)據(jù)時(shí)實(shí)際部件的狀態(tài)圖；圖8是常規(guī)電子設(shè)備的實(shí)際部件電路結(jié)構(gòu)的方框圖。
具體實(shí)施例方式
現(xiàn)在將參考說明性實(shí)施例描述本發(fā)明。那些技術(shù)精通的人將認(rèn)識(shí)到，利用本發(fā)明的介紹能夠?qū)崿F(xiàn)許多替換實(shí)施例，而且本發(fā)明不局限于為了解釋的目的而舉例說明的那些實(shí)施例。
本發(fā)明的部分雙端口存儲(chǔ)器包括僅僅由第一處理器訪問的第一區(qū)域，僅僅由第二處理器訪問的第二區(qū)域，和由第一和第二處理器共享而且可以同時(shí)訪問的公用區(qū)域。
圖1顯示使用本發(fā)明實(shí)施例的部分雙端口存儲(chǔ)器的電子設(shè)備實(shí)際部件的電路結(jié)構(gòu)。這個(gè)例子的電子設(shè)備是移動(dòng)電話，它包括天線11、無(wú)線電通信部分12、按鍵操作部分13、CPU 14、照相機(jī)部分15、DSP 16和部分雙端口隨機(jī)存取存儲(chǔ)器(PDPRAM)20。無(wú)線電通信部分12經(jīng)由天線11發(fā)送與接收往返于無(wú)線基站的無(wú)線電波W，這里沒有示出基站。按鍵操作部分13由發(fā)送按鍵、英文/日文片假名/日本漢字/數(shù)字轉(zhuǎn)換按鍵、電源開啟/關(guān)閉按鍵、用于光標(biāo)控制的十字按鍵、結(jié)束按鍵等組成。CPU 14控制與無(wú)線基站的通信以及控制整個(gè)移動(dòng)電話。照相機(jī)部分15由電荷耦合器件(CCD)照相機(jī)或類似器件組成以便拍攝移動(dòng)電話附近的影像。DSP16處理諸如照相機(jī)功能和振鈴樂曲功能的應(yīng)用軟件。在這個(gè)實(shí)施例中，DSP 16處理由照相機(jī)部分15拍攝的圖像信號(hào)。
PDPRAM 20具有給定容量的存儲(chǔ)區(qū)并且包括時(shí)鐘(CLK)同步的SRAM接口(I/F)21、DRAM單元陣列22、雙端口DRAM單元陣列23和DRAM單元陣列24。時(shí)鐘同步SRAM接口21允許PDPRAM 20(它以DRAM存儲(chǔ)單元為基礎(chǔ))工作為偽SRAM(PSRAM)。雖然，PSRAM以DRAM存儲(chǔ)單元為基礎(chǔ)，但是它包括SRAM類型控制部分以便如同SRAM那樣操作。因?yàn)闆]有必要按行地址和列地址分開地輸入地址到PSRAM，所以就不需要諸如行地址選通(RAS)和列地址選通(CAS)的定時(shí)信號(hào)。正如SRAM一樣，PSRAM僅僅需要一次性地址輸入而且它借助于芯片使能信號(hào)(其與時(shí)鐘同步存儲(chǔ)器的時(shí)鐘有關(guān))觸發(fā)的地址，并且讀出和寫入數(shù)據(jù)。
DRAM單元陣列22僅僅由CPU 14訪問。雙端口單元陣列23由CPU14和DSP 16共享。雙端口DRAM單元陣列23具有兩個(gè)端口而且可以由CPU 14和DSP 16經(jīng)由每個(gè)端口同時(shí)訪問。DRAM單元陣列24僅僅由DSP 16訪問。在這個(gè)實(shí)施例中，時(shí)鐘同步SRAM接口(I/F)21、DRAM單元陣列22、雙端口DRAM單元陣列23和DRAM單元陣列24被集成在一個(gè)芯片Q中。
圖2顯示圖1中時(shí)鐘同步SRAM接口21的電子結(jié)構(gòu)。時(shí)鐘同步SRAM接口21包括解碼器25、26，輸入/輸出(I/O)緩沖器27、28，和仲裁器29。這些元件連接到由DRAM單元陣列22、雙端口DRAM單元陣列23和DRAM單元陣列24組成的芯片Q。根據(jù)來自CPU 14的訪問或者地址數(shù)據(jù)A0L到A63L的輸入，解碼器25與時(shí)鐘“ck”同步地選擇雙端口DRAM單元陣列23的存儲(chǔ)單元的一個(gè)端口地址或DRAM單元陣列22的存儲(chǔ)單元的地址。另一方面，根據(jù)來自DSP 16的訪問或地址數(shù)據(jù)A0R到A63R的輸入，解碼器26與時(shí)鐘“ck”同步地選擇雙端口DRAM單元陣列23的存儲(chǔ)單元的另一個(gè)端口地址或DRAM單元陣列24的存儲(chǔ)單元的地址。
輸入/輸出緩沖器27使雙端口DRAM單元陣列23的一個(gè)端口和DRAM單元陣列22如同SRAM那樣操作，并且起到CPU 14的數(shù)據(jù)輸入/輸出接口的作用。輸入/輸出緩沖器28使雙端口DRAM單元陣列23的另一個(gè)端口和DRAM單元陣列24如同SRAM那樣操作，而且起到DSP 16的數(shù)據(jù)輸入/輸出接口的作用。仲裁器29對(duì)同時(shí)來自解碼器25和解碼器26的對(duì)雙端口DRAM單元陣列23的訪問進(jìn)行仲裁，以便避免沖突。
圖3顯示圖1中的DRAM單元陣列22、雙端口DRAM單元陣列23和DRAM單元陣列24的結(jié)構(gòu)例子。DRAM單元陣列22包括存儲(chǔ)區(qū)221，222，...，到227。存儲(chǔ)區(qū)221由1T-1C存儲(chǔ)器單元組成，每個(gè)存儲(chǔ)器單元包括一個(gè)第一傳輸門和一個(gè)第一電容器。第一傳輸門根據(jù)CPU 14的訪問被控制導(dǎo)通/截止。在第一傳輸門導(dǎo)通時(shí)，第一電容器充電以便存儲(chǔ)信息。例如，存儲(chǔ)區(qū)221的容量是16兆位。存儲(chǔ)區(qū)222到227具有如存儲(chǔ)區(qū)221同樣的結(jié)構(gòu)。
DRAM單元陣列24包括存儲(chǔ)區(qū)241，242，...，到247。存儲(chǔ)區(qū)241由1T-1C存儲(chǔ)器單元組成，每個(gè)存儲(chǔ)器單元包括一個(gè)第二傳輸門和一個(gè)第二電容器。第二傳輸門根據(jù)DSP 16的訪問被控制導(dǎo)通/截止。在第二傳輸門導(dǎo)通時(shí)，第二電容器充電以便存儲(chǔ)信息。例如，存儲(chǔ)區(qū)241的容量是16兆位。存儲(chǔ)區(qū)242到247具有如存儲(chǔ)區(qū)241同樣的結(jié)構(gòu)。
雙端口單元陣列23包括存儲(chǔ)區(qū)231和232。存儲(chǔ)區(qū)231由2T-1C存儲(chǔ)器單元組成，每個(gè)存儲(chǔ)器單元包括第三傳輸門，第四傳輸門和第三電容器。第三傳輸門根據(jù)CPU 14的訪問被控制導(dǎo)通/截止。第四傳輸門根據(jù)DSP16的訪問被控制導(dǎo)通/截止。在第三或第四傳輸門導(dǎo)通時(shí)，第三電容器充電以便存儲(chǔ)信息。例如，存儲(chǔ)區(qū)231的容量是8兆位。存儲(chǔ)區(qū)232具有如存儲(chǔ)區(qū)231同樣的結(jié)構(gòu)。DRAM單元陣列22、雙端口DRAM單元陣列23和DRAM單元陣列24集成到具有256兆位總?cè)萘康囊粋€(gè)芯片。雖然2T-1C存儲(chǔ)器單元大約是1T-1C存儲(chǔ)器單元的尺寸或者面積的兩倍，但是16兆位的1T-1C存儲(chǔ)器單元的面積與8兆位的2T-1C存儲(chǔ)器單元的面積實(shí)質(zhì)上是相同的，這個(gè)256兆位的存儲(chǔ)器單元實(shí)質(zhì)上與256兆位的1T-1C存儲(chǔ)器單元同樣大小，而存儲(chǔ)容量是256M-16M。
圖4顯示構(gòu)成圖3中DRAM單元陣列22和24的存儲(chǔ)器單元的電路結(jié)構(gòu)。存儲(chǔ)單元30具有用作第一傳輸門或第二傳輸門的MOS晶體管31和電容器32。存儲(chǔ)器單元30形成在選擇線33與信號(hào)線34的交叉點(diǎn)。MOS晶體管31根據(jù)圖2中解碼器25或26經(jīng)由選擇線33提供的地址數(shù)據(jù)被控制導(dǎo)通/截止。根據(jù)圖2中的輸入/輸出緩沖器27或者28經(jīng)由信號(hào)線34提供的數(shù)據(jù)，在MOS晶體管31導(dǎo)通時(shí)，電容器32充電從而存儲(chǔ)信息。
圖5顯示構(gòu)成圖3中雙端口DRAM單元陣列23的存儲(chǔ)器單元的電氣結(jié)構(gòu)。存儲(chǔ)單元40具有用作第三和第四傳輸門的MOS晶體管41與42和一個(gè)電容器43。存儲(chǔ)器單元40形成在選擇線44和45與信號(hào)線46和47的交叉點(diǎn)。MOS晶體管41根據(jù)圖2的解碼器25經(jīng)由選定線44提供的地址數(shù)據(jù)被控制導(dǎo)通/截止。MOS晶體管42根據(jù)圖2的解碼器26經(jīng)由選定線45提供的地址數(shù)據(jù)被控制導(dǎo)通/截止。根據(jù)圖2中的輸入/輸出緩沖器27經(jīng)由信號(hào)線46提供的數(shù)據(jù)，在MOS晶體管41導(dǎo)通時(shí)，電容器43充電從而存儲(chǔ)信息。根據(jù)圖2中的輸入/輸出緩沖器28經(jīng)由信號(hào)線47提供的數(shù)據(jù)，在MOS晶體管42導(dǎo)通時(shí)，電容器43充電從而存儲(chǔ)信息。
圖6顯示在對(duì)PDPRAM 20寫入數(shù)據(jù)時(shí)，實(shí)際部件的狀態(tài)。圖7顯示從PDPRAM 20讀出數(shù)據(jù)時(shí)，實(shí)際部件的狀態(tài)。參考這些附圖，在下文中將描述使用這個(gè)實(shí)施例的部分雙端口存儲(chǔ)器的移動(dòng)電話的操作。
在這個(gè)移動(dòng)式電話中，例如，照相機(jī)部分15攝取周圍的影像，而DSP16處理該圖像信號(hào)。然后DSP 16構(gòu)成經(jīng)由解碼器26對(duì)PDPRAM 20的雙端口DRAM單元陣列23的一個(gè)端口地址的訪問，以便在其中存儲(chǔ)已處理圖像數(shù)據(jù)。在這種情況下，如圖6所示，響應(yīng)來自控制部分(圖中未示出)的讀/寫控制信號(hào)R/W，信號(hào)線47經(jīng)過輸入/輸出緩沖器28連接到高位寫線，其由圖6和7中的高位線組52中的虛線所示。此外，MOS晶體管42根據(jù)從解碼器26經(jīng)由選擇線45提供的地址數(shù)據(jù)導(dǎo)通，從而利用圖像數(shù)據(jù)對(duì)電容器43充電。
在讀出存儲(chǔ)的圖像數(shù)據(jù)時(shí)，CPU 14經(jīng)由解碼器25進(jìn)行對(duì)雙端口DRAM單元陣列23的另一個(gè)端口地址的訪問，并且讀出數(shù)據(jù)。在這種情況下，如圖7所示，響應(yīng)來自控制部分的讀/寫控制信號(hào)R/W，信號(hào)線46經(jīng)過輸入/輸出緩沖器27連接到低位讀線，其由圖6和7中的低位線組51中的實(shí)線表示。此外，根據(jù)從解碼器25經(jīng)由選擇線44提供的地址數(shù)據(jù)，MOS晶體管41導(dǎo)通，從而電容器43放電。然后圖像數(shù)據(jù)借助于無(wú)線電波W從無(wú)線電通信部分12經(jīng)由天線11發(fā)送到無(wú)線基站(圖中沒有示出)。如果解碼器25和解碼器26同時(shí)訪問雙端口DRAM單元陣列23，則仲裁器29對(duì)這個(gè)訪問進(jìn)行仲裁，以致避免沖突。
CPU 14通過解碼器25進(jìn)行對(duì)DRAM單元陣列22的存儲(chǔ)器單元地址的訪問，以便經(jīng)由輸入/輸出緩沖器27輸入/輸出數(shù)據(jù)。在這種情況下，如圖6所示，響應(yīng)讀/寫控制信號(hào)R/W，信號(hào)線34經(jīng)由輸入/輸出緩沖器27連接到低位寫線，其由圖6和7中的低位線組51中的虛線表示。此外，MOS晶體管31根據(jù)從解碼器25經(jīng)由選擇線33提供的地址數(shù)據(jù)導(dǎo)通，從而利用該數(shù)據(jù)對(duì)電容器32充電。另一方面，如圖7所示，響應(yīng)讀/寫控制信號(hào)R/W，信號(hào)線34經(jīng)由輸入/輸出緩沖器27連接到低位讀線，而根據(jù)從解碼器25經(jīng)由選擇線33提供的地址數(shù)據(jù)，MOS晶體管31導(dǎo)通，從而電容器32放電。
DSP 16通過解碼器26進(jìn)行對(duì)DRAM單元陣列24的存儲(chǔ)器單元地址的訪問，以便經(jīng)由輸入/輸出緩沖器28輸入/輸出數(shù)據(jù)。在這種情況下，執(zhí)行與圖6和7所示相同的操作。
如上文中所描述，因?yàn)檫@個(gè)實(shí)施例中使用的是由CPU 14和DSP 16共享并且可由他們同時(shí)訪問的雙端口DRAM單元陣列23，所以與DRAM單元陣列22和24全部是由2T-1C存儲(chǔ)器單元組成的情況相比較，它獲得更高集成度的存儲(chǔ)器，以及更高速的數(shù)據(jù)傳輸。即使移動(dòng)式電話有很高的功能而且要求大容量存儲(chǔ)器，這也能夠減小移動(dòng)電話的尺寸和重量。此外，因?yàn)镈RAM單元陣列22僅僅由CPU 14訪問而DRAM單元陣列24僅僅由DSP 16訪問，所以在CPU 14和DSP 16之間不會(huì)發(fā)生沖突，而且由仲裁器29導(dǎo)致的時(shí)間損耗保持在最低限度，因此允許高速處理。
雖然如上參考附圖詳細(xì)地描述了本發(fā)明的實(shí)施例，但是具體結(jié)構(gòu)不局限于如上所述的那些實(shí)施例。例如，上述實(shí)施例中，CPU 14經(jīng)由解碼器25進(jìn)行對(duì)雙端口DRAM單元陣列23或DRAM單元陣列22的存儲(chǔ)單元地址的訪問，而DSP 16經(jīng)由解碼器26進(jìn)行對(duì)雙端口DRAM單元陣列23或者DRAM單元陣列24的存儲(chǔ)單元地址的訪問；然而，也可以將構(gòu)成DRAM單元陣列22的存儲(chǔ)區(qū)221到227作為提供公共地址數(shù)據(jù)的存儲(chǔ)體，以至于只有選擇信號(hào)選擇的存儲(chǔ)體才能被訪問。同樣地，也可以配置成將構(gòu)成DRAM單元陣列24的存儲(chǔ)區(qū)241到247作為提供公共地址數(shù)據(jù)的存儲(chǔ)體，以至于只有選擇信號(hào)選擇的存儲(chǔ)體才能被訪問。此外也可以配置成將構(gòu)成DRAM單元陣列23的存儲(chǔ)區(qū)231到232作為提供公共地址數(shù)據(jù)的存儲(chǔ)體，以至于只有選擇信號(hào)選擇的存儲(chǔ)體才能被訪問。
雖然上述實(shí)施例描述的本發(fā)明應(yīng)用于移動(dòng)電話的的情況，但是它也適用于含有多個(gè)處理器和面臨必需減小尺寸和重量的每一種電子設(shè)備，例如個(gè)人數(shù)字助理(PDA)。
很明顯本發(fā)明不局限于上述實(shí)施例，在不脫離本發(fā)明的范圍和精神下能夠做出修改和改變。
權(quán)利要求
1.一種部分雙端口存儲(chǔ)器，其包括具有給定容量的存儲(chǔ)區(qū)域，其特征在于所述存儲(chǔ)區(qū)域包括僅僅由第一處理器訪問的第一區(qū)域；僅僅由第二處理器訪問的第二區(qū)域；以及由第一和第二處理器共享并具有兩個(gè)端口、而且經(jīng)由兩個(gè)端口同時(shí)可訪問的公用區(qū)域。
2.根據(jù)權(quán)利要求1所述的部分雙端口存儲(chǔ)器，其特征在于還包括存儲(chǔ)器單元陣列，其包含與存儲(chǔ)區(qū)的容量相對(duì)應(yīng)的多個(gè)存儲(chǔ)器單元；第一解碼器，它根據(jù)來自第一處理器的訪問，選擇分配給公用區(qū)域的存儲(chǔ)器單元的一個(gè)端口的地址，或選擇分配給第一區(qū)域的存儲(chǔ)器單元的地址；和第二解碼器，它根據(jù)來自第二處理器的訪問，選擇分配給公用區(qū)域的存儲(chǔ)器單元的另一個(gè)端口的地址，或選擇分配給第二區(qū)域的存儲(chǔ)器單元的地址。
3.根據(jù)權(quán)利要求2所述的部分雙端口存儲(chǔ)器，其特征在于還包括仲裁器，它對(duì)來自第一解碼器和第二解碼器的對(duì)公用區(qū)域的同時(shí)訪問仲裁，以至于避免沖突。
4.根據(jù)權(quán)利要求2所述的部分雙端口存儲(chǔ)器，其特征在于分配給第一區(qū)域的存儲(chǔ)器單元包括根據(jù)來自第一處理器的訪問被控制導(dǎo)通/截止的第一傳輸門，和當(dāng)?shù)谝粋鬏旈T導(dǎo)通時(shí)為了存儲(chǔ)信息而充電的第一電容器，分配給第二區(qū)域的存儲(chǔ)器單元包括根據(jù)來自第二處理器的訪問被控制導(dǎo)通/截止的第二傳輸門，和當(dāng)?shù)诙鬏旈T導(dǎo)通時(shí)為了存儲(chǔ)信息而充電的第二電容器，和分配給公用區(qū)域的存儲(chǔ)器單元包括根據(jù)來自第一處理器的訪問被控制導(dǎo)通/截止的第三傳輸門，根據(jù)來自第二處理器的訪問被控制導(dǎo)通/截止的第四傳輸門，和當(dāng)?shù)谌齻鬏旈T或第四傳輸門導(dǎo)通時(shí)為了存儲(chǔ)信息而充電的第三電容器。
5.根據(jù)權(quán)利要求1所述的部分雙端口存儲(chǔ)器，其特征在于第一區(qū)域、第二區(qū)域和公用區(qū)域被集成到一個(gè)芯片。
6.一種電子設(shè)備，其特征在于使用了權(quán)利要求1所述的部分雙端口存儲(chǔ)器。
7.一種移動(dòng)電話，其特征在于使用權(quán)利要求1所述的部分雙端口存儲(chǔ)器。
8.一種移動(dòng)電話，其特征在于包括處理圖像信號(hào)和產(chǎn)生圖像數(shù)據(jù)的數(shù)字信號(hào)處理器；存儲(chǔ)由所述數(shù)字信號(hào)處理器產(chǎn)生的圖像數(shù)據(jù)的部分雙端口存儲(chǔ)器；和中央處理器，其從所述部分雙端口存儲(chǔ)器讀取圖像數(shù)據(jù)并且傳送所述圖像數(shù)據(jù)到無(wú)線基站，其中所述部分雙端口存儲(chǔ)器包括具有給定容量的存儲(chǔ)區(qū)域，該存儲(chǔ)區(qū)域包括僅僅由所述數(shù)字信號(hào)處理器訪問的第一區(qū)域，僅僅由所述中央處理器訪問的第二區(qū)域，和具有兩個(gè)端口并由所述數(shù)字信號(hào)處理器和所述中央處理器共享、而且經(jīng)由兩個(gè)端口同時(shí)可訪問的公用區(qū)域。
9.根據(jù)權(quán)利要求8所述的移動(dòng)電話，其特征在于所述部分雙端口存儲(chǔ)器還包括存儲(chǔ)器單元陣列，它包括與存儲(chǔ)區(qū)域的容量相對(duì)應(yīng)的多個(gè)存儲(chǔ)器單元；第一解碼器，它根據(jù)來自所述數(shù)字信號(hào)處理器的訪問，選擇分配給公用區(qū)域的存儲(chǔ)器單元的一個(gè)端口的地址，或選擇分配給第一區(qū)域的存儲(chǔ)器單元的地址；和第二解碼器，它根據(jù)來自所述中央處理器的訪問，選擇分配給公用區(qū)域的存儲(chǔ)器單元的另一個(gè)端口的地址，或選擇分配給第二區(qū)域的存儲(chǔ)器單元的地址。
全文摘要
一種為電子設(shè)備如移動(dòng)電話所使用的部分雙端口存儲(chǔ)器，其包括給定容量的存儲(chǔ)區(qū)域。該存儲(chǔ)區(qū)域具有僅僅由第一處理器訪問的第一區(qū)域，僅僅由第二處理器訪問的第二區(qū)域，以及具有兩個(gè)端口并由第一和第二處理器共享、并且可以經(jīng)由兩個(gè)端口同時(shí)訪問的公用區(qū)域。
文檔編號(hào)G11C8/00GK1677556SQ200510055050
公開日2005年10月5日 申請(qǐng)日期2005年3月15日 優(yōu)先權(quán)日2004年3月15日
發(fā)明者福造幸雄 申請(qǐng)人:恩益禧電子股份有限公司