專利名稱：數(shù)據(jù)傳輸控制裝置及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)傳輸控制裝置及電子設(shè)備。
背景技術(shù)：
近年來，作為以降低EMI噪聲等為目的的接口，LVDS(LowVoltage Differential Signaling)等高速串行傳輸?shù)慕涌谙嗬^問世。在這種高速串行傳輸中，發(fā)射機(jī)電路依靠差動信號(DifferentialSignals)發(fā)送已進(jìn)行串行處理的數(shù)據(jù)，接收機(jī)電路將差動信號進(jìn)行差動放大，由此實(shí)現(xiàn)數(shù)據(jù)傳輸。作為這樣的高速串行傳輸?shù)慕涌?，廣為人知的有DVI(Digital Visual Interface)等。
在實(shí)現(xiàn)這樣的高速串行傳輸?shù)臄?shù)據(jù)傳輸控制裝置中，優(yōu)選方式是數(shù)據(jù)傳輸?shù)囊?guī)模盡可能小。而另一方面，為了追求適應(yīng)各種狀況并提高數(shù)據(jù)傳輸效率，優(yōu)選方式是被串行傳輸?shù)陌姆N類盡可能多。
但是，如果被串行傳輸?shù)陌姆N類增加，則數(shù)據(jù)傳輸控制裝置就必須進(jìn)行用于處理多個包的復(fù)雜處理。為此，數(shù)據(jù)傳輸控制裝置就必須內(nèi)置MPU(Micro Processor Unit)等處理器，使數(shù)據(jù)傳輸控制裝置大規(guī)?；?br> 而且，在將串行傳輸線路多路化的情況下，可以采取如下構(gòu)成，即，如圖6C所示，將表示在包中這是分割傳輸?shù)男畔ㄔ诎鼉?nèi)，如圖6A所示，把該包分割到多路后發(fā)送。但是，如果傳送分割傳輸信息的信道1比信道2延誤發(fā)送，那么，已通過信道2接收到的數(shù)據(jù)還沒有與通過信道1接收的數(shù)據(jù)進(jìn)行合成就被發(fā)送到下一段去了。而且，如圖6B所示，還可以采用使表示分割傳輸下一步要發(fā)送的數(shù)據(jù)的信息預(yù)先包括在包內(nèi)的構(gòu)成。但是，如果把有關(guān)下一步要傳輸?shù)陌男畔ㄔ诎鼉?nèi)，既需要進(jìn)行復(fù)雜的處理，又降低數(shù)據(jù)傳輸效率、導(dǎo)致電路的結(jié)構(gòu)增大。

發(fā)明內(nèi)容
本發(fā)明鑒于上述技術(shù)的缺陷而提出，其目的在于提供一種能夠以較少的包種類實(shí)現(xiàn)高效的多路傳輸?shù)臄?shù)據(jù)傳輸控制裝置及包括該裝置的電子設(shè)備。
根據(jù)本發(fā)明的數(shù)據(jù)傳輸控制裝置是一種通過第1信道到第p信道(p為大于等于2的自然數(shù))的串行傳輸線路進(jìn)行數(shù)據(jù)傳輸?shù)臄?shù)據(jù)傳輸控制裝置，包括節(jié)點(diǎn)，輸入通過該串行傳輸線路傳輸?shù)臄?shù)據(jù)；邏輯電路，將已輸入的數(shù)據(jù)按照規(guī)定的單位依次分割到第1信道到第p信道，并把已分割的數(shù)據(jù)以及分割傳輸通知分別向每一個信道輸出；第1到第p的并行/串行轉(zhuǎn)換電路，用于將已輸出至每一個信道的數(shù)據(jù)和分割傳輸通知轉(zhuǎn)換成串行信號；及，第1到第p的輸出電路，用于將分別從第1到第p的并行/串行轉(zhuǎn)換電路輸入的串行信號輸出至對應(yīng)信道的串行傳輸線路。
根據(jù)本發(fā)明的數(shù)據(jù)傳輸控制裝置，由于是將分割至每一個信道的數(shù)據(jù)和分割傳輸通知代碼向串行傳輸電路輸出，因而，接收裝置能夠提前進(jìn)行分割傳輸通知代碼的檢測，不會發(fā)生數(shù)據(jù)合成失誤的情況。
本發(fā)明還涉及一種數(shù)據(jù)傳輸控制裝置，用于進(jìn)行通過第1信道到第p信道的串行傳輸線路的數(shù)據(jù)傳輸和進(jìn)行通過一個信道的串行傳輸線路的數(shù)據(jù)傳輸，其包括設(shè)定存儲裝置；在進(jìn)行通過第1信道到第p信道的串行傳輸線路的數(shù)據(jù)傳輸時，在該設(shè)定存儲裝置中設(shè)定表示分割傳輸?shù)男畔?；在設(shè)定分割傳輸?shù)钠陂g，上述邏輯電路將已輸入的數(shù)據(jù)按照規(guī)定的單位依次分割到第1信道到第p信道，并將分割的數(shù)據(jù)和分割傳輸通知輸出至各信道；在進(jìn)行通過上述一個信道的串行傳輸線路的數(shù)據(jù)傳輸時，在上述設(shè)定存儲裝置中設(shè)定表示一個信道傳輸?shù)男畔?；在設(shè)定表示一個信道傳輸?shù)男畔⒌钠陂g，上述邏輯電路將已輸入的數(shù)據(jù)輸出至上述一個信道。
根據(jù)本發(fā)明，由于能夠設(shè)定存儲是否進(jìn)行分割傳輸，所以，只要是否分割傳輸不發(fā)生變化，即使不輸入命令，也能夠按照原來的設(shè)定維持分割傳輸或者一個信道傳輸?shù)臓顟B(tài)。
本發(fā)明還涉及一種包括編碼電路的數(shù)據(jù)傳輸控制裝置，用于將自邏輯電路輸出的、已分割的數(shù)據(jù)和分割傳輸通知輸入該編碼電路，該編碼電路將已分割的數(shù)據(jù)從m位擴(kuò)展轉(zhuǎn)換成n位，把分割傳輸通知從q位轉(zhuǎn)換成n位(m，n，q是大于等于2的自然數(shù)，m＜n，q＜n)，然后輸出至并行/串行轉(zhuǎn)換電路。
根據(jù)本發(fā)明的數(shù)據(jù)傳輸控制裝置，將數(shù)據(jù)和分割通知代碼分別擴(kuò)展成同一位數(shù)n，因而能夠使數(shù)據(jù)和分割通知代碼不重復(fù)地進(jìn)行編碼；可以事先規(guī)定在確定分割傳輸通知代碼等特殊代碼后，在接收端檢測出特殊代碼時的處理。而且，為了取得擴(kuò)展后的代碼的極性均衡，數(shù)據(jù)傳輸控制裝置可使1和0的出現(xiàn)次數(shù)大致均勻，或者通過減少一方連續(xù)出現(xiàn)的次數(shù)，使數(shù)據(jù)采樣的時間相吻合。而且，該數(shù)據(jù)傳輸控制裝置因?yàn)閿U(kuò)展了代碼，從而可以利用不應(yīng)該被傳輸?shù)膫未a的存在進(jìn)行錯誤檢測，并進(jìn)行8B10B標(biāo)準(zhǔn)的運(yùn)行不均衡性之類的錯誤檢測。
本發(fā)明涉及一種數(shù)據(jù)傳輸控制裝置，而且，其上述編碼電路對于上述已分割的數(shù)據(jù)，通過進(jìn)行基于8B10B標(biāo)準(zhǔn)的擴(kuò)展變換，把上述已分割好的數(shù)據(jù)從8位轉(zhuǎn)換成10位；對于上述分割傳輸通知，通過轉(zhuǎn)換成8B10B標(biāo)準(zhǔn)所規(guī)定的特殊代碼，把上述分割傳輸通知轉(zhuǎn)換成10位的。
根據(jù)本發(fā)明的數(shù)據(jù)傳輸控制裝置可以利用8B10B標(biāo)準(zhǔn)的編碼器。
本發(fā)明涉及一種數(shù)據(jù)傳輸控制裝置，當(dāng)已分割的各信道的數(shù)據(jù)量不同時，上述邏輯電路在數(shù)據(jù)少的信道插入調(diào)整接著傳輸?shù)臄?shù)據(jù)相位的代碼。
根據(jù)本發(fā)明，在數(shù)據(jù)量少的信道中插入調(diào)整相位的代碼后進(jìn)行數(shù)據(jù)的發(fā)送，所以接收裝置能夠正確地合成從多個信道接收到的數(shù)據(jù)的順序。
本發(fā)明涉及一種數(shù)據(jù)傳輸控制裝置，用于接收通過第1信道到第p信道的串行傳輸線路的數(shù)據(jù)，包括第1信道到第p信道的接收電路，用于分別從第1信道到第p信道的串行傳輸線路接收數(shù)據(jù)；第1到第p的串行/并行轉(zhuǎn)換電路，用于將第1到第p接收電路的輸出分別從串行信號轉(zhuǎn)換成并行信號；分割傳輸通知代碼檢測電路，用于檢測分割傳輸通知代碼包括在從上述各串行/并行轉(zhuǎn)換電路輸出的信號中；及，邏輯電路，用于當(dāng)上述分割傳輸通知代碼檢測電路檢測出分割傳輸通知代碼時，將分別從第1信道到第p信道的串行傳輸線路接收的數(shù)據(jù)以規(guī)定單位依次排列并輸出。
根據(jù)本發(fā)明的數(shù)據(jù)傳輸控制裝置，可以將與分割傳輸通知代碼同時接收到的數(shù)據(jù)跨信道依次排列。因此，數(shù)據(jù)傳輸控制裝置可以使通過發(fā)射機(jī)依次分割到多個信道中的數(shù)據(jù)還原。
本發(fā)明涉及一種數(shù)據(jù)傳輸控制裝置，其中，邏輯電路將第1到第p的串行/并行轉(zhuǎn)換電路的輸出信號分別分成第1到第p的存儲區(qū)域，并存儲于存儲裝置中，從上述第1至第p的存儲區(qū)域按規(guī)定單位將信號依次輸出。
根據(jù)本發(fā)明的數(shù)據(jù)傳輸控制裝置，即使在從信道的接收方面出現(xiàn)不一致的情況，由于將從各信道接收到的數(shù)據(jù)存儲在存儲裝置中，因而能夠準(zhǔn)確地進(jìn)行數(shù)據(jù)的合成。
本發(fā)明的數(shù)據(jù)傳輸控制裝置還涉及一種包括譯碼電路的數(shù)據(jù)傳輸控制裝置，用于從第1至第p的串行/并行轉(zhuǎn)換電路輸出的信號被輸入其中；當(dāng)已輸入的信號是特殊代碼時，該譯碼電路就把該特殊代碼或者將該特殊代碼轉(zhuǎn)換后的信號輸出至上述分割傳輸通知代碼檢測電路；當(dāng)已輸入的信號是數(shù)據(jù)時，就把該數(shù)據(jù)從n位譯碼為m位(m及n是大于等于2的自然數(shù)，m＜n)，然后輸出至上述存儲裝置。
根據(jù)本發(fā)明的數(shù)據(jù)傳輸控制裝置，由于能夠利用在通過串行傳輸線路的數(shù)據(jù)傳輸中擴(kuò)展了的數(shù)據(jù)，從而可以使數(shù)據(jù)和分割通知代碼無重復(fù)地進(jìn)行編碼；可以進(jìn)行預(yù)先規(guī)定在確定分割傳輸通知代碼等特殊代碼并在接收端檢測出特殊代碼時的處理。另外，為了取得擴(kuò)展后的代碼的極性均衡，可使1和0的出現(xiàn)次數(shù)大致均勻，或者通過減少一方連續(xù)出現(xiàn)的次數(shù)，可使數(shù)據(jù)采樣的時間相吻合。而且，該數(shù)據(jù)傳輸控制裝置因?yàn)閿U(kuò)展了代碼，從而可以利用不應(yīng)被傳輸?shù)膫未a的存在來進(jìn)行錯誤檢測，或者進(jìn)行8B10B標(biāo)準(zhǔn)規(guī)定的運(yùn)行不均衡性之類的錯誤檢測。
而且，本發(fā)明的數(shù)據(jù)傳輸控制裝置還涉及一種數(shù)據(jù)傳輸控制裝置，上述譯碼電路根據(jù)8B10B標(biāo)準(zhǔn)將數(shù)據(jù)從10位譯碼成8位，將上述分割傳輸通知代碼作為8B10B標(biāo)準(zhǔn)所規(guī)定的特殊代碼而輸入。
根據(jù)本發(fā)明的數(shù)據(jù)傳輸控制裝置可以利用8B10B標(biāo)準(zhǔn)的譯碼器。
而且，本發(fā)明的電子設(shè)備涉及包括上述任何一種數(shù)據(jù)傳輸控制裝置的電子設(shè)備。
根據(jù)本發(fā)明的電子設(shè)備能夠以較小的電路規(guī)模輸入輸出由良好效率的多信道構(gòu)成的串行數(shù)據(jù)。


圖1是根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)傳輸控制裝置以及連接狀態(tài)的構(gòu)成例；圖2是根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)傳輸控制裝置(主機(jī))的構(gòu)成例；
圖3是根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)傳輸控制裝置(目標(biāo)側(cè))的構(gòu)成例；圖4是根據(jù)本發(fā)明實(shí)施例的信號處理流程圖；圖5是圖5A、圖5B根據(jù)本發(fā)明實(shí)施例的信號構(gòu)成例，圖5C是根據(jù)本發(fā)明實(shí)施例的包的構(gòu)成例；及圖6表示圖6A、圖6B為現(xiàn)有技術(shù)的信號構(gòu)成例，圖6C為現(xiàn)有技術(shù)的包的構(gòu)成例。
具體實(shí)施例方式
下面，對根據(jù)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)地說明。而且，以下描述的本實(shí)施例并不用于限制權(quán)利要求書所記載的本發(fā)明的內(nèi)容，并且，也不必將以本實(shí)施例來說明的構(gòu)成的全部作為本發(fā)明必要的解決手段。
1.數(shù)據(jù)傳輸控制裝置的構(gòu)成圖1是根據(jù)本實(shí)施例的數(shù)據(jù)傳輸控制裝置(總線橋裝置、接口裝置)的構(gòu)成例。而且，本實(shí)施例的數(shù)據(jù)傳輸控制裝置并不限于圖1的構(gòu)成。例如，或省略圖1的電路模塊的一部分、或變更電路模塊之間的連接方式，也可以增加與圖1不同的電路模塊來構(gòu)成數(shù)據(jù)傳輸控制裝置。而且，例如，再設(shè)置除CH1、CH2之外的信道、或者將各個信道設(shè)置在來自于主機(jī)的單一方向、或者省去目標(biāo)側(cè)的數(shù)據(jù)傳輸控制裝置40中的接口電路70，也可以構(gòu)成數(shù)據(jù)傳輸控制裝置也行。而且，也可以例如在主機(jī)側(cè)的數(shù)據(jù)傳輸控制裝置10上設(shè)置接口電路、或者分別設(shè)置多個LINK電路20和收發(fā)機(jī)30。而且，在本實(shí)施例中，主機(jī)側(cè)是時鐘供給側(cè)，目標(biāo)側(cè)是將所供給的時鐘作為系統(tǒng)時鐘使用而工作的一側(cè)。
數(shù)據(jù)傳輸控制裝置10、40通過由串行總線構(gòu)成的多個信道CH1、CH2的串行傳輸進(jìn)行數(shù)據(jù)傳輸。更具體地說，數(shù)據(jù)傳輸控制裝置10、40通過電流驅(qū)動(或電壓驅(qū)動)串行總線的差動信號線(Differential Signal Lines)來進(jìn)行數(shù)據(jù)的發(fā)送和接收。
主機(jī)側(cè)的數(shù)據(jù)傳輸控制裝置10包括進(jìn)行連接層處理的LINK電路20(連接層電路)。LINK電路20生成發(fā)送給通過串行總線連接的數(shù)據(jù)傳輸控制裝置40(廣義地說是對方裝置)的包(寫請求包，讀請求包)。而且，LINK電路20指示收發(fā)機(jī)30發(fā)送已經(jīng)生成的請求包，換句話說，LINK電路20啟動并實(shí)施發(fā)送處理。另外，在進(jìn)行分成多個信道的傳輸(以下表述為多路分割傳輸或者分割傳輸)時，LINK電路20指示收發(fā)機(jī)30分成多路傳輸。
主機(jī)側(cè)的數(shù)據(jù)傳輸控制裝置10包括進(jìn)行物理層處理的收發(fā)機(jī)30(物理層電路)。收發(fā)機(jī)30實(shí)施將LINK電路20所指示發(fā)送的請求包發(fā)送至通過串行總線連接的數(shù)據(jù)傳輸控制裝置40的處理。在進(jìn)行多路分割傳輸時，收發(fā)機(jī)30通過多個串行總線向數(shù)據(jù)傳輸控制裝置40進(jìn)行發(fā)送。
而且，收發(fā)機(jī)30還進(jìn)行來自目標(biāo)側(cè)的數(shù)據(jù)傳輸控制裝置40的請求包的信號接收處理。在這種情況下，LINK電路60解析收到的請求包并進(jìn)行連接層(處理層)處理。
目標(biāo)側(cè)的數(shù)據(jù)傳輸控制裝置40包括進(jìn)行物理層處理的收發(fā)機(jī)50(物理層電路)。收發(fā)機(jī)50實(shí)施接收來自通過串行總線連接的數(shù)據(jù)傳輸控制裝置10(廣義地說是對方裝置)的請求包的處理。而且，收發(fā)機(jī)50還實(shí)施向數(shù)據(jù)傳輸控制裝置10發(fā)送請求包的信號發(fā)送處理。在這種情況下，LINK電路60生成要發(fā)送的請求包、并指示收發(fā)機(jī)50發(fā)出已經(jīng)生成的請求包。
目標(biāo)側(cè)的數(shù)據(jù)傳輸控制裝置40包括進(jìn)行連接層處理的LINK電路60(連接層電路)。LINK電路60解析收發(fā)機(jī)50收到的請求包并進(jìn)行連接層(處理層)的處理。
目標(biāo)側(cè)的數(shù)據(jù)傳輸控制裝置40包括接口電路70。接口電路70是用于通過與串行總線不同的總線(并行總線)來進(jìn)行數(shù)據(jù)傳輸?shù)碾娐?。作為這樣的總線，如下所述，有實(shí)現(xiàn)RGB接口(廣義上為流接口)的總線、實(shí)現(xiàn)MPU接口(廣義上為指令/數(shù)據(jù)接口)的總線等。通過設(shè)置接口電路70，數(shù)據(jù)傳輸控制裝置40就可以具備了所謂的總線橋的功能。
而且，以下，為了簡化說明，雖然對主機(jī)側(cè)的數(shù)據(jù)傳輸控制裝置10向目標(biāo)側(cè)的數(shù)據(jù)傳輸控制裝置40發(fā)送請求包時的實(shí)施例的構(gòu)成及動作進(jìn)行說明，但是，目標(biāo)側(cè)的數(shù)據(jù)傳輸控制裝置40向主機(jī)側(cè)的數(shù)據(jù)傳輸控制裝置10發(fā)送請求包時的構(gòu)成以及動作也與此相同。
2.主機(jī)的LINK電路的構(gòu)成例主機(jī)側(cè)的LINK電路20的構(gòu)成例如圖2所示。然而，本實(shí)施例的LINK電路20并不限于圖2所示的構(gòu)成，也可以省略圖2的電路模塊的一部分、或變更電路模塊之間的連接形態(tài)、或增加不同的電路模塊。
在圖2中，包括于LINK電路20中的包生成電路21是生成從多個信道CH1、CH2用的串行總線進(jìn)行傳輸?shù)陌碾娐?。包生成電?1根據(jù)從CPU 11輸入的數(shù)據(jù)、存儲在設(shè)定寄存器22中的信息以及來自CPU 11的指示，生成由數(shù)據(jù)區(qū)域和控制區(qū)域構(gòu)成的包。而有關(guān)包的詳細(xì)內(nèi)容如后所述。
在圖2中，包括于LINK電路20中的設(shè)定寄存器(廣義上為存儲裝置)22存儲數(shù)據(jù)傳輸控制裝置10的設(shè)定信息。更具體地說，所謂設(shè)定信息是，例如設(shè)定各信道CH1、CH2分別是有效或無效信息、是否進(jìn)行多路分割傳輸、串行總線超時時間等的設(shè)定信息、LINK電路的端口的設(shè)定信息等。還可進(jìn)一步設(shè)置狀態(tài)寄存器，用于存儲表示臨時存儲包的FIFO(廣義上為存儲裝置，圖中未示出)的起始地址、結(jié)束地址的指示(位置)信息和數(shù)據(jù)傳輸控制裝置的狀態(tài)信息。
當(dāng)從CPU 11向LINK電路20輸入CH1傳輸指示、CH2傳輸指示、多路分割傳輸指示時，設(shè)定寄存器22就設(shè)定CH1以及CH2為有效以及是進(jìn)行分割傳輸。在被設(shè)定寄存器22設(shè)定為分割傳輸時，LINK電路20向收發(fā)機(jī)電路30輸出分割傳輸通知。分割傳輸通知比如作為4位的并行信號被輸入到特殊代碼生成電路31a-2、31b-2。
接著，數(shù)據(jù)一旦被輸入，包生成電路21就生成包。LINK電路20則將所生成的包分割到多個信道CH1、CH2，然后輸入到收發(fā)機(jī)30?；蛘撸呻娐?1在分割到多個信道CH1、CH2中的狀態(tài)下生成包后，再將它們輸入到收發(fā)機(jī)30。已分割的包例如作為8位的并行信號被輸入到數(shù)據(jù)編碼電路31a-1、31b-1。
3.主機(jī)的收發(fā)機(jī)的構(gòu)成例主機(jī)側(cè)的收發(fā)機(jī)30的構(gòu)成例如圖2所示。而且，本實(shí)施例的收發(fā)機(jī)30并不限于圖2所示的構(gòu)成，也可以省略圖2所示的電路模塊的一部分、或變更電路模塊之間的連接形態(tài)、或增加不同的電路模塊。
在圖2中，收發(fā)機(jī)30所包括的8B/10B編碼電路31a包括數(shù)據(jù)編碼電路(數(shù)據(jù)擴(kuò)展電路)31a-1和特殊代碼生成電路31a-2。另外，收發(fā)機(jī)30所包括的8B/10B編碼電路31b包括數(shù)據(jù)編碼電路(數(shù)據(jù)擴(kuò)展電路)31b-1和特殊代碼生成電路31b-2。
已分割的包中，作為信道1用而被輸出的數(shù)據(jù)被輸入到數(shù)據(jù)編碼電路31a-1，經(jīng)擴(kuò)展位寬的轉(zhuǎn)換后輸出。例如，數(shù)據(jù)編碼電路31a-1把8位寬的輸入代碼轉(zhuǎn)換成10位寬的輸出代碼。在這里，對于一種輸入代碼可以預(yù)先準(zhǔn)備正和負(fù)等兩種以上的輸出代碼，使數(shù)據(jù)編碼電路31a-1構(gòu)成為正代碼和負(fù)代碼交替輸出。這樣，如果預(yù)先準(zhǔn)備了兩種以上的輸出代碼，例如，當(dāng)信號接收側(cè)的數(shù)據(jù)傳輸控制裝置40從信道1用的串行信號線沒有交替接收到正代碼和負(fù)代碼時，就可以認(rèn)為是信號接收錯誤。另外，數(shù)據(jù)編碼電路31b-1也和31a-1一樣進(jìn)行為信道2所用的數(shù)據(jù)轉(zhuǎn)換。另外，數(shù)據(jù)轉(zhuǎn)換也可以是8B/10B標(biāo)準(zhǔn)所規(guī)定的轉(zhuǎn)換。
特殊代碼生成電路31a-2生成如分割傳輸通知代碼、引導(dǎo)碼(preamble code)、開始代碼和中止代碼等特殊代碼，并發(fā)送到并行/串行轉(zhuǎn)換電路33a。在這里，特殊代碼也可以采用以與數(shù)據(jù)編碼電路31a-1的輸出一樣的位寬來輸出的構(gòu)成。另外，作為具有一種意義的特殊代碼，也可以采用預(yù)先準(zhǔn)備有正和負(fù)等兩種以上的代碼并交替輸出正代碼和負(fù)代碼的構(gòu)成。另外，特殊代碼也可以是8B/10B標(biāo)準(zhǔn)規(guī)定的10位的特殊代碼。而且，8B/10B編碼電路31a也可以被配置成用于將數(shù)據(jù)編碼電路31a-1的輸出和特殊代碼生成電路31a-2的輸出輸出到并行/串行轉(zhuǎn)換電路33a。也可以使輸出的代碼成為相互交替排列正代碼和負(fù)代碼的構(gòu)成。而且，特殊代碼生成電路31b-2與特殊代碼生成電路31a-2一樣，進(jìn)行為信道2所用的特殊代碼的生成。
在圖2中，收發(fā)機(jī)30所包括的PLL電路(廣義上，是時鐘供給電路)32向并行/串行轉(zhuǎn)換電路33a、33b和時鐘差動輸出電路(廣義上，為時鐘輸出電路)提供遞增時鐘。這里，所謂遞增時鐘，是把提供給8B/10B編碼電路31a、31b的基準(zhǔn)時鐘遞增了的時鐘。例如，如果將把基準(zhǔn)時鐘遞增10倍的遞增時鐘提供給并行/串行轉(zhuǎn)換電路33a、33b，并行/串行轉(zhuǎn)換電路33a、33b就能夠把以基準(zhǔn)時鐘輸入的10位寬的并行數(shù)據(jù)每輸入一次就轉(zhuǎn)換成串行數(shù)據(jù)，并通過輸出電路34a、34b向數(shù)據(jù)傳輸控制裝置40輸出。而且，收發(fā)機(jī)30依靠把遞增時鐘通過CLK差動輸出電路35輸出到數(shù)據(jù)傳輸控制裝置40，從而數(shù)據(jù)傳輸控制裝置40就可以利用作為串行數(shù)據(jù)采樣時鐘的遞增時鐘，該串行數(shù)據(jù)是從信道1用和信道2用的各自的串行信號線輸入的。
在圖2中，收發(fā)機(jī)30所包括的并行/串行轉(zhuǎn)換電路33a把從8B/10B編碼電路31a輸入的信道1用的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)并輸出到輸出電路34a。對于信道2用的數(shù)據(jù)，并行/串行轉(zhuǎn)換電路33b與并行/串行轉(zhuǎn)換電路33a一樣，向輸出電路34b輸出串行數(shù)據(jù)。
4.目標(biāo)側(cè)的收發(fā)機(jī)的構(gòu)成例目標(biāo)側(cè)的收發(fā)機(jī)50的構(gòu)成例如圖3所示。而且，本實(shí)施例的收發(fā)機(jī)50并不限于圖3所示的構(gòu)成，也可以省略圖3所示的電路模塊的一部分、或設(shè)置在LINK電路60中、或變更電路模塊之間的連接形態(tài)，或增加不同的電路模塊。
圖3的目標(biāo)側(cè)的收發(fā)機(jī)50包括輸入電路(狹義上，為CH1差動輸入電路51a、CH2差動輸入電路51b)、時鐘輸入電路(狹義上，為時鐘差動輸入電路52)、串行/并行轉(zhuǎn)換電路53a、53b、和8B/10B譯碼電路54a、54b。通過CH1差動輸入電路51a，把作為信道1接收到的數(shù)據(jù)從差動信號轉(zhuǎn)換成單線的信號(single linesignal)，并輸入到串行/并行轉(zhuǎn)換電路53a。
時鐘則通過時鐘差動輸入電路52從差動時鐘轉(zhuǎn)換成單線時鐘，并輸入到串行/并行轉(zhuǎn)換電路53a。而且，收發(fā)機(jī)還可以采用使得將該時鐘作為用于目標(biāo)的工作時鐘提供給每個工作模塊的構(gòu)成。而且，關(guān)于時鐘的提供，也可以采用分頻為適合提供對象的頻率后提供的構(gòu)成。
串行/并行轉(zhuǎn)換電路53a把時鐘作為采樣時鐘來輸入，將從CH1差動輸入電路51a輸入的串行信號轉(zhuǎn)換成并行信號(比如10位寬)并輸出。串行/并行轉(zhuǎn)換電路53a輸出的并行信號被輸入到8B/10B譯碼電路54a，在特殊代碼檢測電路54a-2中，檢測特殊代碼，對應(yīng)于特殊代碼的信號就從收發(fā)機(jī)50輸出。串行/并行轉(zhuǎn)換電路53a輸出的并行信號中的非特殊代碼的代碼，由數(shù)據(jù)譯碼電路54a-1譯碼。譯碼也可以將在主機(jī)的數(shù)據(jù)編碼電路31a-1所作的轉(zhuǎn)換作為還原的譯碼。
串行/并行轉(zhuǎn)換電路53b、數(shù)據(jù)譯碼電路54b-1、特殊代碼檢測電路54b-2與上述相同，執(zhí)行關(guān)于信道2的信號處理。另外，收發(fā)機(jī)50并不限于圖3所示的構(gòu)成，它可以省掉局部構(gòu)成，或者包括在LINK電路60中。例如，在輸入非差動輸入的單線信號輸入的場合，可以省去差動輸入電路51a、51b和時鐘差動輸入電路52而構(gòu)成。另外，采樣時鐘也可以由目標(biāo)側(cè)生成這樣構(gòu)成，并且還可以省去時鐘輸入電路52。
5.目標(biāo)側(cè)的LINK電路圖3中的目標(biāo)側(cè)的LINK電路60包括存儲裝置(FIFO 61a、61b，也可以不局限于FIFO，是RAM等)、多路分割傳輸通知代碼檢測電路62、進(jìn)行包解析和包標(biāo)題數(shù)據(jù)的分離及信道合成的邏輯電路63以及處理電路64。而且，本實(shí)施例的LINK電路60并不限于圖3所示的構(gòu)成，圖3的電路模塊的一部分也可以省略掉或設(shè)置在LINK電路60中，可以改變電路模塊之間的連接關(guān)系，或增加不同的電路模塊。例如，也可以是把存儲裝置(FIFO 61a、61b)設(shè)置在LINK電路60之外，由LINK電路60訪問存儲裝置的構(gòu)成。
在圖3的LINK電路60中，作為信道1，從收發(fā)機(jī)50輸入的并行數(shù)據(jù)被輸入到FIFO 61a。而且，作為信道2，從收發(fā)機(jī)50輸入的并行數(shù)據(jù)被輸入到FIFO 61b。對應(yīng)于收發(fā)機(jī)的特殊代碼檢測電路54a-2、54b-2所檢出的特殊代碼的信號被輸入到多路分割傳輸通知代碼檢測電路62。
多路分割傳輸通知代碼檢測電路62在檢出對應(yīng)于特殊代碼的信號是分割傳輸通知代碼時，把分割傳輸通知信號輸出到邏輯電路63。邏輯電路63在輸入了分割傳輸通知信號時，就從FIFO 61a、FIFO 61b交替讀出數(shù)據(jù)，由分割到信道1、信道2并被傳輸?shù)男盘栠M(jìn)行包的合成(再生)。包被分割到信道1和信道2并被傳輸。對此，由于分割傳輸通知代碼是從信道1和信道2兩方面?zhèn)鬏敹鴣?例如圖5A的CH1和CH2、圖5B的CH1和CH2)，所以，在一方的信道的傳輸發(fā)生延遲時，邏輯電路63能夠從另一方信道檢測分割傳輸通知代碼，并等待來自延遲的信道的分割包并再進(jìn)行包的合成(再生)。就本實(shí)施例而言，F(xiàn)IFO 61a、61b的容量能夠分別存儲25納秒的從信道1、信道2傳輸?shù)臄?shù)據(jù)，但是，如果分別擴(kuò)大FIFO61a、61b的存儲容量，即使是在信道間延遲時間差大于25納秒，也能夠合成包。在本實(shí)施例中，LINK電路60的動作時鐘為40MHz，F(xiàn)IFO 61a、61b的存儲容量為1個時鐘周期25納秒的存儲容量。
處理電路64進(jìn)行將已合成好的包輸出到后段的接口電路70的處理。
6.信號處理流程對于圖4所示的信號處理流程中的發(fā)送機(jī)流程，當(dāng)“多路分割傳輸”通知到設(shè)定寄存器22并進(jìn)行設(shè)定時(步驟1)，數(shù)據(jù)被分割到多個信道，分別進(jìn)行傳輸(步驟3)。當(dāng)設(shè)定“設(shè)定寄存器22的設(shè)定為非多路分割傳輸”時，或者設(shè)定為“一個信道傳輸時”，就從一方信道(例如CH1)傳輸數(shù)據(jù)(步驟2)。
對于圖4所示的信號流程中的接收機(jī)流程，接收機(jī)將從各信道接收到的數(shù)據(jù)存儲在FIFO 61a、61b中(步驟4)。接收機(jī)對收到的信號中是否含有多路分割傳輸通知代碼進(jìn)行判斷(步驟5)，當(dāng)包括多路分割傳輸通知代碼時(在設(shè)定分割傳輸?shù)钠陂g)，將包分別存儲在FIFO 61a、61b中，一直存儲分割包直到可以將包進(jìn)行信道合成(再生)時刻(步驟7)。接收機(jī)直到能夠進(jìn)行包的信道合成之時，在數(shù)據(jù)被存儲到FIFO 61a、61b中后，利用交替地從CH1、CH2輸出數(shù)據(jù)，從而能夠輸出分割前的包。接收機(jī)把經(jīng)合成而再生的分割前的包輸出到接口電路70(步驟8)。在步驟5中，當(dāng)信號中不含多路分割傳輸通知代碼(在設(shè)定表示一個信道傳輸?shù)男畔⒌钠陂g)時，將一方信道的包輸出到應(yīng)用接口電路70，或者輸出到內(nèi)部設(shè)定用存儲裝置(步驟6)。
7.信號·包的構(gòu)成已進(jìn)行多個信道分割傳輸時的信號·包構(gòu)成如圖5A、圖5B、圖5C所示。圖5A是在信道1(CH1)、信道2(CH2)中分割傳輸時的信號構(gòu)成。引導(dǎo)PLE是用于在串行/并行轉(zhuǎn)換電路33a中調(diào)整數(shù)據(jù)采樣時間的信號，并被傳輸?shù)矫恳粋€信道。分割傳輸通知代碼是通知“是多個信道分割傳輸”的代碼。因?yàn)楦餍诺蓝驾斎肓朔指顐鬏斖ㄖa，因此，即使在一方信道的傳輸延遲的情況下，LINK電路60也能夠檢出代碼、合成包。包數(shù)據(jù)是已分割的數(shù)據(jù)。更具體地講，包數(shù)據(jù)是如圖5C所示的構(gòu)成，按照每個規(guī)定的單位被交替分割到信道1和信道2中進(jìn)行傳輸。而且，分割單位是按1個字節(jié)＝8位，也可以采用將8位擴(kuò)展變換，以10位為單位、通過串行接口在主機(jī)與目標(biāo)側(cè)之間傳輸?shù)臉?gòu)成。而且，主機(jī)通過在各信道插入停止代碼STOP，把已分割的每個信道的包的發(fā)送已經(jīng)結(jié)束的信息通知目標(biāo)側(cè)。
圖5B表示比圖5A更重視實(shí)時性的信號的構(gòu)成。該信號可以用于龐大量的傳輸。圖5B的信號在插入偽碼這一點(diǎn)上與圖5A的信號不同。在信道1的分割包比信道2的分割包多時，主機(jī)通過在信道2中插入偽碼，從而能夠調(diào)整傳輸?shù)淖止?jié)數(shù)。而且，因?yàn)榻邮盏降膫未a被特殊代碼檢測電路54a-2、54b-2識別成包，所以目標(biāo)側(cè)能夠去除偽碼而進(jìn)行包的合成。這樣，后段的接口電路70并沒有接收到空代碼。而且，在圖5A所示的包發(fā)送之后或者停止代碼STOP之后的空閑期間(IDLE)，主機(jī)方就可以對包括來自延遲信道的分割包進(jìn)行包的合成。
8.電子設(shè)備可以把圖2以及圖3所示的電路裝入電子設(shè)備。例如，使主機(jī)側(cè)的CPU 11發(fā)揮作為手機(jī)的應(yīng)用處理器的功能，也可以使目標(biāo)側(cè)的接口電路70和液晶驅(qū)動器等顯示驅(qū)動器連接。也可以是把串行信號線CH1、CH2、時鐘信號線CLK布線于折疊式或者旋轉(zhuǎn)式手機(jī)的折疊部分或者旋轉(zhuǎn)部分這樣的構(gòu)成。這樣，與使用并行接口相比，布線的數(shù)量減少，并且可以有利于折疊部分或者旋轉(zhuǎn)部分的小型化和擴(kuò)大使用范圍。而且，這樣能夠?qū)崿F(xiàn)比一個信道傳輸速率更高的數(shù)據(jù)傳輸。而且，也可以采用在目標(biāo)側(cè)的接口電路70連接于基帶引擎或者照相機(jī)的構(gòu)成。
當(dāng)然，本發(fā)明并不局限于上述實(shí)施例所描述的內(nèi)容，可以采用各種各樣的變形。例如，也可以采用在主機(jī)設(shè)置串行接口的接收機(jī)、在目標(biāo)側(cè)設(shè)置串行接口的發(fā)送機(jī)的構(gòu)成。另外，在說明書或者附圖的描述中，作為狹義或同義的用語而被引用的用語，也可以置換成說明書或附圖的其它描述中廣義或同義的用語。
權(quán)利要求
1.一種數(shù)據(jù)傳輸控制裝置，用于通過從第1信道至第p信道的串行傳輸線路進(jìn)行數(shù)據(jù)傳輸，其中，p是大于等于2的自然數(shù)，其特征在于，包括節(jié)點(diǎn)，用于輸入通過所述串行傳輸線路傳輸?shù)臄?shù)據(jù)；邏輯電路，用于將輸入的數(shù)據(jù)按照規(guī)定的單位依次分割到第1信道到第p信道中，并將已分割的數(shù)據(jù)以及分割傳輸通知輸出到每一個信道；第1到第p的并行/串行轉(zhuǎn)換電路，用于將輸出至每一個信道的所述數(shù)據(jù)以及所述分割傳輸通知轉(zhuǎn)換成串行信號；以及第1到第p的輸出電路，用于將分別從所述第1到第p的并行/串行轉(zhuǎn)換電路輸入的串行信號輸出到對應(yīng)信道的串行傳輸線路。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸控制裝置，其特征在于所述數(shù)據(jù)傳輸控制裝置用于進(jìn)行通過所述第1信道到第p信道的串行傳輸線路的數(shù)據(jù)傳輸和通過一個信道的串行傳輸線路的數(shù)據(jù)傳輸；所述數(shù)據(jù)傳輸控制裝置還包括設(shè)定存儲裝置；當(dāng)執(zhí)行通過所述第1信道到第p信道的串行傳輸線路的數(shù)據(jù)傳輸時，在所述設(shè)定存儲裝置中設(shè)定表示分割傳輸信息的信息；在設(shè)定所述分割傳輸?shù)钠陂g，所述邏輯電路將所述輸入的數(shù)據(jù)按照規(guī)定的單位依次分割到第1信道到第p信道，將已分割的數(shù)據(jù)以及分割傳輸通知分別輸出到每一個信道；當(dāng)進(jìn)行通過所述一個信道的串行傳輸線路的數(shù)據(jù)傳輸時，在所述設(shè)定存儲裝置中設(shè)定表示一個信道傳輸?shù)男畔?；在設(shè)定表示所述一個信道傳輸?shù)男畔⒌钠陂g，所述邏輯電路將所述輸入數(shù)據(jù)輸出到所述一個信道中。
3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸控制裝置，其特征在于，包括編碼電路，將從所述邏輯電路輸出的、所述分割數(shù)據(jù)和分割傳輸通知輸入到所述編碼電路；將所述分割數(shù)據(jù)從m位擴(kuò)展轉(zhuǎn)換成n位，把所述分割傳輸通知從q位轉(zhuǎn)換成n位，其中，m、n、q是大于等于2的自然數(shù)，且m＜n、q＜n，并輸出至所述并行/串行轉(zhuǎn)換電路。
4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)傳輸控制裝置，其特征在于所述編碼電路，對于所述已分割的數(shù)據(jù)，通過進(jìn)行基于8B10B標(biāo)準(zhǔn)的擴(kuò)展變換，將所述分割數(shù)據(jù)從8位轉(zhuǎn)換成10位；對于所述分割傳輸通知，通過轉(zhuǎn)換成8B10B標(biāo)準(zhǔn)所規(guī)定的特殊代碼，將所述分割傳輸通知轉(zhuǎn)換成10位。
5.根據(jù)權(quán)利要求1至4中任一所述的數(shù)據(jù)傳輸控制裝置，其特征在于當(dāng)所述已分割的各信道的數(shù)據(jù)量不同時，所述邏輯電路在數(shù)據(jù)少的信道中插入調(diào)整接著傳輸?shù)臄?shù)據(jù)相位的代碼。
6.一種數(shù)據(jù)傳輸控制裝置，用于接收通過第1信道到第p信道的串行傳輸線路的數(shù)據(jù)，其特征在于，包括第1到第p的接收電路，用于分別從第1信道到第p信道的串行傳輸線路接收數(shù)據(jù)；第1到第p的串行/并行轉(zhuǎn)換電路，用于將所述第1到第p的接收電路的輸出分別從串行信號轉(zhuǎn)換成并行信號；分割傳輸通知代碼檢測電路，用于檢測在從所述各串行/并行轉(zhuǎn)換電路輸出的信號中包括分割傳輸通知代碼；以及邏輯電路，當(dāng)所述分割傳輸通知代碼檢測電路檢測出分割傳輸通知代碼時，將分別從第1信道到第p信道的串行傳輸線路接收到的所述數(shù)據(jù)以規(guī)定的單位依次排列并輸出。
7.根據(jù)權(quán)利要求6所述的數(shù)據(jù)傳輸控制裝置，其特征在于所述邏輯電路將第1到第p的串行/并行轉(zhuǎn)換電路的輸出信號分成第1到第p存儲區(qū)域，并存儲于存儲裝置中，從所述第1至第p的存儲區(qū)域按規(guī)定單位將信號依次輸出。
8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)傳輸控制裝置，其特征在于包括譯碼電路，從所述第1至第p的串行/并行轉(zhuǎn)換電路輸出的信號輸入到所述譯碼電路；當(dāng)輸入的信號是特殊代碼時，所述譯碼電路就將所述特殊代碼或者將所述特殊代碼轉(zhuǎn)換后的信號輸出至所述分割傳輸通知代碼檢測電路，當(dāng)所述輸入的信號是數(shù)據(jù)時，所述譯碼電路將有關(guān)數(shù)據(jù)從n位譯碼為m位，其中，m及n是大于等于2的自然數(shù)，m＜n，并輸出至所述存儲裝置。
9.根據(jù)權(quán)利要求8所述的數(shù)據(jù)傳輸控制裝置，其特征在于所述譯碼電路根據(jù)8B10B標(biāo)準(zhǔn)將數(shù)據(jù)從10位譯碼成8位，輸入作為8B10B標(biāo)準(zhǔn)所規(guī)定的特殊代碼的所述分割傳輸通知代碼。
10.一種電子設(shè)備，包括權(quán)利要求1或者權(quán)利要求6所述的數(shù)據(jù)傳輸控制裝置。
全文摘要
提供一種能夠用少量的包種類、實(shí)現(xiàn)有效的多路數(shù)據(jù)傳輸?shù)臄?shù)據(jù)傳輸控制裝置以及包括該裝置的電子設(shè)備。所述數(shù)據(jù)傳輸控制裝置(10)包括節(jié)點(diǎn)，用于輸入通過串行傳輸線路傳輸?shù)臄?shù)據(jù)；LINK電路(20)，用于將輸入的數(shù)據(jù)按照規(guī)定的單位依次分割到第1信道到第p信道，并將已分割的數(shù)據(jù)以及分割傳輸通知分別輸出給每一個信道；第1到第p的并行/串行轉(zhuǎn)換電路，用于將輸出到每一個信道中的數(shù)據(jù)以及分割傳輸通知轉(zhuǎn)換成串行信號；及，第1到第p的收發(fā)機(jī)(30)，用于將分別從第1到第p的并行/串行轉(zhuǎn)換電路輸入的串行信號輸出到對應(yīng)信道的串行傳輸線路。
文檔編號G11C5/00GK1667965SQ20051005353
公開日2005年9月14日 申請日期2005年3月8日 優(yōu)先權(quán)日2004年3月9日
發(fā)明者柴田幸成, 長谷川智良 申請人:精工愛普生株式會社