專利名稱：多跳脫點熔絲閂鎖裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明觀點大致有關(guān)熔絲閂鎖裝置及方法，及更特別有關(guān)多跳脫點熔絲閂鎖裝置及方法。
背景如處理器，微控制器，內(nèi)存等之半導(dǎo)體集成電路系并入促成各芯片個別配置之熔絲組件?？梢悦啃酒A(chǔ)被調(diào)整之參數(shù)例系為內(nèi)部時序，供給電壓位準(zhǔn)，芯片識別號，維修信息及類似者。特別是，后者可被用于內(nèi)存電路(如動態(tài)隨機(jī)存取內(nèi)存(DRAMs)來控制備用組件被用來取代缺陷組件之方式。由于這些芯片之內(nèi)存容量日益增加，所以熔絲數(shù)量亦增加。例如，典型64MB動態(tài)隨機(jī)存取內(nèi)存電路可包含幾千個熔絲組件。
通常，熔絲系藉由可將熔絲鏈接之模擬電阻值轉(zhuǎn)換為數(shù)字值(“高”或”低”)之熔絲閂鎖電路來評估。此外，熔絲閂鎖系儲存該數(shù)字值。典型熔絲閂鎖實施中，該儲存功能性系藉由使用一對交叉耦合反向器來實施。第一反向器之輸入信號系被連接至被預(yù)充電信號控制之預(yù)充電開關(guān)，及被連接至被讀取信號控制之讀取開關(guān)。讀取開關(guān)系連接熔絲閂鎖輸入至熔絲組件之一端，而熔絲組件另一端系被連接至接地供給電源。第一反向器之輸出系提供熔絲閂鎖輸出，且亦被連接至第二反向器之輸入。第二反向器之輸出系被連接回至第一反向器之輸入，因而提供一閂鎖函數(shù)。
通常，閂鎖評估程序系包含兩步驟，預(yù)充電操作及讀取操作。預(yù)充電操作系藉由讀取實際熔絲值之前預(yù)充電熔絲閂鎖之輸入而啟始化該熔絲閂鎖。讀取操作系開啟讀取開關(guān)來連接熔絲閂鎖至熔絲端。低熔絲電阻將使熔絲閂鎖切換其狀態(tài)，而高熔絲電阻不會造成狀態(tài)改變。事實上，熔絲組件，讀取開關(guān)及第二反向器系為形成供給電源及接地間之電阻式分壓器網(wǎng)絡(luò)之電阻組件。閂鎖電路系于其輸入響應(yīng)該電壓，其為分壓器中電阻組件之電阻函數(shù)。
熔絲評估程序結(jié)束時，熔絲閂鎖之輸出系標(biāo)示熔絲狀態(tài)。通常，例如有了雷射或電子熔絲，低電阻系標(biāo)示未燒斷熔絲，而高電阻系標(biāo)示燒斷熔絲。熔絲燒斷通常系藉由施加能量(如激光束，電流)至熔絲鏈接來執(zhí)行。結(jié)果，熔絲鏈接被蓄意損壞，而與熔絲燒斷前之其電阻相較下呈現(xiàn)較高電阻。通常，閂鎖特性系藉由單值，閂鎖跳脫點來總括。若熔絲電阻低于閂鎖跳脫點，則閂鎖輸出將為高來標(biāo)示未燒斷熔絲。另一方面，若熔絲電阻高于閂鎖跳脫點，則閂鎖輸出將為低來標(biāo)示燒斷熔絲。
理論上，閂鎖跳脫點高于未燒斷熔絲電阻而低于燒斷熔絲電阻。這三個電阻值(熔絲閂鎖跳脫點，未燒斷熔絲電阻及燒斷熔絲電阻)并非常數(shù)，而被其它參數(shù)變異影響。例如，這些參數(shù)可包含操作溫度，熔絲閂鎖制程及電源供給電壓。為了可靠操作熔絲閂鎖，預(yù)期三個電阻值并不重疊而該值間存在充足邊際。否則，若重疊情況存在，則燒斷熔絲可能被熔絲閂鎖錯誤標(biāo)示為未燒斷，或未燒斷熔絲可能被熔絲閂鎖錯誤標(biāo)示為燒斷。
然而，先前技術(shù)中，通常熔絲閂鎖中僅有可存取值系為熔絲閂鎖輸出信號。此信號系為高或低狀態(tài)中之?dāng)?shù)字值，因此并不提供未燒斷熔絲電阻及跳脫點之間邊際之信息，亦不提供跳脫點及燒斷熔絲電阻之間邊際之信息。因此，先前技術(shù)熔絲閂鎖電路通常無法被正確測試操作可靠性。

發(fā)明內(nèi)容
這些及其它問題大致可藉由包含熔絲閂鎖多跳脫點之本發(fā)明較佳實施例來解決或避開而大致達(dá)成技術(shù)優(yōu)勢。例如，此可藉由提供多讀取輸入至熔絲閂鎖，促使改變?nèi)劢z閂鎖之電阻跳脫點來達(dá)成。改變跳脫點系允許使用可于熔絲讀取操作期間分析熔絲閂鎖邊際之測試程序。測試程序結(jié)果接著可被用來辨識半導(dǎo)體裝置上之熔絲閂鎖是否擁有充分可靠性。若否，例如該半導(dǎo)體裝置可被重新設(shè)計，取代，修理或丟棄。本發(fā)明較佳實施例可包含正反器，其包括被串聯(lián)形成移位緩存器之熔絲閂鎖。該配置可被集成電路分析用來有效讀出熔絲值。
依據(jù)本發(fā)明較佳實施例，一集成電路系包含一熔絲鏈接，具有一第一終端，一第一讀取開關(guān)，具有被耦合至該熔絲鏈接之該第一終端之一第一終端及被耦合至節(jié)點中之?dāng)?shù)據(jù)之一第二終端，被耦合至該第一讀取開關(guān)之控制輸入之一第一讀取輸入控制，一第二讀取開關(guān)，具有被耦合至該熔絲鏈接之該第一終端之一第一終端及被耦合至節(jié)點中之?dāng)?shù)據(jù)之該第二終端，被耦合至該第二讀取開關(guān)之控制輸入之一第二讀取輸入控制，及一閂鎖電路，具有被耦合至節(jié)點中之?dāng)?shù)據(jù)之一輸入終端及具有一數(shù)據(jù)輸出終端。
依據(jù)本發(fā)明另一較佳實施例，一集成電路系包含一熔絲鏈接，具有一第一終端，一第一讀取開關(guān)，具有被耦合至該熔絲鏈接之該第一終端之一第一終端，被耦合至節(jié)點中之?dāng)?shù)據(jù)之一第二終端，及被耦合至一第一讀取輸入控制之一控制輸入，一第二開關(guān)，具有被耦合至節(jié)點中之?dāng)?shù)據(jù)之一第一終端，被耦合至一電源供給電壓線之一第二終端，及被耦合至一第二輸入控制之一控制輸入，一第三開關(guān)，具有被耦合至節(jié)點中之?dāng)?shù)據(jù)之一第一終端，被耦合至一電源供給電壓線之一第二終端，及被耦合至一第三輸入控制之一控制輸入，及一閂鎖電路，具有被耦合至節(jié)點中之?dāng)?shù)據(jù)之一輸入終端及具有一數(shù)據(jù)輸出終端。
依據(jù)本發(fā)明另一較佳實施例，多跳脫點熔絲閂鎖可以結(jié)合被動閂鎖來形成主從正反器，而多主從正反器可被串聯(lián)形成移位緩存器。
依據(jù)本發(fā)明另一較佳實施例，集成電路上之閂鎖熔絲之測試方法系包含預(yù)設(shè)閂鎖熔絲，致動第一熔絲讀取信號以第一熔絲閂鎖跳脫點為基礎(chǔ)來儲存第一組熔絲值于熔絲閂鎖中，讀取被儲存于熔絲閂鎖中之該第一組熔絲值，預(yù)設(shè)閂鎖熔絲，致動第二熔絲讀取信號以第二熔絲閂鎖跳脫點為基礎(chǔ)來儲存第二組熔絲值于熔絲閂鎖中，讀取被儲存于熔絲閂鎖中之該第二組熔絲值，及比較該第一組熔絲值及該第二組熔絲值。
本發(fā)明較佳實施例之一優(yōu)點系熔絲閂鎖可被提供多熔絲閂鎖跳脫點。
本發(fā)明較佳實施例之另一優(yōu)點系多熔絲閂鎖跳脫點可提供有關(guān)熔絲閂鎖操作邊際之可靠性。
本發(fā)明較佳實施例之另一優(yōu)點，系模擬熔絲電阻之可靠性分析可以數(shù)字方式藉由比較不同預(yù)充電讀取移位周期期間之二進(jìn)制數(shù)據(jù)值來實施。
本發(fā)明較佳實施例之再另一優(yōu)點，系數(shù)千個熔絲閂鎖之可靠性可藉由存取非常少量輸入及輸出信號來評估。
上述已相當(dāng)廣泛說明本發(fā)明特色及技術(shù)優(yōu)點而較佳了解本發(fā)明以下詳細(xì)說明。此后將說明形成本發(fā)明權(quán)利要求主題之本發(fā)明附加特色及優(yōu)點。熟練技術(shù)人士應(yīng)了解所揭示概念及特定實施例可輕易地被當(dāng)作實施本發(fā)明相同目的而修改或設(shè)計其它結(jié)構(gòu)或處理之基礎(chǔ)。熟練技術(shù)人士亦應(yīng)了解該相同建構(gòu)并不背離附帶權(quán)利要求所說明之本發(fā)明精神及范疇。
圖標(biāo)簡單說明為了更完整了解本發(fā)明及其優(yōu)點，現(xiàn)在參考以下說明及附圖，其中相似符號大致標(biāo)示相似組件，其中

圖1A為先前技術(shù)熔絲閂鎖之簡單方塊圖；圖1B為未燒斷熔絲，燒斷熔絲及熔絲閂鎖跳脫點之電阻分布圖；圖2為依據(jù)本發(fā)明一較佳實施例具有達(dá)三個不同閂鎖跳脫點之熔絲閂鎖簡單方塊圖；圖3為具有兩個閂鎖跳脫點之熔絲閂鎖簡單方塊圖；圖4為具有兩個不同跳脫點之熔絲閂鎖，及與圖3之熔絲閂鎖相較下降功率消耗簡單方塊圖；圖5為具有達(dá)七個不同閂鎖跳脫點之熔絲閂鎖簡單方塊圖；圖6為以圖5之熔絲閂鎖實施之主從D型正反器分類簡單方塊圖；圖7為以圖6之正反器實施之移位緩存器分類簡單方塊圖；圖8為圖7之電路操作時序圖；及圖9為多跳脫點熔絲閂鎖之高位準(zhǔn)方塊圖。
實施例之詳細(xì)說明制造及使用本較佳實施例系被詳細(xì)討論如下。然而，應(yīng)了解本發(fā)明系提供可被具體化于多種特定情況之許多可應(yīng)用發(fā)明性概念。所討論之特定實施例僅為制造及使用本發(fā)明之特定方式例證，而并不限制該發(fā)明范疇。
本發(fā)明將針對特定情況，亦即集成電路熔絲評估之較佳實施例來說明。然而，本發(fā)明亦可應(yīng)用至其它集成電路應(yīng)用及分離電路應(yīng)用或其組合。此外，雖然讀出熔絲信息之較佳實施例系針對包含串聯(lián)正反器之移位緩存器來說明，熟練技術(shù)人士將了解其它電路配置亦可被用于讀出熔絲信息以便評估。
為了減輕參考，以下參考符號術(shù)語表大致被用于圖標(biāo)中來標(biāo)示個別圖標(biāo)組件-01控制熔絲閂鎖預(yù)充電操作之輸入信號-02控制熔絲閂鎖讀取操作之第一輸入信號-03標(biāo)示熔絲狀態(tài)之熔絲閂鎖輸出信號-04連接電路組件-22，-23，-24，-25，-26，-27之電路節(jié)點-05連接電路組件-30之節(jié)點及N溝道場效晶體管(N溝道場效電晶體)-27-06控制熔絲閂鎖讀取操作之第二輸入信號-07連接輸出組件-41來控制組件-20之節(jié)點-08控制熔絲閂鎖讀取操作之第三輸入信號-09被連接至節(jié)點-04之輸入信號-11電源供給電壓-12接地供給電壓-20改變?nèi)劢z閂鎖跳脫點之P溝道場效晶體管(P溝道場效晶體管)-21改變?nèi)劢z閂鎖跳脫點之N溝道場效晶體管-22熔絲閂鎖第二反向器之P溝道場效晶體管-23熔絲閂鎖第二反向器之N溝道場效晶體管-24熔絲閂鎖第一反向器之P溝道場效晶體管-25熔絲閂鎖第一反向器之N溝道場效晶體管-26P溝道場效晶體管預(yù)充電開關(guān)-27N溝道場效晶體管讀取開關(guān)-29改變?nèi)劢z閂鎖跳脫點之N溝道場效晶體管-30熔絲組件-41反向器組件-42兩輸入NAND組件-51主從D型正反器之?dāng)?shù)據(jù)輸出-52主從D型正反器之?dāng)?shù)據(jù)輸入
-53反向時鐘信號-54時鐘信號-62第一傳輸閘極之P溝道場效晶體管-63第一傳輸閘極之N溝道場效晶體管-64第二傳輸閘極之P溝道場效晶體管-65第二傳輸閘極之N溝道場效晶體管-66通用閂鎖電路第二反向器之P溝道場效晶體管-67通用閂鎖電路第二反向器之N溝道場效晶體管-68通用閂鎖電路第一反向器之P溝道場效晶體管-69通用閂鎖電路第一反向器之N溝道場效晶體管-71移位緩存器之?dāng)?shù)據(jù)輸出-72移位緩存器之?dāng)?shù)據(jù)輸入-81連接第二傳輸閘極至通用閂鎖電路之節(jié)點-90通用閂鎖電路現(xiàn)在參考圖1，熔絲閂鎖100之儲存功能系藉由使用一對交叉耦合反向器，被以P溝道場效晶體管124及N溝道場效晶體管125形成之一第一反向器，及被以P溝道場效晶體管122及N溝道場效晶體管123形成之一第二反向器來達(dá)成。
第一反向器之輸入節(jié)點104系被連接至在此被實行為P溝道場效晶體管126之一預(yù)充電開關(guān)。當(dāng)預(yù)充電信號101被設(shè)定低時，P溝道場效晶體管126系被放入導(dǎo)電狀態(tài)或開啟來連接輸入104至正電源供給111。因此，輸入104系被迫使進(jìn)入高狀態(tài)。響應(yīng)時，輸出信號103系假設(shè)低狀態(tài)。因為輸出信號103系被當(dāng)作第二反向器之輸入，第二反向器之輸出走高而藉此即使P溝道場效晶體管126被切換為非導(dǎo)電狀態(tài)或藉由再帶領(lǐng)預(yù)充電信號101走高而保持節(jié)點104為高。節(jié)點104亦被連接至在此被實施為N溝道場效晶體管127之讀取開關(guān)，其系藉由讀取信號102控制。N溝道場效晶體管127亦被連接至熔絲組件130之一終端。熔絲組件130之另一終端被連接至接地電源供給112。
熔絲評估程序大致包含兩步驟，亦即預(yù)充電操作及讀取操作。預(yù)充電操作期間，預(yù)充電信號101系被引導(dǎo)低開啟P溝道場效晶體管126來迫使節(jié)點104進(jìn)入高狀態(tài)及儲存(閂鎖)此高狀態(tài)。預(yù)充電操作系于實際熔絲評估之前啟始化熔絲閂鎖。閂鎖被預(yù)充電之后，預(yù)充電信號101系再次被引導(dǎo)高。
第二步驟，熔絲評估系藉由引導(dǎo)讀取信號102高來開啟N溝道場效晶體管127。第二反向器之P溝道場效晶體管122系經(jīng)由N溝道場效晶體管127，節(jié)點105及熔絲130來降級電流。若熔絲電阻很低，則內(nèi)部節(jié)點104之電壓將下降而使節(jié)點104處之閂鎖從高狀態(tài)反向為低狀態(tài)。然而，高熔絲電阻例中，節(jié)點104處之電壓降將很小，而閂鎖不會轉(zhuǎn)換其狀態(tài)。也就是說，P溝道場效晶體管122，N溝道場效晶體管127，N溝道場效晶體管123及熔絲組件130可被視為形成兩電源供給電壓111及112間之電阻分壓器網(wǎng)絡(luò)之電阻組件。閂鎖電路系響應(yīng)節(jié)點104處之電壓，其為分壓器中四個電阻組件之電阻函數(shù)。
熔絲評估程序結(jié)束時，熔絲閂鎖之輸出信號103系標(biāo)示熔絲狀態(tài)。若熔絲電阻很低，則信號103將很高。若熔絲電阻很高，則信號103將很低。雷射熔絲或電子熔絲例中，低電阻系標(biāo)示未燒斷熔絲，而高電阻系標(biāo)示燒斷熔絲。熔絲本身燒斷通常藉由施加能量(如激光束，電流)至熔絲鏈接來執(zhí)行。結(jié)果，熔絲鏈接被蓄意損壞，而與熔絲燒斷前之其電阻相較下呈現(xiàn)較高電阻。
通常，閂鎖特性系藉由單值，閂鎖跳脫點來總括。此值系標(biāo)示熔絲組件130之電阻，其分隔燒斷熔絲及未燒斷熔絲，如輸出信號103所標(biāo)示。若熔絲電阻低于閂鎖跳脫點，則未燒斷熔絲將被信號103標(biāo)示為高。另一方面，若熔絲電阻高于閂鎖跳脫點，則燒斷熔絲將被信號103標(biāo)示為低。
如先前討論，三個上述電阻值(熔絲閂鎖跳脫點，未燒斷熔絲電阻及燒斷熔絲電阻)并非常數(shù)，而被其它參數(shù)變異影響。例如，這些參數(shù)可包含操作溫度，熔絲閂鎖制程及電源供給電壓。結(jié)果，如圖1B所示，電阻值可被說明為電阻區(qū)間之分配。為了可靠操作熔絲閂鎖，預(yù)期三個電阻值并不重疊而該分配間存在充足邊際。否則，若重疊情況存在，則燒斷熔絲可能被熔絲閂鎖錯誤標(biāo)示為未燒斷，反之亦然。
再者，圖1熔絲閂鎖中僅有之可存取值系為熔絲閂鎖輸出信號103。此信號系為高或低狀態(tài)，因此并不提供未燒斷熔絲電阻及跳脫點之間邊際之信息。同樣地，并不提供跳脫點及燒斷熔絲電阻之間邊際之信息。因此，圖1之熔絲閂鎖電路通常無法被正確測試操作可靠性。
現(xiàn)在參考圖2，其顯示克服先前技術(shù)熔絲閂鎖缺陷之本發(fā)明第一實施例。除了包含來自圖1之熔絲閂鎖100之組件外，熔絲閂鎖200系包含在此被實施為N溝道場效晶體管221之第二讀取開關(guān)。此讀取開關(guān)系被與第一讀取開關(guān)(在此被實施為N溝道場效晶體管227)并聯(lián)放置。若輸入讀取信號206假設(shè)高狀態(tài)，則N溝道場效晶體管221位于導(dǎo)電狀態(tài)。
于是，藉由使兩讀取開關(guān)并聯(lián)，三個開關(guān)配置可提供用于熔絲閂鎖讀取操作之三個不同電路路徑。明確地說，輸入信號206可為高而輸入信號202可為低，輸入信號206可為低而輸入信號202可為高，最后兩輸入信號206及202可為高。若導(dǎo)電狀態(tài)中N溝道場效晶體管221及N溝道場效晶體管227之電阻不相同，則該三個配置各呈現(xiàn)節(jié)點204及205間之不同電阻。因此，熔絲閂鎖200具有三個不同跳脫點，一跳脫點值用于輸入信號206及202之各配置。當(dāng)兩開關(guān)被導(dǎo)電時，熔絲閂鎖之最高跳脫點系被觀察。
當(dāng)追蹤輸出信號203對讀取操作之反應(yīng)時，測試程序可藉由改變輸入信號206及202而被實施來改變?nèi)劢z閂鎖之跳脫點。藉此，輸出信號203于熔絲讀取操作期間系有利地成為熔絲閂鎖邊際之標(biāo)示。另一例系被提供于以下討論之圖8。同時，注意若預(yù)期用于特定應(yīng)用，則數(shù)據(jù)輸出信號209可被連接至電路節(jié)點204。
圖3顯示為本發(fā)明之第二實施例。此實施例中，在此被實施為P溝道場效晶體管320之一附加讀取開關(guān)系被提供。此讀取開關(guān)系于讀取操作期間連接節(jié)點304至正電源供給311。讀取開關(guān)320系被讀取信號306控制。此實施例中，兩不同配置系提供讀取操作之不同電流路徑。當(dāng)讀取信號306被設(shè)定為高時，P溝道場效晶體管320并不導(dǎo)電，而熔絲閂鎖操作系類似圖1之先前技術(shù)熔絲閂鎖。然而，若P溝道場效晶體管320于讀取操作期間藉由引導(dǎo)讀取信號306至低而被開啟，并聯(lián)之兩P溝道場效晶體管s，亦即322及320系提供從節(jié)點304至正電源供給311之電流路徑。因此，因為熔絲電阻必須較低來跳脫節(jié)點304處之閂鎖從高至低狀態(tài)，所以熔絲閂鎖之跳脫點會較低。再次，由于可藉由切換讀取信號306來改變?nèi)劢z閂鎖之跳脫點，藉由操控讀取信號306及監(jiān)視輸出303來觀察熔絲閂鎖邊際之測試程序可被實施。
圖4顯示圖3之熔絲閂鎖替代實施例，其中讀取操作期間圖4電路系較圖3電路消耗較少功率。針對圖4之電路，當(dāng)熔絲出現(xiàn)低于熔絲閂鎖跳脫點之電阻時，熔絲閂鎖將引導(dǎo)節(jié)點404走低。因為節(jié)點403走高，所以P溝道場效晶體管422將被關(guān)閉。此外，因為信號403上之高值會迫使反向器441之輸出走高，所以P溝道場效晶體管420之閘極輸入信號407會走高。反向器441之輸入系藉由兩輸入或非門442來驅(qū)動。或非門442之一輸入系被連接至讀取控制信號406，而另一輸入被連接至熔絲輸出403。因此，只要數(shù)據(jù)輸出信號403假設(shè)高狀態(tài)，P溝道場效晶體管420及422將被關(guān)閉及終止電流流經(jīng)P溝道場效晶體管427及熔絲組件430。此相對于圖3之電路，其中只要讀取控制信號306為高，P溝道場效晶體管320將開啟及促使電流流動。
因此，圖3之熔絲閂鎖于讀取具低電阻之熔絲期間系較圖4之熔絲閂鎖消耗更多電流。針對典型配置，圖3之電路消耗約50μA，而圖4之電路于熔絲閂鎖改變其狀態(tài)之后僅消耗20nA。若大量熔絲被用于芯片上，則此功率消耗之差異變成顯著。例如，假設(shè)80％熔絲未燒斷，則具有約5000熔絲閂鎖之64MB動態(tài)隨機(jī)存取內(nèi)存電路芯片中，讀取操作期間所使用之電流將從約200Ma被降低為約80nA。
圖5顯示圖2之電路替代實施例，其中熔絲閂鎖之跳脫點數(shù)量系藉由運用附加讀取開關(guān)來增加。此實施例中，另一讀取開關(guān)，N溝道場效晶體管529系被與已被呈現(xiàn)于圖2之熔絲閂鎖中之讀取開關(guān)N溝道場效晶體管521及N溝道場效晶體管527并聯(lián)。有了適當(dāng)裁制三個N溝道場效晶體管s，熔絲閂鎖可具有達(dá)7個不同跳脫點，對應(yīng)(1)信號502開，(2)信號506開，(3)信號508開，(4)信號502及506開，(5)信號502及508開，(6)信號506及508開，及(7)信號502，506及508開。藉由增添更多讀取開關(guān)，更多跳脫點可被實施。
此方法可以類似方式藉由分別并聯(lián)附加P溝道場效晶體管讀取開關(guān)及既存P溝道場效晶體管讀取開關(guān)320或420被應(yīng)用至圖3或圖4之熔絲閂鎖。再者，依據(jù)本發(fā)明之另一較佳實施例，熔絲閂鎖可藉由包含一個或更多附加N溝道場效晶體管讀出開關(guān)及一個或更多附加P溝道場效晶體管讀出開關(guān)來運用圖2及圖3電路之組合。本發(fā)明另一較佳實施例系為具有連接正電源供給而非接地電源供給之熔絲組件之熔絲閂鎖。同時，若預(yù)期特定應(yīng)用，則數(shù)據(jù)輸入信號509可被連接至電路節(jié)點504。
圖6描繪依據(jù)本發(fā)明較佳實施例以多跳脫點熔絲閂鎖為基礎(chǔ)之主從D型正反器600。雖然任何實施例均可被使用，但圖2之多跳脫點熔絲閂鎖系被用于此實施例。圖6之電路系包含兩傳輸閘極，各包含一P溝道場效晶體管及一N溝道場效晶體管。第一傳輸閘極系具有P溝道場效晶體管662及N溝道場效晶體管663。P溝道場效晶體管662之閘極系連接至主動低時鐘信號CLKn653，而P溝道場效晶體管663之閘極系連接至主動高時鐘信號CLK654。若CLK654為高而CLKn653為低，則N溝道場效晶體管663及P溝道場效晶體管662連接D型正反器之?dāng)?shù)據(jù)輸入652至熔絲閂鎖200之節(jié)點604。
當(dāng)CLK654為低而CLKn653為高時，包含N溝道場效晶體管665及P溝道場效晶體管664之第二傳輸閘極系連接熔絲閂鎖200之輸出603及節(jié)點681。節(jié)點681系提供輸入至包含被連接當(dāng)作一對交叉耦合反向器之P溝道場效晶體管666，N溝道場效晶體管667，P溝道場效晶體管668及N溝道場效晶體管669之通用閂鎖690。通用閂鎖690系當(dāng)作主從D型正反器之從部分。因此，當(dāng)CLK654為高而CLKn653為低時，數(shù)據(jù)位系從數(shù)據(jù)輸入652被轉(zhuǎn)移至熔絲閂鎖200。同樣地，當(dāng)CLK654為低而CLKn653為高時，數(shù)據(jù)位系從熔絲閂鎖200輸出603被轉(zhuǎn)移至數(shù)據(jù)輸出651處可得之通用閂鎖690。
圖7描繪依據(jù)本發(fā)明較佳實施例以主從D型正反器600為基礎(chǔ)之移位緩存器700。主從D型正反器600系包含如先前圖6所說明之多跳脫點熔絲閂鎖。多主從D型正反器系被串聯(lián)形成移位緩存器700。此實施例中，該正反器系分享對共有信號之連接，如CLK754，CLKn753，預(yù)充電控制701，第一讀取開關(guān)控制702及第二讀取開關(guān)控制706。一正反器之?dāng)?shù)據(jù)輸出信號系被饋送入接續(xù)正反器之?dāng)?shù)據(jù)輸入，藉此形成移位緩存器鏈。該鏈開始及結(jié)束處之正反器系分別連接至移位緩存器數(shù)據(jù)輸入772及移位緩存器數(shù)據(jù)輸出771。當(dāng)圖7顯示四個正反器600被連接為移位緩存器700時，任何數(shù)量正反器600均可被用來建構(gòu)移位緩存器。
移位緩存器700可被操作如下。預(yù)充電控制信號701系同時預(yù)設(shè)正反器600內(nèi)之所有熔絲閂鎖200。兩讀取控制信號702及706之一或兩者上之高脈沖系致動各熔絲閂鎖200內(nèi)之熔絲讀取操作。系緊時鐘信號CLK754及CLKn753系移位熔絲之讀取狀態(tài)值經(jīng)由正反器朝向移位緩存器數(shù)據(jù)輸出771。
圖8系為描繪移位緩存器700操作之時序圖。圖8描繪三個預(yù)充電讀取移位周期，各周期系使用熔絲讀取操作之不同跳脫點配置。各周期系藉由具有低脈沖之預(yù)充電信號701所標(biāo)示之預(yù)充電操作來開始。接著，熔絲系藉由執(zhí)行高脈沖于兩讀取控制信號702及706之一或兩者上來讀取。讀取操作之后，熔絲狀態(tài)(燒斷對未燒斷)系被儲存為各熔絲閂鎖200內(nèi)之二進(jìn)制信號(高或低)。接著，此信息系藉由系緊時鐘信號CLK754及CLKn753被依序讀取于數(shù)據(jù)輸出771。
數(shù)據(jù)輸出771處之高信號系標(biāo)示具有閂鎖跳脫點以上(也就是燒斷熔絲)之熔絲電阻之熔絲組件，而數(shù)據(jù)輸出771處之低信號系標(biāo)示具有閂鎖跳脫點以下(也就是未燒斷熔絲)之熔絲電阻之熔絲組件。本例中，第一熔絲讀取周期期間，讀出信號701系被致動。如數(shù)據(jù)輸出信號771所示，正反器600<0>及600<2>中之熔絲0及2分別被辨識為燒斷，而正反器600<1>及600<3>中之熔絲1及3分別被辨識為未燒斷。此讀出結(jié)果可被視為具有名目跳脫點之熔絲讀取操作。
下一周期期間，各正反器600中之讀出信號701及702系被致動。如先前討論，開關(guān)并聯(lián)致動系提升熔絲閂鎖跳脫點。當(dāng)跳脫點被提升時，接續(xù)移位操作系揭示熔絲2被讀取為未燒斷熔絲。被組合第一讀取周期結(jié)果，此系標(biāo)示被燒斷但其電阻值及熔絲閂鎖之名目跳脫點之間不具有充足邊際之熔絲。
最后周期期間，替代讀出信號702系被致動。若相關(guān)讀出開關(guān)與讀出信號701相關(guān)之讀出開關(guān)相較下具有較低導(dǎo)電率(如具有較小頻寬之N溝道場效晶體管)，閂鎖跳脫點將低于名目跳脫點。此讀出周期中，移位操作系顯示熔絲3為燒斷。被組合第一讀取周期結(jié)果，此系標(biāo)示熔絲具有低于熔絲閂鎖之名目跳脫點但其電阻值及熔絲閂鎖之名目跳脫點之間不具有充足邊際之電阻。
為簡化起見，先前例系包含僅具有四個正反器之移位緩存器。然而，該移位緩存器之典型實施，可包含任何數(shù)量正反器且可包含數(shù)千正反器。如此數(shù)千熔絲閂鎖之可靠性可藉由存取非常少量輸入及輸出信號(依據(jù)圖8之六信號)來評估。此外，即使熔絲電阻本性為模擬，可靠性分析仍可藉由不同預(yù)充電-讀取-移位周期期間提供包含數(shù)據(jù)輸出信號處之二進(jìn)制數(shù)據(jù)值之方法來輕易地實施。例如圖8，用于名目例之位串”0101”系被與”0001”(高跳脫點)及”1101”(低跳脫點)作比較。位串中之不匹配通常強(qiáng)調(diào)不提供可靠熔絲讀取操作充足邊際之熔絲及熔絲閂鎖。
現(xiàn)在參考圖9，顯示依據(jù)本發(fā)明較佳實施例之熔絲閂鎖900之高位準(zhǔn)方塊圖。圖9中，讀取開關(guān)927系代表n讀取開關(guān)，而讀取(n)信號902系代表n讀取信號，其中n為1，2，3等等。同樣地，讀取開關(guān)920系代表m讀取開關(guān)，而讀取(m)信號906系代表m讀取信號，其中m為0，1，2等等。讀取開關(guān)(n+m)總數(shù)通常必須大于或等于2。圖9電路之不同閂鎖跳脫點通?？山逵晒?2n-1)*(2m)，其中n為被并聯(lián)于節(jié)點904及熔絲930間之讀取開關(guān)927數(shù)量，而m為被并聯(lián)于電源供給電壓911及節(jié)點904間之讀取開關(guān)920數(shù)量。例如，若具有兩讀取開關(guān)927及一讀取開關(guān)920，則具有(22-1)*(21)＝6不同可能閂鎖跳脫點。
作為替代實施例，被并聯(lián)于電源供給電壓911及節(jié)點904間之預(yù)充電開關(guān)926可被當(dāng)作讀取操作期間提供附加跳脫點之m讀取開關(guān)920之一。此實施例中，m可為1，2，3等等，而包含預(yù)充電開關(guān)之讀取開關(guān)(n+m)總數(shù)通常必須大于或等于3。同時，數(shù)據(jù)輸出903系被顯示選擇性于讀取操作期間以類似圖4說明方式被回饋來關(guān)閉或使讀取開關(guān)920失效。
雖然本發(fā)明及其優(yōu)點已被詳細(xì)說明，但應(yīng)了解只要不背離附帶權(quán)利要求所界定之本發(fā)明之精神及范疇，在此均可作各種變異，替代及改變。例如，視特定情況而定，在此閂鎖項有時被特別用來稱為閂鎖儲存電路，而其余時間通常被稱為包含熔絲鏈接及各種開關(guān)之全熔絲閂鎖電路。另一例中，應(yīng)了解如節(jié)點，線路，連接，終端，耦合，信號，輸入及輸出項系以其最廣泛可能及通常重疊或互換涵義被使用。作為另一例，熟練技術(shù)人士可輕易了解該電路可被實施于互補(bǔ)金屬氧化半導(dǎo)體(CMOS)，N溝道金屬氧化半導(dǎo)體(NMOS)，P溝道金屬氧化半導(dǎo)體(PMOS)，雙極體，或其它電路制造類型或其組合。此外，主動高信號可被改變?yōu)橹鲃拥托盘枺粗嗳?。再者，電源供給電壓可視特定應(yīng)用而被改變，而正，負(fù)或接地電壓之任何組合均可被使用。如預(yù)充電及讀出開關(guān)之在此被說明電路開關(guān)系可以非場效晶體管之電路裝置來實施。同時，P溝道場效晶體管可被與N溝道場效晶體管交換，反之亦然。當(dāng)正反器被說明為主從D型正反器時，系輕易了解其它正反器類型可被使用。
遍及說明書，熔絲及熔絲鏈接項系被廣泛用來包含可具有其狀態(tài)改變不確定之非依電性電路組件。例如，熔絲鏈接可藉由反熔絲電路組件來形成。相對于燒斷狀態(tài)中之電阻較未燒斷狀態(tài)為高之可熔鏈接，反熔絲之電阻于燒斷狀態(tài)中系較未燒斷狀態(tài)為低。作為特定例，參考圖2，當(dāng)使用熔絲鏈接之反熔絲時，輸出信號203之高狀態(tài)系標(biāo)示燒斷熔絲。
再者，本申請案并不預(yù)期被限制為說明書中所說明之處理，機(jī)器，生產(chǎn)，事物組合，工具，方法及步驟之特定實施例。當(dāng)熟練技術(shù)人士之一從本發(fā)明揭示輕易了解時，實質(zhì)執(zhí)行如在此被說明之對應(yīng)實施例之相同功能或?qū)嵸|(zhì)達(dá)成相同結(jié)果之目前既存或稍后被發(fā)展之處理，機(jī)器，生產(chǎn)，事物組合，工具，方法及步驟系可依據(jù)本發(fā)明來使用。于是，附帶權(quán)利要求系被預(yù)期包含該處理，機(jī)器，生產(chǎn)，事物組合，工具，方法或步驟于其范圍內(nèi)。
權(quán)利要求
1.一種集成電路，包含一熔絲鏈接，具有一第一終端；一第一讀取開關(guān)，具有被耦合至該熔絲鏈接之該第一終端之一第一終端，及被耦合至節(jié)點中數(shù)據(jù)之一第二終端；一第一讀取輸入控制，被耦合至該第一讀取開關(guān)之控制輸入；一第二讀取開關(guān)，具有被耦合至該熔絲鏈接之該第一終端之一第一終端，及被耦合至節(jié)點中數(shù)據(jù)之該第二終端；一第二讀取輸入控制，被耦合至該第二讀取開關(guān)之控制輸入；及一閂鎖電路，具有被耦合至節(jié)點中之?dāng)?shù)據(jù)之一輸入終端，及具有一數(shù)據(jù)輸出終端。
2.如權(quán)利要求1的該集成電路，其中該開關(guān)系為場效晶體管，其中該開關(guān)之該第一及第二終端系為晶體管源極或汲極，而其中該開關(guān)之該控制輸入系為晶體管閘極。
3.如權(quán)利要求1的該集成電路，其中該閂鎖進(jìn)一步包含被耦合至該節(jié)點中第一數(shù)據(jù)之一閂鎖回授信號。
4.如權(quán)利要求3的該集成電路，其中該閂鎖進(jìn)一步包含第一及第二交叉耦合反向器，其中該第一反向器系具有被耦合至該節(jié)點中數(shù)據(jù)之一輸入及被耦合至該數(shù)據(jù)輸出終端之一輸出，而其中該第二反向器系具有被耦合至該數(shù)據(jù)輸出終端之一輸入及被耦合至該閂鎖回授信號之一輸出。
5.如權(quán)利要求4的該集成電路，其中該第一反向器進(jìn)一步包含第一P溝道場效晶體管，具有被耦合至該節(jié)點中數(shù)據(jù)之一閘極，被耦合至電源供給電壓線路之一第一終端，及被耦合至該第一反向器之該輸出之一第二終端，及第一N溝道場效晶體管，具有被耦合至該節(jié)點中數(shù)據(jù)之一閘極，被耦合至電源供給接地線路之一第一終端，及被耦合至該第一反向器之該輸出之一第二終端；及其中該第二反向器進(jìn)一步包含第二P溝道場效晶體管，具有被耦合至該第一反向器之該輸出之一閘極，被耦合至電源供給電壓線路之一第一終端，及被耦合至該閂鎖回授信號之一第二終端，及第二N溝道場效晶體管，具有被耦合至該第一反向器之該輸出之一閘極，被耦合至電源供給接地線路之一第一終端，及被耦合至該閂鎖回授信號之一第二終端。
6.如權(quán)利要求1的該集成電路，進(jìn)一步包含一第三讀取開關(guān)，具有被耦合至該熔絲鏈接之該第一終端之一第一終端，及被耦合至節(jié)點中數(shù)據(jù)之一第二終端；及一第三讀取輸入控制，被耦合至該第三讀取開關(guān)之控制輸入。
7.如權(quán)利要求1的該集成電路，進(jìn)一步包含一預(yù)充電開關(guān)，具有被耦合至該節(jié)點中之?dāng)?shù)據(jù)之一第一終端，及具有被耦合至電源供給電壓線路之一第二終端；及一預(yù)充電輸入控制，被耦合至該預(yù)充電開關(guān)之一控制輸入。
8.如權(quán)利要求7的該集成電路，進(jìn)一步包含一第三讀取開關(guān)，具有被耦合至該節(jié)點中數(shù)據(jù)之一第一終端，及具有被耦合至電源供給電壓線路之一第二終端；及一第三讀取輸入控制，被耦合至該第三讀取開關(guān)之一控制輸入。
9.如權(quán)利要求1的該集成電路，其中該熔絲鏈接系為可熔鏈接。
10.如權(quán)利要求1的該集成電路，其中該熔絲鏈接系為反熔絲。
11.一種集成電路，包含一熔絲鏈接，具有一第一終端；一第一讀取開關(guān)，具有被耦合至該熔絲鏈接之該第一終端之一第一終端，及被耦合至節(jié)點中數(shù)據(jù)之一第二終端，及被耦合至一第一讀取輸入控制之一控制輸入；一第二開關(guān)，具有被耦合至該節(jié)點中數(shù)據(jù)之一第一終端，被耦合至一電源供給電壓線路之一第二終端，及被耦合至一第二輸入控制之一控制輸入；一第三開關(guān)，具有被耦合至該節(jié)點中數(shù)據(jù)之一第一終端，被耦合至一電源供給電壓線路之一第二終端，及被耦合至一第三輸入控制之一控制輸入；及一閂鎖電路，具有被耦合至節(jié)點中數(shù)據(jù)之一輸入終端，及具有一數(shù)據(jù)輸出終端。
12.如權(quán)利要求11的該集成電路，其中該開關(guān)系為場效晶體管，其中該開關(guān)之該第一及第二終端系為晶體管源極或汲極，而其中該開關(guān)之該控制輸入系為晶體管閘極。
13.如權(quán)利要求11的該集成電路，其中該閂鎖進(jìn)一步包含被耦合至該節(jié)點中數(shù)據(jù)之一閂鎖回授信號。
14.如權(quán)利要求13的該集成電路，其中該閂鎖進(jìn)一步包含第一及第二交叉耦合反向器，其中該第一反向器系具有被耦合至該節(jié)點中數(shù)據(jù)之一輸入及被耦合至該數(shù)據(jù)輸出終端之一輸出，而其中該第二反向器系具有被耦合至該數(shù)據(jù)輸出終端之一輸入及被耦合至該閂鎖回授信號之一輸出。
15.如權(quán)利要求14的該集成電路，其中該第一反向器進(jìn)一步包含第一P溝道場效晶體管，具有被耦合至該節(jié)點中數(shù)據(jù)之一閘極，被耦合至電源供給電壓線路之一第一終端，及被耦合至該第一反向器之該輸出之一第二終端，及第一N溝道場效晶體管，具有被耦合至該節(jié)點中數(shù)據(jù)之一閘極，被耦合至電源供給接地線路之一第一終端，及被耦合至該第一反向器之該輸出之一第二終端；及其中該第二反向器進(jìn)一步包含第二P溝道場效晶體管，具有被耦合至該第一反向器之該輸出之一閘極，被耦合至電源供給電壓線路之一第一終端，及被耦合至該閂鎖回授信號之一第二終端，及第一N溝道場效晶體管，具有被耦合至該第一反向器之該輸出之一閘極，被耦合至電源供給接地線路之一第一終端，及被耦合至該閂鎖回授信號之一第二終端。
16.如權(quán)利要求11的該集成電路，進(jìn)一步包含一第四讀取開關(guān)，具有被耦合至該熔絲鏈接之該第一終端之一第一終端，及被耦合至節(jié)點中數(shù)據(jù)之一第二終端；及一第四讀取輸入控制，被耦合至該第四讀取開關(guān)之控制輸入。
17.如權(quán)利要求11的該集成電路，其中該第二開關(guān)為一讀取開關(guān)及該第三開關(guān)系為一預(yù)充電開關(guān)。
18.如權(quán)利要求17的該集成電路，進(jìn)一步包含被放置于該第二輸入控制及該第二開關(guān)間之一交換失效電路，該交換失效電路系具有被耦合至該第二輸入控制之一第一輸入，被耦合至該數(shù)據(jù)輸出終端之一第二輸入，及被耦合至該第二開關(guān)之該控制輸入之一輸出。
19.一種集成電路，包含一第一主閂鎖，包含一熔絲鏈接；被放置于該熔絲鏈接及節(jié)點中數(shù)據(jù)間之一第一讀取開關(guān)；被耦合至該節(jié)點中數(shù)據(jù)之一第二讀取開關(guān)；被耦合于該節(jié)點中數(shù)據(jù)及一電源供給電壓間之一預(yù)充電開關(guān)；及一儲存閂鎖，具有被耦合至該節(jié)點中數(shù)據(jù)之一輸入，及具有一數(shù)據(jù)輸出節(jié)點；及一第一從閂鎖，具有被耦合至該數(shù)據(jù)輸出節(jié)點之一輸入。
20.如權(quán)利要求19的該集成電路，進(jìn)一步包含一第一傳輸閘極，具有一輸入，及具有被耦合至該節(jié)點中數(shù)據(jù)之一輸出；一第二傳輸閘極，被放置于該儲存閂鎖數(shù)據(jù)輸出節(jié)點及該一第一從閂鎖輸入之間。
21.如權(quán)利要求19的該集成電路，進(jìn)一步包含被與該一第一主及從閂鎖串聯(lián)來形成一移位緩存器之一第二主從正反器。
22.一種集成電路上閂鎖熔絲之測試方法，該方法包含預(yù)設(shè)該閂鎖熔絲；致動一第一熔絲讀取信號以第一熔絲閂鎖跳脫點為基礎(chǔ)來儲存第一組熔絲值于該熔絲閂鎖中；讀取被儲存于該熔絲閂鎖中之該第一組熔絲值；預(yù)設(shè)該閂鎖熔絲；致動一第二熔絲讀取信號以第二熔絲閂鎖跳脫點為基礎(chǔ)來儲存第二組熔絲值于該熔絲閂鎖中；讀取被儲存于該熔絲閂鎖中之該第二組熔絲值；及比較該第一組熔絲值及該第二組熔絲值。
全文摘要
一種多跳脫點熔絲閂鎖裝置及方法系被揭示。熔絲閂鎖之多讀取輸入系促成改變?nèi)劢z閂鎖之電阻跳脫點。多跳脫點熔絲閂鎖可與從閂鎖組合來形成主從正反器，而多主從正反器可被串聯(lián)形成移位緩存器。熔絲讀取操作期間改變跳脫點允許可分析熔絲閂鎖邊際之測試程序之使用。
文檔編號G11C29/00GK1742344SQ200480002583
公開日2006年3月1日 申請日期2004年1月21日 優(yōu)先權(quán)日2003年1月21日
發(fā)明者G·勒赫曼恩, N·羅布森 申請人:因芬尼昂技術(shù)股份公司