專利名稱：：半導(dǎo)體存儲設(shè)備的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及含有冗余卸放電路的半導(dǎo)體存儲設(shè)備。
背景技術(shù)：
：一般，例如靜態(tài)隨機(jī)存儲器(SRAM)和動態(tài)隨機(jī)存儲器(DRAM)的半導(dǎo)體存儲設(shè)備除了芯片上的普通存儲單元陣列外，還放置了冗余存儲單元陣列，以改進(jìn)它的成品率。當(dāng)在半導(dǎo)體存儲設(shè)備測試過程中確定在普通存儲單元陣列中存在有缺陷的存儲單元時(shí)，用冗余存儲單元替代有缺陷存儲單元。因此，將半導(dǎo)體存儲設(shè)備完善成無缺陷元件。即，執(zhí)行所謂冗余卸放。下面描述半導(dǎo)體存儲設(shè)備的先前技術(shù)。圖14是第一傳統(tǒng)實(shí)例的半導(dǎo)體存儲設(shè)備(SRAM)的配置圖。圖14中的半導(dǎo)體存儲設(shè)備含有存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電控制信號線驅(qū)動器4，位線預(yù)充電電路5，字線WL1和WL2，冗余字線RWL，位線對BL1，/BL1和BL2，/BL2，及位線預(yù)充電控制信號線PCGL。WLCG1到WLCG3和PCG分別指明字線控制信號和位線預(yù)充電控制信號，而“A”表示字線上的一個斷點(diǎn)。字線驅(qū)動器2是連接到相應(yīng)字線WL1和WL2的緩沖器，并待輸入的相應(yīng)字線控制信號WLCG1和WLCG2，分別經(jīng)相應(yīng)字線WL1和WL2傳輸?shù)酱鎯Ρ硢卧?。冗余字線驅(qū)動器3是連接到冗余字線RWL的緩沖器，并在字線WL1和WL2中存在缺陷等情況下，驅(qū)動器3將待輸入的字線控制信號WLCG3經(jīng)冗余字線RWL分別傳輸?shù)酱鎯卧?。位線預(yù)充電控制信號線驅(qū)動器4是連接到位線預(yù)充電控制信號線PCGL的緩沖器，將輸入的位線預(yù)充電控制信號PCG輸出到位線預(yù)充電控制信號線PCGL，并使位線預(yù)充電電路5激活或不激活。每個存儲單元1連接到字線(包括冗余字線)和一對位線。圖15是電路圖，示出存儲單元1的特定配置。在圖15中，Q1和Q2是存取晶體管，Q3和Q4是驅(qū)動晶體管，Q5和Q6是負(fù)載晶體管。WL是字線，BL和/BL是一對位線，而VDD是電源端。存取晶體管Q1和Q2的柵級端連接到字線WL或冗余字線RWL，其上的漏極端分別連接到位線對BL和/BL。驅(qū)動晶體管Q3和負(fù)載晶體管Q5構(gòu)成第一反相器，而驅(qū)動晶體管Q4和負(fù)載晶體管Q6構(gòu)成第二反相器。第一反相器的輸出端連接到第二反相器的輸入端，并且第二反相器的輸出端連接到第一反相器的輸入端，因此構(gòu)成一個閂鎖電路。閂鎖電路存儲和保持?jǐn)?shù)據(jù)。當(dāng)字線WL或RWL(包括冗余字線)變?yōu)镠電平(高電平)時(shí)，連接到該線的存儲單元1將存儲在那里的數(shù)據(jù)輸出到位線對BL和/BL，或接收經(jīng)位線對BL和/BL傳送的互補(bǔ)信號(數(shù)據(jù))輸入。圖16是電路，示出位線預(yù)充電電路5的特定配置。在圖16中，Q7和Q8是預(yù)充電晶體管，Q9是平衡晶體管，BL和/BL是一對位線，PCGL是位線預(yù)充電控制信號線，而VDD是電源端。預(yù)充電晶體管Q7，Q8和平衡晶體管Q9的每個柵級端連接到位線預(yù)充電控制信號線。預(yù)充電晶體管Q7和Q8的漏極端分別連接到位線對BL和/BL，而源極端連接到電源端VDD。平衡晶體管Q9的源極端和漏極端分別連接到位線對BL和/BL。當(dāng)位線預(yù)充電控制信號PCG為L電平時(shí)，位線預(yù)充電電路5變成激活狀態(tài)，并對位線對BL1，/BL1和BL2，/BL2進(jìn)行預(yù)充電。當(dāng)位線預(yù)充電控制信號PCG為H電平時(shí)，位線預(yù)充電電路5變成非激活，并變成高阻態(tài)。下面將描述這樣構(gòu)成的半導(dǎo)體存儲裝置的操作。首先，將解釋字線上未發(fā)生斷點(diǎn)A的情況。當(dāng)所有字線驅(qū)動器2和冗余字線驅(qū)動器3輸出L電平的字線控制信號WLCG1到WLCG3時(shí)，所有存儲單元1變成高阻狀態(tài)(不能進(jìn)行數(shù)據(jù)輸入/輸出的狀態(tài))。在那時(shí)，位線預(yù)充電控制信號PCG(位線預(yù)充電控制信號線驅(qū)動器4的輸出信號)變成L電平，位線預(yù)充電電路5變激活狀態(tài)。所有位線對BL和/BL由位線預(yù)充電5預(yù)充電到H電平(VDD電平)。接著，當(dāng)位線預(yù)充電控制信號PCG變成H電平時(shí)，位線預(yù)充電電路5變?yōu)榉羌せ顮顟B(tài)(高阻狀態(tài))。當(dāng)所有字線驅(qū)動器2和冗余字線驅(qū)動器3中的任何一個驅(qū)動器輸出H電平時(shí)，經(jīng)過字線WL或RWL輸入H電平的存儲單元1變?yōu)榧せ?能進(jìn)行數(shù)據(jù)讀或?qū)懖僮?。在接收到H電平的字線控制信號WLCG輸入的存儲單元1中，存取晶體管Q1和Q2的柵極打開，經(jīng)過連接到存取晶體管Q1和Q3的位線對BL和/BL，分別執(zhí)行將數(shù)據(jù)寫進(jìn)閂鎖電路Q3和Q4，或從閂鎖電路讀出數(shù)據(jù)的操作。當(dāng)完成存儲單元1的數(shù)據(jù)讀或?qū)懖僮鲿r(shí)，字線控制信號WLCG從H電平返回到L電平，存儲單元1變成高阻狀態(tài)。位線預(yù)充電控制信號PCG又變成L電平，位線預(yù)充電電路5激活。因此，位線對BL和/BL預(yù)充電到H電平。隨后，重復(fù)上述過程。接著描述字線上發(fā)生斷點(diǎn)A的情況。假定在圖14中如A所示點(diǎn)上發(fā)生斷點(diǎn)。即使字線驅(qū)動器2經(jīng)帶有斷點(diǎn)的字線WL1傳輸H電平的字線控制信號，不可能對連接到斷點(diǎn)A右邊字線WL1上的存儲單元進(jìn)行正常的讀和寫數(shù)據(jù)操作。在這樣一種情況中，通過主要依據(jù)下面敘述的方法執(zhí)行冗余卸放，實(shí)現(xiàn)一種無缺陷的半導(dǎo)體存儲設(shè)備。使有斷點(diǎn)的字線WL1變成L電平(使連接到字線WL1的字線驅(qū)動器2的輸入端連接到接地點(diǎn))并使連接到字線WL1的所有存儲單元1處于高阻狀態(tài)。使輸入到連接在字線WL1的字線驅(qū)動器2的字線控制信號WLCG輸入到冗余字線驅(qū)動器3。冗余字線驅(qū)動器3經(jīng)過冗余字線RWL將字線控制信號WLCG傳送到存儲單元1，由此，在連接到冗余字線RWL的存儲單元1內(nèi)進(jìn)行數(shù)據(jù)讀或?qū)懖僮?。通過用連接到冗余字線RWL的存儲單元替代連接到含有斷點(diǎn)的字線WL1上的存儲單元，半導(dǎo)體存儲設(shè)備能進(jìn)行正確的數(shù)據(jù)讀寫操作。然而，上述的傳統(tǒng)配置存在如下所述的問題。在圖14中，即使將連接到含有斷點(diǎn)的字線WL1的字線驅(qū)動器2的輸入端連接到接地點(diǎn)，斷點(diǎn)A右邊的字線WL1仍始終處于浮動狀態(tài)。在處于浮動態(tài)的字線WL1的電位等于或高于存儲單元1的存取晶體管Q1和Q2的柵極閥值電位的情況中，連接到斷點(diǎn)A右邊字線WL1的所有存儲單元1總是處在激活狀態(tài)(一直能進(jìn)行數(shù)據(jù)讀寫操作的狀態(tài))。即使用連接到冗余字線RWL上的存儲單元替代連接到含有斷點(diǎn)的字線WL1上的存儲單元，有一種可能連接到浮動態(tài)字線上的存儲單元1在存儲單元陣列中仍維持激活狀態(tài)。在正常字線而不是含有斷點(diǎn)的字線(圖14中的字線WL2或冗余字線RWL)變?yōu)镠電平的情況中，經(jīng)過位線對(圖14中的BL2和/BL2)，在連接到浮動態(tài)的位線并一直維持激活的存儲單元1與連接到正常字線并變?yōu)榧せ畹拇鎯卧?之間可能發(fā)生數(shù)據(jù)沖突。導(dǎo)致?lián)p壞連接到正常字線上的存儲單元1內(nèi)的數(shù)據(jù)。在位線預(yù)充電信號PCG變?yōu)長電平以及位線對預(yù)充電到H電平期間，會發(fā)生問題會有穿透電流(pass-throughcurrent)在連接到浮動態(tài)字線的存儲單元和位線預(yù)充電電路之間流動。當(dāng)字線上產(chǎn)生斷點(diǎn)時(shí)，并當(dāng)冗余字線上產(chǎn)生斷點(diǎn)時(shí)都會引起上述的問題。在未受理專利申請?zhí)?1-213690中描述的作為傳統(tǒng)實(shí)例的半導(dǎo)體存儲設(shè)備含有解決該問題的裝置。將部分地參考它的附圖及說明，描述未受理專利申請?zhí)?1-213690中描述的半導(dǎo)體存儲設(shè)備。圖17是第二個傳統(tǒng)實(shí)例的半導(dǎo)體存儲設(shè)備的配置圖。圖17示出存儲單元陣列30，備用存儲單元陣列31，行譯碼器32，備用行譯碼器33，列譯碼器34，輸入/輸出電路35。下拉電路36，靜態(tài)存儲單元20，備用靜態(tài)存儲單元21，NOR(或非門)電路22，一對輸入/輸出線23，列選擇門電路24，接地節(jié)點(diǎn)25，斷點(diǎn)26以及字線27間的寄生電容。下拉電路36包括多個N型MOS晶體管Q1到Qm，以將存儲單元陣列30中的字線WL1到WLm的電位下拉到地電位。分別相應(yīng)于多條字線WL1到WLm配置多個N型MOS晶體管Q1到Qm。N型MOS晶體管Q1到Qm中的每一個連接在相應(yīng)字線端點(diǎn)與接地節(jié)點(diǎn)25之間，并導(dǎo)通，以響應(yīng)從程序電路(未在圖17中示出)輸出的H電平備用允許信號NED。程序電路能編譯相應(yīng)于字線WL1到WLm的有缺陷字線的地址。當(dāng)從編址緩沖器(圖17中未示出)發(fā)送到行譯碼器32的行編址信號表示編碼地址時(shí)，程序電路產(chǎn)生H電平的備用允許信號NED。為響應(yīng)H電平的該備用允許信號NED，激活備用行譯碼器33，并使行譯碼器32非激活。然而，為了響應(yīng)H電平的備用允許信號NED，下拉電路36中的所有N型MOS晶體管Q1到Qm都導(dǎo)通，存儲單元陣列30內(nèi)的所有字線WL1到WLm都連接到接地節(jié)點(diǎn)25。由從編址緩沖器發(fā)送到行譯碼器32的行編址信號激活的字線不是有缺陷字線的情況中，備用允許信號NED變?yōu)長電平。當(dāng)備用允許信號NED變?yōu)長電平時(shí)，連接到H電平字線的靜態(tài)存儲單元20也導(dǎo)通(執(zhí)行正常的操作)。在圖17中，字線WL2(相應(yīng)于行址2)上存在斷點(diǎn)26。程序電路設(shè)置成當(dāng)輸出行址地2時(shí)，能使備用允許信號NED變成H電平。例如，當(dāng)備用字線WL1在行地址2時(shí)變成H電平時(shí)，用備用字線SWL1替代有缺陷字線WL。在第二傳統(tǒng)實(shí)例的半導(dǎo)體存儲設(shè)備中，當(dāng)作為字線WL2替代品的備用字線SWL1激活變?yōu)镠電平時(shí)，字線WL2的端點(diǎn)經(jīng)過N型MOS晶體管Q2連接到接地節(jié)點(diǎn)25。因此，遠(yuǎn)離字線WL2(圖17中斷點(diǎn)26右邊上的字線WL2)的行譯碼器32的那部分電位下拉到地電平。這樣，當(dāng)備用字線SWL1激活時(shí)，字線WL2決不會變成激活狀態(tài)，即未發(fā)生多重選擇。結(jié)果，能從連接到備用字線SWL1備用靜態(tài)存儲單元21中讀出正確數(shù)據(jù)。在第二個傳統(tǒng)實(shí)例的半導(dǎo)體存儲設(shè)備中，當(dāng)備用字線激活時(shí)，存儲單元陣列的字線WL1到WLm的電位由N型MOS晶體管Q1到Qm下拉。這防止用備用字線SWLj(1jp)替代的字線WLi(1im)變成浮動狀態(tài)，也防止同時(shí)發(fā)生選用的備用字線SWLj和替代字線WLi的多重選擇。然而，具有上述配置，當(dāng)選擇了一條字線而不是冗余字線(例如WL3)時(shí)，所有下拉晶體管Q1到Qm都處于非激活狀態(tài)。在由于外部效應(yīng)(例如由與其他信號的耦合電容產(chǎn)生的噪聲)使有缺陷的字線WL2的電位變成存儲單元的閥值或更大值時(shí)，會發(fā)生在上述傳統(tǒng)實(shí)例中的類似問題(能發(fā)生同時(shí)選擇字線WL2和WL3的多重選擇。因?yàn)閭溆迷试S信號的線繞電容和連接到備用允許信號的所有下拉晶體管Q1到Qm的柵極電容依據(jù)冗余字線的選擇或未選擇而進(jìn)行充電或放電，功耗就增加。本發(fā)明傾向于解決上述傳統(tǒng)問題并提供一種半導(dǎo)體存儲設(shè)備，該設(shè)備保證以較低功耗在有斷點(diǎn)的字線上的冗余卸放。在傳統(tǒng)半導(dǎo)體存儲裝置中，在位線對進(jìn)行預(yù)充電期間，會發(fā)生問題穿透電流在連接到有斷點(diǎn)字線的存儲單元和位線預(yù)充電電路之間流動。依據(jù)本發(fā)明，在位線對預(yù)充電期間，在連接到有斷點(diǎn)字線的存儲單元和位線預(yù)充電電路之間沒有穿透電流流動，這樣，提供一種保證以較低功耗在有斷點(diǎn)字線上進(jìn)行冗余卸放的半導(dǎo)體存儲裝置。
發(fā)明內(nèi)容為了解決上述問題，本發(fā)明具有下列配置。來自本發(fā)明一個方面的半導(dǎo)體存儲裝置包括大量字線，含有一條或多條冗余字線；大量的位線對；大量的存儲單元，連接到上述字線和上述位線；大量的字線驅(qū)動器，每個驅(qū)動器連接到上述字線的相應(yīng)的一個端點(diǎn)并由大量的字線控制信號控制；以及大量的第一字線控制電路，分別位于上述字線的另一端點(diǎn)，每個上述第一字線控制電路接收上述字線中相應(yīng)一條的信號電平，其中，在上述相應(yīng)字線的信號電平為第一種電平的情況中，每個上述第一字線控制電路切換為導(dǎo)電狀態(tài)，并將上述第一種電平信號輸出到上述相應(yīng)的字線，在第一種電平，連接到上述相應(yīng)字線的上述存儲單元中的相應(yīng)存儲單元變?yōu)楦咦锠顟B(tài)。而在上述相應(yīng)字線的信號電平是第二種電平的情況中，上述第一字線控制電路中的每一個切換成非導(dǎo)電狀態(tài)，在第二種電平，上述相應(yīng)存儲單元變成能進(jìn)行數(shù)據(jù)輸入/輸出的一種狀態(tài)。用上述配置，在字線上有斷點(diǎn)的情況下，本發(fā)明的半導(dǎo)體存儲裝置通過將由字線本身控制的字線控制電路連接到包括冗余字線的所有字線的遠(yuǎn)側(cè)端(與字線驅(qū)動器相連的連接端相對的端點(diǎn)，即另一末端)，能防止有斷點(diǎn)字線變成浮動狀態(tài)。這樣，能防止連接到有斷點(diǎn)字線的存儲單元數(shù)據(jù)與正常存儲單元數(shù)據(jù)之間經(jīng)位線對發(fā)生的沖突，并在位線對進(jìn)行預(yù)充電期間，能防止穿透電流在連接到有斷點(diǎn)字線的存儲單元和位線預(yù)充電電路之間流動。本發(fā)明實(shí)現(xiàn)了半導(dǎo)體存儲器裝置能可靠地執(zhí)行字線上斷點(diǎn)的冗余卸放。在傳統(tǒng)半導(dǎo)體存儲設(shè)備中，在字線激活期間，有斷點(diǎn)字線變成浮動狀態(tài)。因?yàn)樵诒景l(fā)明的半導(dǎo)體存儲設(shè)備中，有斷點(diǎn)字線不能變成浮動狀態(tài)，有可能更可靠地進(jìn)行冗余卸放。在傳統(tǒng)半導(dǎo)體器存儲裝置的下拉電路中，因?yàn)閭溆迷试S信號的線繞電容和連接到備用允許信號的所有下拉晶體管的柵極電容依據(jù)冗余字線的選擇或未選擇進(jìn)行充電或放電，功耗相應(yīng)大。因?yàn)榘凑毡景l(fā)明的半導(dǎo)體存儲設(shè)備的字線控制電路是如此地構(gòu)成能由字線本身進(jìn)行控制，就不需要含有考慮字線和其他信號的定時(shí)操作所需的電路，導(dǎo)致功耗更小。來自本發(fā)明另一方面的半導(dǎo)體存儲設(shè)備進(jìn)一步包括大量的第二種字線控制電路，分別位于不是上述字線兩個端點(diǎn)的其他點(diǎn)上，上述大量的第二種字線控制電路中的每個電路接收上述字線中相應(yīng)一條的信號電平，其中，在上述相應(yīng)字線的信號電平是第一種電平的情況中，上述第二種字線控制電路中的每個電路切換成導(dǎo)電狀態(tài)，并將上述第一種電平的信號輸出到上述相應(yīng)字線，在第一種電平，連接到上述相應(yīng)字線的上述存儲單元中相應(yīng)的存儲單元變成高阻狀態(tài)。并在上述相應(yīng)字線的信號電平是第二種電平的情況中，上述第二種字線控制電路中的每個電路切換到非導(dǎo)電狀態(tài)，在第二種電平，上述相應(yīng)存儲單元變成能進(jìn)行數(shù)據(jù)輸入/輸出的一種狀態(tài)。本發(fā)明的半導(dǎo)體存儲裝置通過將由字線本身控制的字線控制電路連接到包含冗余字線的所有字線的遠(yuǎn)側(cè)端(與字線驅(qū)動器相連的連接端相對的端點(diǎn)，即另一末端)以及連接到不是兩個末端的一個點(diǎn)或多個點(diǎn)，能防止含有多個斷點(diǎn)的字線變成浮動狀態(tài)。這樣，能防止連接到有斷點(diǎn)字線的存儲單元數(shù)據(jù)與正常存儲單元的數(shù)據(jù)之間經(jīng)位線對發(fā)生的沖突，并在位線對進(jìn)行預(yù)充電期間，能防止穿透電流在連接到有斷點(diǎn)字線的存儲單元和位線預(yù)充電電路之間流動。結(jié)果，有可能以較高概率進(jìn)行半導(dǎo)體存儲設(shè)備的有斷點(diǎn)字線的冗余卸放。在傳統(tǒng)半導(dǎo)體存儲設(shè)備中，在字線激活期間，有斷點(diǎn)的字線變成浮動狀態(tài)。因?yàn)樵诒景l(fā)明的半導(dǎo)體存儲設(shè)備中，有斷點(diǎn)的字線不能變成浮動狀態(tài)，有可能更可靠地進(jìn)行冗余卸放。在傳統(tǒng)半導(dǎo)體存儲設(shè)備的下拉電路中，因?yàn)閭溆迷试S信號的線繞電容和連接到備用允許信號的所有下拉晶體管的柵極電容依據(jù)冗余字線的選擇或未選擇進(jìn)行充電或放電，功耗相當(dāng)大。因?yàn)榘凑毡景l(fā)明的半導(dǎo)體存儲設(shè)備如此地構(gòu)成能由字線本身進(jìn)行控制，不需要含有考慮字線和其他信號定時(shí)操作所需的電路，導(dǎo)致功耗更小。此外，在來自本發(fā)明另一方面的半導(dǎo)體存儲裝置中，每個上述第一種字線控制電路包含反相器元件，該元件接收上述字線的信號電平輸入；以及第一字線控制元件，耦合到上述相應(yīng)的字線，該字線控制元件接收上述反相器元件的輸出信號。用低成本和小尺寸的電路配置，本發(fā)明實(shí)現(xiàn)了能防止有斷點(diǎn)字線變成浮動狀態(tài)的半導(dǎo)體存儲設(shè)備。此外，在來自本發(fā)明另一個方面的半導(dǎo)體存儲裝置中，每個上述第一種字線控制電路進(jìn)一步包括第二字線控制元件，當(dāng)輸入初始化時(shí)輸入的字線初始化信號時(shí)，該元件能切換成導(dǎo)電狀態(tài)并將上述信號的第一種電平輸出到上述相應(yīng)的字線，并當(dāng)沒有輸入上述的字線初始化信號時(shí)，切換到非導(dǎo)電狀態(tài)。本發(fā)明能實(shí)現(xiàn)這樣一種半導(dǎo)體存儲設(shè)備，能將部分有斷點(diǎn)的字線可靠地維持在非激活狀態(tài)(其上連接的存儲單元未導(dǎo)電的狀態(tài))，這有斷點(diǎn)的字線不能由字線驅(qū)動器控制。此外，在來自本發(fā)明另一方面的半導(dǎo)體存儲裝置中，每個上述第一字線控制元件由MOS晶體管構(gòu)成，該晶體管具有反相窄帶效應(yīng)。通過將含有反相窄帶效應(yīng)的MOS晶體管用作字線控制元件，能夠?qū)崿F(xiàn)這樣一種半導(dǎo)體存儲設(shè)備，能使連接到有斷點(diǎn)字線的字線控制電路在啟動等時(shí)可靠地運(yùn)行(字線肯定維持在非激活狀態(tài))。此外，在來自本發(fā)明另一方面的半導(dǎo)體存儲裝置中，每個上述第一種字線控制電路包括邏輯電路，接收表明是否進(jìn)行冗余卸放的冗余選擇信號的輸入和上述相應(yīng)字線的信號電平；以及第一字線控制元件，耦合到上述相應(yīng)的字線，該元件接收上述邏輯電路的輸出信號，其中，在上述冗余選擇信號表示在進(jìn)行冗余卸放以及上述相應(yīng)字線的信號電平是上述第一種電平的情況下，上述第一字線控制元件切換成導(dǎo)電狀態(tài)，并將上述第一種電平的信號輸出到上述相應(yīng)字線。并在上述冗余選擇信號表示未進(jìn)行冗余卸放或上述相應(yīng)字線的信號電平是上述第二種電平的情況下，上述第一字線控制元件切換成非導(dǎo)電狀態(tài)。在本發(fā)明的半導(dǎo)體存儲裝置中，在字線未發(fā)生斷點(diǎn)(沒有進(jìn)行冗余卸放)的情況下，字線控制電路中止它的操作。這使半導(dǎo)體存儲設(shè)備的功耗更小。此外，在來自本發(fā)明另一個方面的半導(dǎo)體存儲裝置中，每個上述第一種字線控制電路包括一個字線傳送元件，由表示冗余卸放是否進(jìn)行的冗余卸放的選擇信號控制，位于上述相應(yīng)字線和輸入/輸出端之間，該輸入/輸出端用于接收上述相應(yīng)字線的信號電平并將一個輸出信號輸出到上述相應(yīng)字線，其中，在上述冗余選擇信號表示在執(zhí)行冗余卸放的情況下，上述字線傳送元件切換到導(dǎo)電狀態(tài)，并將上述輸入/輸出端連接到上述相應(yīng)字線，并在上述冗余選擇信號表示未執(zhí)行冗余卸放的情況下，上述字線傳送元件切斷上述輸入/輸出端與上述相應(yīng)字線的連接。在本發(fā)明的半導(dǎo)體存儲設(shè)備中，由冗余選擇信號控制的字線傳送元件插進(jìn)字線控制電路中，并在字線未發(fā)生斷點(diǎn)的情況下(未執(zhí)行冗余卸放)，字線控制電路中止它的運(yùn)行。這使半導(dǎo)體存儲設(shè)備的功耗更小。此外，在來自本發(fā)明另一個方面的半導(dǎo)體存儲裝置中，通過用位于含有上述存儲單元的存儲單元陣列四周的虛擬存儲單元構(gòu)成上述大量的第一種字線控制電路。在本發(fā)明的半導(dǎo)體存儲設(shè)備中，用虛擬存儲單元構(gòu)成字線控制電路。能夠壓制半導(dǎo)體存儲設(shè)備的布線面積的增加。較佳地，通過僅改變布線層，而不修改半導(dǎo)體襯底的外形，用虛擬存儲單元的元件構(gòu)成字線控制電路。這不會破壞存儲單元陣列的加工定形。在來自本發(fā)明半另一方面的導(dǎo)體存儲器裝置中，上述第一字線控制元件的電流驅(qū)動能力小于上述字線驅(qū)動器中相應(yīng)一個驅(qū)動器的電流驅(qū)動能力。用這種配置，能夠?qū)崿F(xiàn)能保證有斷點(diǎn)字線的冗余卸放并能以低功耗地穩(wěn)定運(yùn)行的半導(dǎo)體存儲設(shè)備。特別在附加要得要求中闡明本發(fā)明的新穎功能。當(dāng)參考附圖，從詳細(xì)的描述中最能理解本發(fā)明的有關(guān)結(jié)構(gòu)和內(nèi)容，及其他目的，和功能。圖1是按照本發(fā)明的第一實(shí)施例的半導(dǎo)體存儲設(shè)備的配置圖；圖2是按照本發(fā)明的第二實(shí)施例的半導(dǎo)體存儲設(shè)備的配置圖；圖3是按照本發(fā)明的第三實(shí)施例的半導(dǎo)體存儲設(shè)備的配置圖；圖4是按照本發(fā)明的第四實(shí)施例的半導(dǎo)體存儲設(shè)備的配置圖；圖5是配置圖，示出按照本發(fā)明的第五實(shí)施例的半導(dǎo)體存儲設(shè)備的存儲單元陣列；圖6是特定電路配置的一個實(shí)例，在該電路配置中，用按照本發(fā)明的第五實(shí)施例的半導(dǎo)體存儲設(shè)備的虛擬存儲單元配置字線控制電路；圖7是特定電路配置的一個實(shí)例，在該電路配置中，用按照本發(fā)明的第五實(shí)施例的半導(dǎo)體存儲設(shè)備的虛擬存儲單元配置字線控制電路；圖8是特定電路配置的一個實(shí)例，在該電路配置中，用按照本發(fā)明的第五實(shí)施例的半導(dǎo)體存儲設(shè)備的虛擬存儲單元配置字線控制電路。圖9是特定電路配置的一個實(shí)例，在該電路配置中，用按照本發(fā)明的第五實(shí)施例的半導(dǎo)體存儲設(shè)備的虛擬存儲單元配置字線控制電路；圖10是按照本發(fā)明的第六實(shí)施例的半導(dǎo)體存儲設(shè)備的配置圖；圖11是按照本發(fā)明的第七實(shí)施例的半導(dǎo)體存儲設(shè)備的配置圖；圖12是按照本發(fā)明的第八實(shí)施例的半導(dǎo)體存儲設(shè)備的配置圖；圖13是按照本發(fā)明的第九實(shí)施例的半導(dǎo)體存儲設(shè)備的配置圖；圖14是第一傳統(tǒng)實(shí)例的半導(dǎo)體存儲設(shè)備的配置圖；圖15是存儲單元的特定電路配置圖；圖16是位線預(yù)充電電路的特定電路配置；圖17是第二傳統(tǒng)實(shí)例的半導(dǎo)體存儲設(shè)備的配置圖；部分或所有的附圖原理性畫出圖形表示，并應(yīng)當(dāng)認(rèn)為它們并不需要反映其上所示的相對尺寸和位置。具體實(shí)施例方式下面參考附圖描述實(shí)施例，這些實(shí)施例專門描述實(shí)現(xiàn)本發(fā)明的最佳方式?！秾?shí)施例1》圖1顯示按照本發(fā)明的第一實(shí)施例的半導(dǎo)體存儲設(shè)備(SRAM)的配置圖。圖1中所示的半導(dǎo)體存儲設(shè)備含有存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電控制信號線驅(qū)動器4，位線預(yù)充電電路5，字線控制電路6a，字線WL1和WL2，冗余字線RWL，位線對BL1，/BL1和BL2，/BL2，以及位線預(yù)充電控制信號線PCGL。字線控制電路6a含有反相器元件7和字線控制元件8。WLCG1到WLCG3和PCG分別指明字線控制信號和位線預(yù)充電控制信號，而“A”表示字線中的一個斷點(diǎn)。字線驅(qū)動器2是連接到相應(yīng)字線WL1，WL2的一個端點(diǎn)的緩沖器，并經(jīng)過相應(yīng)的字線WL1，WL2將輸入的相應(yīng)字線控制信號WLCG1，WLCG2傳送到相應(yīng)的存儲單元1。冗余字線驅(qū)動器3是連接到冗余字線RWL的一個端點(diǎn)的緩沖器，并經(jīng)該冗余字線RWL將待輸入的字線控制信號WLCG3傳送到相應(yīng)的存儲單元1。位線預(yù)充電控制信號線驅(qū)動器4是連接到位線預(yù)充電控制信號線PCGL的緩沖器，將輸入的位線預(yù)充電控制信號PCG輸出到位線預(yù)充電控制信號線PCGL，并使位線預(yù)充電電路5激活或非激活。每個存儲單元1連接到字線WL和RWL中的一條(包括一條冗余字線)和一對位線。字線控制電路6a分別連接到包括冗余字線的所有字線WL1，WL2和RWL的另一端點(diǎn)(與連接到字線驅(qū)動器2和冗余字線驅(qū)動器3的每條字線等的一端點(diǎn)相對的另一端點(diǎn)，即遠(yuǎn)側(cè)端)。每個字線控制電路6a包括反相器元件7和字線控制元件8(在本實(shí)施例中為N型MOS晶體管)。反相器元件7接收來自字線WL1，WL2和RWL的信號輸入并輸出反相的信號電平。字線控制元件8在其柵極端上接收反相器元件7的輸出信號。字線控制元件8的漏極端連接到字線WL1，WL2或RWL，而其上的源極端連接到接地點(diǎn)。字線控制元件8的驅(qū)動能力比字線驅(qū)動器2和冗余字線驅(qū)動器3的驅(qū)動能力小。圖15是電路圖，示出存儲單元1的特定配置，而圖16是視圖，示出位線預(yù)充電電路5的特定配置。該配置與傳統(tǒng)實(shí)例的配置相同，并因此省略了相關(guān)描述。下面描述按上面所述構(gòu)成的本實(shí)施例半導(dǎo)體存儲器的操作。首先，解釋字線上非發(fā)生斷點(diǎn)的情況。當(dāng)所有字線驅(qū)動器2和冗余字線驅(qū)動3輸出L電平的字線控制信號WLCG1到WLCG3時(shí)，字線WL1，WL2和冗余字線RWL變成L電平，并且連接到其上的每個反相器元件7的輸出信號變成H電平。在柵極端上接收反相器元件7的輸出信號(H電平)的字線控制元件8變成激活狀態(tài)(導(dǎo)電狀態(tài))。字線WL1，WL2和冗余字線RWL變成地電平(L電平)。因此，字線控制電路6a的操作沒有影響到字線驅(qū)動器2和冗余字線驅(qū)動器3的輸出信號。結(jié)果，所有存儲單元1變成高阻狀態(tài)(不能進(jìn)行數(shù)據(jù)輸入/輸出的狀態(tài))。接著，位線預(yù)充電控制信號PCG(位線預(yù)充電控制信號線驅(qū)動器4的輸出信號)變成L電平，而位線預(yù)充電電路5變成激活狀態(tài)。所有位線對BL和/BL都由位線預(yù)充電電路5充電到H電平(VDD電平)。接著，當(dāng)位線預(yù)充電控制信號PCG變成H電平時(shí)，所有位線預(yù)充電電路5變成非激活狀態(tài)(高阻狀態(tài))。當(dāng)所有字線驅(qū)動器2和冗余字線驅(qū)動器3中的任何一個驅(qū)動器輸出H電平時(shí)，經(jīng)過字線WL或RWL(包括冗余字線)接收H電平輸入的存儲單元1變成激活狀態(tài)(能執(zhí)行數(shù)據(jù)讀或?qū)?。這時(shí)，在連接到H電平的字線WL和冗余字線RWL中一條字線的控制電路6a中，輸入H電平的反相器元件7的輸出信號變成L電平，并且在其柵極端接收反相器元件7的輸出信號(L電平)的字線控制元件8變成非激活狀態(tài)(阻塞狀態(tài))。字線控制元件8沒有影響字線WL或RWL的H電平。因此，字線控制電路6a不會經(jīng)字線WL或RWL影響由激活的存儲單元1執(zhí)行的數(shù)據(jù)讀或?qū)懖僮?。在接收H電平的字線控制信號WLCG的存儲單元1中，存取晶體管Q1和Q2的柵極開啟，經(jīng)過連接到存取晶體管Q1和Q2的位線對BL和/BL分別對閂鎖電路Q3到Q6進(jìn)行數(shù)據(jù)讀或?qū)懖僮?。?dāng)完成對存儲單元1的數(shù)據(jù)讀或?qū)懖僮鲿r(shí)，字線控制信號從H電平變回L電平，并且所有存儲單元1變成非激活狀態(tài)(高阻狀態(tài))。在這時(shí)，在字線控制電路6a中，字線WL1，WL2和冗余字線RWL為L電平，并這樣，反相器元件7的輸出信號變成H電平。在其柵極端接收反相器元件7的輸出信號(H電平)的字線控制元件8變成非激活狀態(tài)(導(dǎo)電狀態(tài))。字線WL1，WL2和冗余字線RWL變成L電平。因此，字線控制電路6a的操作沒有影響字線驅(qū)動器2和冗余字線驅(qū)動器3的輸出信號。此外，位線充電控制信號PCG變成L電平，位線充電電路5變?yōu)榧せ顮顟B(tài)，并且所有的位線對BL，/BL預(yù)充電到H電平(VDD電平)。隨后，重復(fù)上述處理過程。如上所述，在字線無斷點(diǎn)的情況下，這個實(shí)施例的半導(dǎo)體存儲設(shè)備的操作基本上與傳統(tǒng)實(shí)例的操作相同。將描述字線上產(chǎn)生斷點(diǎn)A的情況。通過冗余卸放，用冗余字線RWL替代有斷點(diǎn)的字線(圖1的WL1)。使有斷點(diǎn)A的字線WL1變成L電平(連接到字線WL1的字線驅(qū)動器2的輸入端連接到接地點(diǎn))，因此連接到字線WL1的存儲單元1變成非激活狀態(tài)(高阻狀態(tài))。當(dāng)所有字線驅(qū)動器2和冗余字線驅(qū)動器3輸出L電平的字線控制信號WLCG1到WLCG3時(shí)，所有存儲單元1變成高阻狀態(tài)(不能進(jìn)行數(shù)據(jù)輸入/輸出操作的狀態(tài))。接著，位線預(yù)充電控制信號PCG(位線預(yù)充電控制信號線驅(qū)動器4的輸出信號)變成L電平，而位線預(yù)充電電路5變成激活狀態(tài)。所有位線對BL和/BL都由位線預(yù)充電電路5預(yù)充電到H電平(VDD電平)。接著，當(dāng)位線預(yù)充電控制信號PCG變成H電平時(shí)，所有位線預(yù)充電電路5變成非激活狀態(tài)(高阻狀態(tài))。當(dāng)所有字線驅(qū)動器2和冗余字線驅(qū)動3中的字線驅(qū)動器2或3中的任何一個驅(qū)動器輸出H電平時(shí)，經(jīng)過字線WL或RWLZ(包括冗余字線)接收H電平輸入的存儲單元1變成激活狀態(tài)(能進(jìn)行數(shù)據(jù)讀或?qū)懖僮?。在輸入H電平的字線控制信號的存儲單元1中，經(jīng)過位線對BL，/BL進(jìn)行數(shù)據(jù)讀或?qū)懖僮?。不帶斷點(diǎn)的字線WL或RWL(在圖1中，除斷點(diǎn)A右邊的部分字線WL外)執(zhí)行與上述的字線上沒有斷點(diǎn)的情況相同的操作。字線控制電路6a的操作沒有影響來自字線驅(qū)動器2和冗余字線驅(qū)動器3的輸出信號。如果在帶有斷點(diǎn)的字線WL1中不用字線控制電路6a，在斷點(diǎn)A右邊的部分字線WL1變成浮動狀態(tài)。按照本發(fā)明，字線控制電路6a將斷點(diǎn)A右邊的部分字線WL1鎖定在L電平。因此，斷點(diǎn)A右邊的部分字線WL1決不會變成浮動狀態(tài)。直到打開電源前，字線控制電路6a的所有節(jié)點(diǎn)都為L電平。在打開電源后，接收L電平輸入的反相器7的輸出信號變成H電平。在其柵極端接收反相器元件7的輸出信號(H電平)的字線控制元件8通過反相器元件7的輸出信號(H電平)變成激活狀態(tài)(導(dǎo)電狀態(tài))。字線控制元件8穩(wěn)定處在導(dǎo)電狀態(tài)。字線控制電路6a將斷點(diǎn)A右邊的部分字線WL1鎖定在L電平。如果將具有反相窄帶效應(yīng)的MOS晶體用作字線控制元件8，在打開電源后，由MOS晶體管的斷開漏電流使字線WL1的斷點(diǎn)A右邊節(jié)點(diǎn)更可靠地設(shè)置在L電平。(反相窄帶效應(yīng)是一種現(xiàn)象，在這種現(xiàn)象中，由于微型處理引起MOS晶體管的寬度尺寸變得很小，因此降低了MOS晶體管的閥值電壓，并增加了MOS晶體管寬度尺寸的每單位長度的漏極電流。因?yàn)镸OS晶體管的閥值電壓降低了，斷開時(shí)的漏電流增大了。依據(jù)測量數(shù)據(jù)，這種現(xiàn)象在使用0.10微米處理技術(shù)的寬度尺寸約為0.25微米或更小的MOS晶體管中變得更為顯著)。按照本發(fā)明，即使在字線WL1發(fā)生斷點(diǎn)A，僅連接到H電平的任何其他字線的存儲單元1的存取晶體管Q1和Q2導(dǎo)通，并通過連接到存取晶體管Q1和Q2的位線對BL和/BL分別對閂鎖電路Q3到Q6進(jìn)行數(shù)據(jù)讀或?qū)懖僮?存儲單元1為激活狀態(tài))。當(dāng)完成對存儲單元1的數(shù)據(jù)讀或?qū)懖僮鲿r(shí)，字線控制信號從H電平返回L電平，并且所有存儲單元1變成非激活狀態(tài)(高阻狀態(tài))。位線預(yù)充電控制信號PC又變成L電平，并且位線預(yù)充電電路5激活，因此，所有位線BL和/BL預(yù)充電到H電平(VDD電平)。在這時(shí)，不帶斷點(diǎn)的字線WL或RWL(在圖1中，除斷點(diǎn)A右邊的部分字線WL1外)執(zhí)行與上述字線無斷點(diǎn)的情況相同的操作。字線控制電路6a的操作不會影響來自字線驅(qū)動器2和冗余驅(qū)動器3的輸出信號。因?yàn)樽志€控制電路6a將斷點(diǎn)A右邊的部分字線WL1一直鎖定在L電平，斷點(diǎn)A右邊的部分字線WL1決不會變成浮動狀態(tài)。為了可靠地卸放字線上的斷點(diǎn)，在離連接到字線驅(qū)動器2或冗余字線驅(qū)動器3的相應(yīng)的字線一端的最遠(yuǎn)側(cè)端點(diǎn)(遠(yuǎn)側(cè)端或字線等的另一端)，將字線控制電路6a連接到包括冗余字線的所有字線。除非字線控制電路6a連接到字線或冗余字線的遠(yuǎn)側(cè)端，在與字線控制電路6a的連接點(diǎn)和字線或冗余字線的遠(yuǎn)側(cè)端間的字線上發(fā)生斷點(diǎn)的情況下，不可能卸放該半導(dǎo)體存儲設(shè)備。在圖1所示的半導(dǎo)體存儲設(shè)備中，在當(dāng)字線或冗余字線處于L電平時(shí)存儲單元激活的情況中，不用說通過用P型MOS晶體管替代由字線控制電路6a構(gòu)成的字線控制元件8并且將該晶體管的源極端接VDD，可以獲得相同的效果。為了便于解釋本發(fā)明的概念，雖然圖1的半導(dǎo)體存儲設(shè)備包括小量的存儲單元，字線驅(qū)動器，冗余字線驅(qū)動器，字線，冗余字線，位線對，字線控制電路等，每種元件數(shù)量可以很多(或無數(shù))，當(dāng)然不會改變效果。如上所述，在字線上發(fā)生斷點(diǎn)的情況下，通過將字線控制電路連接到包含冗余字線的所有字線的遠(yuǎn)側(cè)端(離字線驅(qū)動器連接端的最遠(yuǎn)點(diǎn))，可以防止帶有斷點(diǎn)的字線變成浮動狀態(tài)。由此，能避免連接到斷點(diǎn)字線的存儲單元和連接到正常字線的存儲單元之間經(jīng)位線對發(fā)生數(shù)據(jù)沖突，并在位線對預(yù)充電期間，能避免穿透電流在連接到斷點(diǎn)字線的存儲單元和位線預(yù)充電電路之間流動。這樣，能高可靠地卸放由斷點(diǎn)引起的字線缺陷。此外，與傳統(tǒng)實(shí)例相比，因?yàn)榘雽?dǎo)體裝置配置成，在字線激活期間能使斷點(diǎn)字線決不能變成浮動狀態(tài)，可以更可靠地實(shí)現(xiàn)冗余卸放。此外，因?yàn)樽志€控制電路如此地構(gòu)成，以使由字線本身控制，不需要構(gòu)成考慮字線和其他信號定時(shí)操作所需的電路，導(dǎo)致較低的功耗。此外，通過使用含有反相窄帶效應(yīng)的MOS晶體管作為字線控制元件，在啟動等時(shí)能操作連接到有斷點(diǎn)字線的字線控制電路。《實(shí)例2》圖2示出按照本發(fā)明的第二實(shí)施例的半導(dǎo)體存儲設(shè)備(SRAM)的配置圖。圖2所示的半導(dǎo)體存儲設(shè)備包括存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電控制信號線驅(qū)動器4。位線預(yù)充電電路5，字線控制電路6b，字線WL1和WL2，冗余字線RWL，位線對BL1，/BL1和BL2，/BL2，以及位線預(yù)充電控制信號線PCGL。字線控制電路6b含有反相器元件7和字線控制元件8，9。WLCG1到WLCG3，PCG和RESET分別指明字線控制信號，位線預(yù)充電控制信號，及字線初始化信號?！癆”表示字線中的一個斷點(diǎn)。圖15是電路圖，示出存儲單元1的特定配置，而圖16是視圖，示出位線預(yù)充電電路5的特定配置。這些配置與傳統(tǒng)實(shí)例的配置相同，并因此省略了相關(guān)描述。字線控制電路6b連接到所有字線WL1，WL2和冗余字線RWL的另一末端(與連接到字線驅(qū)動器2和冗余字線驅(qū)動器3的每條字線等的一個末端相對的末端，即，遠(yuǎn)側(cè)端)。這個實(shí)施例的半導(dǎo)體存儲設(shè)備的字線控制電路6b具有這樣一種配置，將字線控制元件9(這個實(shí)施例中為N型晶體管)添加到圖1所示第一實(shí)施例的半導(dǎo)體存儲設(shè)備的字線控制電路6a的元件上。字線控制元件9的漏極端連接到字線WL1，WL2或RWL，其源極端連接到接地點(diǎn)，而其上的柵極端由字線初始化信號RESET控制。字線控制元件9的電流驅(qū)動能力小于字線驅(qū)動器2和冗余字線驅(qū)動器3。下面將描述如上面所述構(gòu)成的這個實(shí)施例的半導(dǎo)體存儲設(shè)備的操作。當(dāng)字線初始化信號RESET為L電平時(shí)，由字線初始化信號RESET控制的所有字線控制元件9變成非激活狀態(tài)，并因此，顯然能執(zhí)行與第一實(shí)施例相同的操作。在這個實(shí)施例中，在打開電源和啟動正常操作期間(能執(zhí)行數(shù)據(jù)讀或?qū)懙臓顟B(tài))，至少有一次使字線初始化信號RESET處于H電平，由此激活字線控制元件9，以保證斷點(diǎn)A右邊的帶有斷點(diǎn)的部分字線WL1變成L電平。從打開電源到正常操作期間，通過字線控制元件9使斷點(diǎn)A右邊帶有斷點(diǎn)的部分字線WL1變成L電平。如同在第一實(shí)施例中所述的，這允許這部分字線一直穩(wěn)定地鎖定在L電平。這樣，斷點(diǎn)A右邊的部分字線WL1決不會變成浮動狀態(tài)。在半導(dǎo)體存儲設(shè)備(SRAM)內(nèi)可以產(chǎn)生字線初始化信號RESET。換句話說，它可以是從不是半導(dǎo)體存儲設(shè)備(SRAM)的任何裝置輸入的一個信號。如在第一實(shí)施例中所述的，為了可靠地卸放字線上的斷點(diǎn)，在遠(yuǎn)離連接到字線驅(qū)動器2和冗余字線驅(qū)動器3的相應(yīng)字線一個末端的最遠(yuǎn)末端(字線的遠(yuǎn)側(cè)端或另一端等)，將字線控制電路6b連接到包括冗余字線的所有字線。在圖2所示的半導(dǎo)體存儲設(shè)備中，在當(dāng)字線或冗余字線處于L電平時(shí)能激活存儲單元的配置中，用P型MOS晶體管替代構(gòu)成字線控制電路6b的字線控制元件8，9，并將該晶體管的源極端連接到VDD，由此，反相了字線初始化信號RESET的極性(在L電平激活字線控制元件9)。不必要說，這能實(shí)現(xiàn)相同的效果。為了便于解釋本發(fā)明的概念，雖然圖2的半導(dǎo)體存儲設(shè)備包括小量的存儲單元，字線驅(qū)動器，冗余字線驅(qū)動器，字線，冗余字線，位線對，字線控制電路等等，每個元件的數(shù)量可以很多(或無數(shù))，當(dāng)然，不會改變效果。如上面所述，在本實(shí)施例的半導(dǎo)體存儲設(shè)備中，能夠比第一實(shí)施例更可靠地運(yùn)行連接到有斷點(diǎn)字線(包括冗余字線)的字線控制電路。《實(shí)施例3》圖3顯示按照本發(fā)明的第三實(shí)施例的半導(dǎo)體存儲設(shè)備的配置圖。圖3所示半導(dǎo)體存儲設(shè)備包括存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電信號線驅(qū)動器4，位線預(yù)充電電路5，字線控制電路6c，字線WL1和WL2，冗余字線RWL，位線對BL1，/BL1和BL2，/BL2，以及位線預(yù)充電控制信號線PCGL。字線控制電路6c含有字線控制元件8，9和邏輯電路10。WLCG1到WLCG3，PCG，RESET及RED分別指明字線控制信號，位線預(yù)充電控制信號，字線初始化信號，及冗余選擇信號?！癆”表示字線上的一個斷點(diǎn)。圖15是電路圖，示出存儲單元1的特定配置，而圖16視圖，示出位線預(yù)充電電路5的特定配置。這種配置與傳統(tǒng)實(shí)例的配置相同，并因此省略相關(guān)描述。字線控制電路6c連接到所有字線WL1，WL2和冗余字線RWL的另一端(與連接到字線驅(qū)動器2和冗余字線驅(qū)動器3的每條字線等的一個末端的相對末端，即，遠(yuǎn)側(cè)端)。這個實(shí)施例的半導(dǎo)體存儲設(shè)備的字線控制電路6c含有這樣一種配置，在該配置中，用邏輯電路10(這個實(shí)施例中為或非門電路)替代第二實(shí)施例中的半導(dǎo)體存儲設(shè)備的字線控制電路6b中的反相器7，該邏輯電路10由冗余選擇信號RED控制。當(dāng)字線未發(fā)生斷點(diǎn)時(shí)，冗余選擇信號設(shè)置為H電平(未用冗余字線)，而當(dāng)字線上發(fā)生斷點(diǎn)時(shí)設(shè)置為L電平(使用冗余字線)。下面描述如同上面所述構(gòu)成的這個實(shí)施例半導(dǎo)體存儲設(shè)備的操作。在第一或第二個實(shí)施例中，不管在冗余字線RWL或字線WL上存在或不存在斷點(diǎn)，當(dāng)字線WL1，WL2和RWL中任一條字線電平變化時(shí)，反相器元件7的輸出電平也同時(shí)隨之改變。然而，在所有字線上未發(fā)生斷點(diǎn)的情況下，可容許字線控制元件8保持非激活狀態(tài)(斷開狀態(tài))。這樣，到字線控制元件8柵極端的輸入要求固定在L電平。在這個實(shí)施例中，由冗余選擇信號RED和邏輯電路10控制字線控制元件8。該冗余選擇信號RED在字線未發(fā)生斷點(diǎn)時(shí)輸出H電平(不使用冗余字線)而在字線上發(fā)生斷點(diǎn)時(shí)輸出L電平。邏輯電路10接收來自字線(包括冗余字線)的信號輸入。換句話說，因?yàn)樵谧志€未發(fā)生斷點(diǎn)的情況下冗余選擇信號RED輸出H電平，邏輯電路10(或非門電路)不管字線的輸入，一直輸出L電平。因此，所有字線控制元件8變成一直為非激活狀態(tài)，邏輯電路10的輸出到所有字線控制元件8的柵極端。因?yàn)樵谧志€上發(fā)生斷點(diǎn)情況下，冗余選擇信號RED輸出L電平，邏輯電路10起著反相器相同的功能，圖3所示這個實(shí)施例電路執(zhí)行與圖2所示第二實(shí)施例電路相同的操作。如第二實(shí)施例中所述的，字線初始化信號RESET可以在半導(dǎo)體存儲設(shè)備(SRAM)內(nèi)產(chǎn)生，或可以是從任何其他裝置輸入的，而不是從半導(dǎo)體存儲設(shè)備(SRAM)輸入的一個信號。類似于第二實(shí)施例，該實(shí)施例也含有能合并字線初始化信號RESET和字線控制元件9的配置。然而，沒有這些元件，該實(shí)施例還能獲得與第一實(shí)施例相同的效果。如第二實(shí)施例所述，為了可靠地卸放字線上的斷點(diǎn)，在離連接到字線驅(qū)動器2和冗余字線驅(qū)動器3的相應(yīng)字線一端的最遠(yuǎn)點(diǎn)(字線遠(yuǎn)側(cè)端)，將字線控制電路6c連接到包括冗余字線的所有字線。在圖3所示半導(dǎo)體存儲設(shè)備中，在當(dāng)字線或冗余字線為L電平時(shí)能激活存儲單元的配置中，字線控制電路6c內(nèi)的邏輯電路10(或非門電路)變成與非門電路(NAND)，使冗余選擇信號RED的極性反相，字線控制元件8，9由P型MOS晶體管替代，并將該晶體管的源極端連接到VDD，由此使字線初始化信號RESET(字線控制元件9在L電平時(shí)激活)的極性反相。不用說，這能實(shí)現(xiàn)相同的效果。為了便于解釋本發(fā)明的概念，雖然圖3的半導(dǎo)體裝置包括小量的存儲單元，字線驅(qū)動器，冗余字線驅(qū)動器，字線，冗余字線，位線對，字線控制電路等，每種部件的數(shù)量可以很多(或無數(shù))，當(dāng)然，不會改變效果。如上所述，在按照本發(fā)明的半導(dǎo)體存儲設(shè)備中，在字線上未發(fā)生斷點(diǎn)(未執(zhí)行冗余卸放)的情況下，通過用冗余選擇信號RED控制構(gòu)成字線控制電路6c的邏輯電路10，中止構(gòu)成字線控制電路6c的邏輯電路10的操作。這可防止在切換邏輯電路10及產(chǎn)生充電電流或放電電流時(shí)穿透電流的流動，導(dǎo)致半導(dǎo)體存儲裝置更低的功耗。《實(shí)施例4》圖4示出按照本發(fā)明的第四實(shí)施例半導(dǎo)體存儲設(shè)備的配置圖。圖4所示的半導(dǎo)體存儲設(shè)備包括存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電控制信號線驅(qū)動器4，位線預(yù)充電電路5，字線控制電路6d，字線WL1和WL2，冗余字線RWL，位線對BL1，/BL1和BL2，/BL2，以及位線預(yù)充電控制信號線PCGL。字線控制電路6d含有字線傳送元件11，反相器元件7和字線控制元件8，9。WLCG1到WLCG3，PCG，RESET，RED和/RED分別指明字線控制信號，位線預(yù)充電控制信號，字線初始化信號，冗余選擇信號和冗余選擇反相信號。“A”表示字線上的一個斷點(diǎn)。圖15是電路圖，示出存儲單元1的特定配置，而圖16是視圖，示出位線預(yù)充電電路5的特定配置。該配置與傳統(tǒng)實(shí)例相同，并因此省略相關(guān)描述。字線控制電路6d連接到所有字線WL1和WL2和冗余字線RWL的另一端(與連接到字線驅(qū)動器2和冗余字線驅(qū)動器3的每一條字線等一端的相對一端，即遠(yuǎn)側(cè)端)。這個實(shí)施例的半導(dǎo)體存儲設(shè)備的字線控制電路6d含有這樣一種配置，在該配置中，由冗余選擇信號RED和冗余選擇反相信號/RED控制的字線傳送元件11(在這個實(shí)施例中，是由N型MOS晶體管和P型MOS晶體管構(gòu)成的傳送門電路)，插在圖2所示的第二實(shí)施例半導(dǎo)體裝置的字線控制電路6d和字線(包括冗余字線)之間。由冗余選擇信號RED和冗余選擇反相信號/RED控制字線傳送元件11。在字線上未發(fā)生斷點(diǎn)的情況下，字余選擇信號RED變成H電平，冗余選擇反相信號/RED變成L電平，且字線傳送元件11變成阻塞狀態(tài)。在字線上發(fā)生斷點(diǎn)的情況下，冗余選擇信號RED變?yōu)長電平，冗余選擇反相信號/RED變?yōu)镠電平，且字線傳送元件11變?yōu)閷?dǎo)電狀態(tài)。下面將描述按上面所述構(gòu)成的這個實(shí)施例的半導(dǎo)體存儲設(shè)備的操作。如同第三實(shí)施例所述，在第一或第二實(shí)施例中，不管冗余字線RWL或字線WL上是否存在斷點(diǎn)，當(dāng)任何一條字線WL1，WL2和RWL上的電平改變時(shí)，反相器元件7的輸出電平也隨之一起改變。然而，在所有字線上未發(fā)生斷點(diǎn)的情況下，可容許字線控制電路總是維持非激活狀態(tài)(非運(yùn)行狀態(tài))。在該實(shí)施例中，該電路(圖4的字線控制電路6d)配置成通過將由冗余選擇信號RED和冗余選擇反相信號/RED控制的字線傳送元件11插在字線(包括冗余字線)和字線控制電路6b(圖2)之間，免得在未產(chǎn)生冗余卸放的情況下，將字線上的變化傳送到下一級的反相器元件7。在字線未發(fā)生斷點(diǎn)的情況下，冗余選擇信號RED輸出H電平，冗余選擇反相信號/RED輸出L電平，以阻塞字線傳送元件11。字線傳送元件11不將該信號從字線傳送到下一級的反相器元件7。在字線上發(fā)生斷點(diǎn)的情況下，冗余選擇信號RED輸出L電平，冗余選擇反相信號/RED輸出H電路，以使字線傳送元件導(dǎo)電。字線傳送元件11將該信號從字線實(shí)際上傳送到反相器元件7。換句話說，因?yàn)樵谧志€上未發(fā)生斷點(diǎn)的情況下阻塞了字線傳送元件11，下一級的反相器元件7變成非激活狀態(tài)(非運(yùn)行狀態(tài))。因?yàn)樵谧志€上發(fā)生斷點(diǎn)情況下，字線傳送元件11處于導(dǎo)電狀態(tài)，字線控制電路6d執(zhí)行與圖2所示的字線控制電路6b相同的操作，并且圖4所示的實(shí)施例的電路執(zhí)行與圖2所示第二實(shí)施例電路相同的操作。如同第二實(shí)施例所述，字線初始化信號RESET可在半導(dǎo)體存儲設(shè)備(SRAM)內(nèi)產(chǎn)生，或可以是從任何其他裝置輸入的，而不是從半導(dǎo)體存儲設(shè)備(SRAM)輸入的一個信號。類似于第一實(shí)施例，該實(shí)施例含有這樣一種配置，在該配置中，合并字線初始化信號RESET和字線控制元件9。然而，不用這些元件，這個實(shí)施例也能獲得與第一實(shí)施例相同的效果。如同第二實(shí)施例所述，為了可靠卸放字線上的斷點(diǎn)，在離連接到字線驅(qū)動器2和冗余字線驅(qū)動器3的相應(yīng)字線一端的最遠(yuǎn)點(diǎn)(字線等的遠(yuǎn)側(cè)端)，將字線控制電路6d連接到包括冗余字線的所有字線。在圖4所示半導(dǎo)體存儲設(shè)備中，在字線或冗余字線為L電平時(shí)能使存儲單元激活的這樣一種配置中，用P型MOS晶體和替代構(gòu)成字線控制電路6d的字線控制元件8，9，并將該晶體管的源極端連接到VDD。由此使字線初始化信號RESET的極性反相(字線控制元件9在L電平激活)。不用說，這可以實(shí)現(xiàn)相同效果。為了便于解釋本發(fā)明概念，雖然圖4的半導(dǎo)體存儲設(shè)備包括小量的存儲單元，字線驅(qū)動器，冗余字經(jīng)驅(qū)動器，字線，冗余字線，位線對，字線控制電路等，每個部件的數(shù)量可以很多(或無數(shù))，當(dāng)然，不會改變效果。如上所述，在按照本實(shí)施例的半導(dǎo)體存儲設(shè)備中，在字線上未發(fā)生斷點(diǎn)的情況下(未產(chǎn)生冗余卸放)，通過用冗余選擇信號RED和冗余選擇反相信號/RED控制構(gòu)成字線控制電路6d的字線傳送元件11，以使阻塞構(gòu)成字線控制電路6d的字線傳送元件11，中止反相器元件7的操作。這防止穿透電流在切換反相器元件7時(shí)的流動，并防止產(chǎn)生放電電流或充電電流，導(dǎo)致該半導(dǎo)體存儲設(shè)備更低的功耗?！秾?shí)施例5》圖5示出按照本發(fā)明的第五實(shí)施例的半導(dǎo)體存儲設(shè)備(SRAM)的配置圖。圖5所示的半導(dǎo)體存儲設(shè)備包括存儲單元1，虛擬存儲單元1d，字線驅(qū)動器2，冗余字線驅(qū)動器3，存儲單元陣列12，虛擬存儲單元陣列13，字線WL1和WL2，冗余字線RWL，位線對BL1，/BL1和BL2，/BL2，及虛擬位線對DBL1，/DBL1和DBL2，/DBL2(未示出位線預(yù)充電電路5等)。圖5中的存儲單元1和虛擬存儲單元1d的特定電路配置與圖15所示的相同。現(xiàn)在，在半導(dǎo)體存儲設(shè)備中，為了將存儲單元陣列的形狀可靠地定型成能更精密地進(jìn)行處理(P-60～P-61toprocesstheshapeofthememorycellarray12stableastheprocessbecomesmoreminute)，通常將虛擬存儲單元陣列13放置在存儲單元陣列12的四周。典型地，虛擬存儲單元13含有與存儲單元1相同的配置。僅將虛擬存儲單元1d放置在存儲單元陣列12的周圍。因?yàn)椴煌诖鎯卧?，虛擬存儲單元1d，不依賴于電路操作，不用于存儲和保持?jǐn)?shù)據(jù)。在這個實(shí)施例中，通過修改所有或部分虛擬存儲單元1d的電路配置實(shí)現(xiàn)字線控制電路6a到6d。在這個實(shí)施例中，通過僅修改虛擬存儲單元1d的布線層，實(shí)現(xiàn)字線控制電路。圖6示出第一實(shí)施例半導(dǎo)體存儲設(shè)備中的虛擬存儲單元的特定電路的一個實(shí)例。通過使用虛擬存儲單元1d實(shí)現(xiàn)字線控制電路6a。圖6示出存取晶體管Q2，驅(qū)動晶體管Q3，負(fù)載晶體管Q5，字線WL，虛擬位線對DBL，/DBL以及電源端VDD。分別起作一般存儲單元中的驅(qū)動晶體管和負(fù)載晶體管功能的Q4和Q6用作這個實(shí)施例存儲單元的反相器元件7。一般起作存取晶體管功能的Q1用作字線控制元件8。構(gòu)成反相器7的驅(qū)動晶體管Q4和負(fù)載晶體管Q6的柵極端連接到字線WL，并且反相器元件7的輸出連接到用作字線控制元件的存取晶體管Q1的柵極端。用作字線控制元件8的存取晶體管Q1的漏極端連接到接地點(diǎn)，而其上的源極端連接到字線WL。其他晶體管Q2，Q3和Q5中未用的每個柵極端連接到接地點(diǎn)，以便防止不需要的電流流動。通過使用虛擬存儲單元1d可構(gòu)成字線控制電路6a。圖6所示的配置只是一個實(shí)例，不必說，即虛擬存儲單元1d的晶體管Q1到Q6的連接途徑改變了，可以實(shí)現(xiàn)相同的配置。圖7示出第二實(shí)施例半導(dǎo)體存儲設(shè)備中的虛擬存儲單元的特定電路圖的一個實(shí)例。通過使用虛擬存儲單元1d實(shí)現(xiàn)字線控制電路6b。圖7示出驅(qū)動晶體管Q3，負(fù)載晶體管Q5，字線WL，虛擬位線對DBL，/DBL和電源端VDD。分別起作一般存儲單元中的驅(qū)動晶體管和負(fù)載晶體管功能的Q4和Q6用作這個實(shí)施例存儲單元中的反相器元件7。一般起著存取晶體管功能的Q1用作字線控制元件7。此外，一般起著存取晶體管功能的Q2用作字線控制元件9。用作反相器7的驅(qū)動晶體管Q4和負(fù)載晶體管Q6的柵極端連接到字線WL，并將反相器元件7的輸出連接到用作字線控制元件的存取晶體管Q1的柵極端。用作字線控制元件8的存取晶體管Q1的漏極端連接到接地點(diǎn)，并且其上的源極端連接到字線WL。字線初始化信號RESET輸入到用作字線控制元件9的存取晶體管Q2的柵極端。晶體管Q2的源極端連接到字線WL并將其上的漏極端連接到接地點(diǎn)。未用的其他晶體管Q3和Q5的每個柵極端連接到接地點(diǎn)，以便防止不需要的電流流動。通過用虛擬存儲單元1d構(gòu)成字線控制電路6b。圖7所示的配置只是一個實(shí)例，不用說，即使虛擬存儲單元1d中晶體管Q1到Q6的連接途徑改變了，還能實(shí)現(xiàn)相同的配置。圖8示出第三實(shí)施例的半導(dǎo)體存儲設(shè)備中的虛擬存儲單元的特定電路圖的一個實(shí)例。通過用虛擬存儲單元1d實(shí)現(xiàn)字線控制電路6c。圖8示出字線WL，虛擬位線對DBL，/DBL和電源端VDD。起著一般存儲單元中的驅(qū)動晶體管功能的Q3和Q4和起著一般存儲單元中的負(fù)載晶體管功能的Q5和Q6都用作這個實(shí)施例存儲單元中的邏輯電路10(或非門電路)。一般起著存取晶體管功能的Q1用作字線控制元件8，此外，一般起著存取晶體管功能的Q2用作字線控制元件9。驅(qū)動晶體管Q3和Q4及用作邏輯電路10(NOR電路)的負(fù)載晶體管Q5和Q6的一個輸入端(晶體管Q4和Q6的柵極端)連接到字線WL，而其他輸入端(晶體管Q3和Q5的柵極端)連接到冗余選擇信號RED。邏輯電路10的輸出連接到有作字線控制元件8的存取晶體管Q1的柵極端。用作字線控制元件8的存取晶體管Q5漏極端連接到接地點(diǎn)，而其上的源極端連接到字線WL。字線初始化信號RESET輸入到用作字線控制元件9的存取晶體管Q2的柵極端。存取晶體管Q2源極端連接到字線WL，而其上的漏極端連接到接地點(diǎn)。通過使用虛擬存儲單元1d構(gòu)成字線控制電路6c。圖8所示的配置只是一個實(shí)例，不用說，即使虛擬存儲單元1d內(nèi)的晶體管Q1到Q6的連接途徑改變了，還可以實(shí)現(xiàn)相同的配置。圖9示出第四實(shí)施例半導(dǎo)體存儲設(shè)備中的虛擬存儲單元的特定電路圖的一個實(shí)例。通過使用虛擬存儲單元1d實(shí)現(xiàn)字線控制電路6d。圖9示出字線WL，虛擬位線對DBL，/DBL和電源端VDD。分別起著一般存儲單元中的驅(qū)動晶體管和負(fù)載晶體管功能的Q4和Q6用作反相器元件7。一般起著存取晶體管功能的Q1用作字線控制元件8。此外，一般起著存取晶體管功能的Q2用作字線控制元件9。此外，分別一般起著驅(qū)動晶體管和負(fù)載晶體管功能的Q3和Q5用作字線傳送元件11。冗余選擇信號RED輸入到用作字線傳送元件11的驅(qū)動晶體管Q3和負(fù)載晶體管Q5的負(fù)載晶體管Q5的柵極端(由N型MOS晶體管和P型晶體管構(gòu)成的傳送門電路)，而冗余選擇反相信號/RED輸入到驅(qū)動晶體管Q3的柵極端。字線傳送元件11的一端(輸入端)連接到字線WL。字線傳送元件11的另一端(輸出端)連接到字線控制元件8，9的漏極端，并連接到用作反相器元件7的驅(qū)動晶體管Q4和負(fù)載晶體管Q6的柵極端。反相器元件7的輸出端是用作字線控制元件的Q1的柵極端。用作字線控制元件8的存取晶體管Q1的漏極端連接到接地點(diǎn)，而其上的源極端連接到字線傳送元件11的另一端。字線初始化信號RESET輸入到用作字線控制元件9的存取晶體管Q2的柵極端。存取晶體管Q2的源極端連接到字線傳送元件11的輸出端，而其上的漏極端連接到接地點(diǎn)。通過使用虛擬存儲單元1d可構(gòu)成字線控制電路6d。圖9所示配置只是一個實(shí)例，不用說，即使虛擬存儲單元1d的晶體管Q1到Q6的連接途徑改變了，還可以實(shí)現(xiàn)相同的配置。如同第一到第四實(shí)施例中所述，為了可靠地卸放字線上的斷點(diǎn)，希望使用位于離連接到字線驅(qū)動器2和冗余字線驅(qū)動器3的相應(yīng)字線一端的最遠(yuǎn)點(diǎn)(字線等遠(yuǎn)側(cè)端)的虛擬存儲單元1d。較佳地，通過僅改變布線層，不修改半導(dǎo)體襯底的外形，用虛擬存儲單元1d構(gòu)成字線控制電路6a到6d。即使通過使用構(gòu)成虛擬存儲單元1d的任何晶體管Q1到Q6構(gòu)成字線控制電路，不會損壞存儲單元陣列12的處理外形。通過利用構(gòu)成圖5虛擬存儲單元1d的晶體管構(gòu)成第一到第四實(shí)施例的字線控制電路6a到6d。能夠壓制半導(dǎo)體存儲設(shè)備的布線面積的增加?！秾?shí)施例6》圖10示出按照本發(fā)明的第六實(shí)施例的半導(dǎo)體存儲設(shè)備(SRAM)的配置圖。圖10所示半導(dǎo)體存儲設(shè)備含有存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電控制信號線驅(qū)動器4，位線預(yù)充電電路5，字線控制電路6a，字線WL1和WL2，冗余字線RWL，位線對BL1到BL4和/BL1到/BL4，以及位線預(yù)充電控制信號線PCGL。字線控制電路6a含有反相器元件7和字線控制元件8。WLCG1到WLCG3和PCB分別指明字線控制信號和位線預(yù)充電控制信號?！癆”和“B”表示同一條字線上的多個斷點(diǎn)。圖15是線路圖，示出存儲單元1的特定配置，而圖16是視圖，示出位線預(yù)充電電路5的特定配置。該配置與傳統(tǒng)實(shí)例的配置相同，并因此省略相關(guān)描述。這個實(shí)施例的半導(dǎo)體存儲設(shè)備含有與第一實(shí)施例類似的配置。雖然在第一實(shí)施例中，僅在離連接到字線驅(qū)動器2或冗余字線驅(qū)動器3的相應(yīng)字線一端的最遠(yuǎn)一點(diǎn)(遠(yuǎn)側(cè)端)，將字線控制電路6a連接到字線，在這個實(shí)施例中，在不是相應(yīng)字線兩端的任意點(diǎn)上，字線控制電路6a也可連接到字線(不是連接到字線驅(qū)動器和冗余字線驅(qū)動器的相應(yīng)字線的一端和另一端的任何一點(diǎn))。每個字線控制電路操作與第一實(shí)施例相同。下面描述按上面所述構(gòu)成的這個實(shí)施例的半導(dǎo)體存儲設(shè)備的操作。雖然第一實(shí)施例的配置能夠?qū)ぶ?address)同一字線上僅發(fā)生一個斷點(diǎn)(圖1中的A)的情況，它不能尋址如圖10所示的同一字線上發(fā)生多個斷點(diǎn)(A和B)的情況。即，在圖10中，假定字線控制電路6a未連接到位于任意點(diǎn)，而不在字線兩端的有斷點(diǎn)字線，斷點(diǎn)A和B之間的字線變?yōu)楦訝顟B(tài)。因?yàn)槟窃?，會引起下列問題在存儲單元的數(shù)據(jù)之間產(chǎn)生沖突，因此損壞連接到正常字線的存儲單元1內(nèi)的數(shù)據(jù)，并在位線對預(yù)充電期間，穿透電流在存儲單元和位線預(yù)充電電路之間流動。在這個實(shí)施例中，如圖10所示，通過將字線控制電路6a連接到包括冗余字線的所有字線的遠(yuǎn)側(cè)端(與連接到字線驅(qū)動器2和冗余字線驅(qū)動器3等的每條字線一端相對的一端)，并連接到不是所有字線兩端的任意點(diǎn)上，能夠解決上述問題。如圖10所示，這個實(shí)施例的半導(dǎo)體存儲設(shè)備具有能執(zhí)行同一字線上發(fā)生兩個或多個斷點(diǎn)情況的冗余卸放操作的配置。通過將字線控制電路6a連接到包括冗余字線的所有字線的遠(yuǎn)側(cè)端，并連接到不是字線兩端的多個點(diǎn)，當(dāng)同一條字線上發(fā)生兩個斷點(diǎn)或即使當(dāng)同一條字線上發(fā)生三個或更多個斷點(diǎn)時(shí)，能以更高的概率執(zhí)行冗余卸放操作。在圖10所示半導(dǎo)體存儲設(shè)備中，在當(dāng)字線或冗余字線為L電平時(shí)能激活存儲單元的配置中，用P型MOS晶體管替代字線控制電路6a的字線控制元件8，并將該晶體管的源極端連接到VDD。不用說，這能實(shí)現(xiàn)相同的效果。為了便于解釋本發(fā)明的概念，雖然圖10的半導(dǎo)體存儲設(shè)備包括小量的存儲單元，字線驅(qū)動器，冗余字線驅(qū)動器，字線，冗余字線，位線對，字線控制電路等，每種元件數(shù)量可以很多(或無數(shù))，當(dāng)然不會改變效果。如上所述，在按照本發(fā)明的半導(dǎo)體存儲設(shè)備中，通過將字線控制電路連接到包括冗余字線的所有字線的遠(yuǎn)側(cè)端，并連接到不是字線兩端的一個或多個點(diǎn)，可以防止下列問題連接到具有多個斷點(diǎn)的一條字線的存儲單元數(shù)據(jù)和連接到正常字線的存儲單元數(shù)據(jù)之間會通過位線對發(fā)生沖突，在位線對預(yù)充電期間，穿透電流會在連接到具有多個斷點(diǎn)的一條字線的存儲單元和位線預(yù)充電電路之間流動。此外，有可能改善可靠地執(zhí)行冗余卸放半導(dǎo)體存儲設(shè)備的字線上斷點(diǎn)的概率。此外，與傳統(tǒng)實(shí)例相比，因?yàn)檫@個實(shí)施例的半導(dǎo)體存儲設(shè)備這樣一種配置，在該配置中，激活字線時(shí)含有斷點(diǎn)的字線決不會變?yōu)榧訝顟B(tài)，能更可靠地進(jìn)行冗余卸放。而且，因?yàn)樽志€控制電路構(gòu)成能由字線本身進(jìn)行控制，不需要構(gòu)成考慮字線和其他信號的定時(shí)操作的所需電路，導(dǎo)致更低的功耗。此外，通過使用含有反相窄帶效應(yīng)的MOS晶體管作為字線控制元件，連接到有斷點(diǎn)字線的字線控制電路能在啟動等時(shí)可靠地運(yùn)行。通過將這個實(shí)施例的發(fā)明與第五實(shí)施例的發(fā)明組合在一起，并通過使用構(gòu)成虛擬存儲單元1d的晶體管(圖15中的Q1到Q6晶體管)構(gòu)成字線控制電路6a，能壓制半導(dǎo)體存儲設(shè)備的布線面積的增加?！秾?shí)施例7》圖11示出按照本發(fā)明第7實(shí)施例的半導(dǎo)體存儲設(shè)備(SRAM)的配置圖。圖11所示半導(dǎo)體存儲設(shè)備含有存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電控制信號線驅(qū)動器4，位線預(yù)充電電路5，字線控制電路6b，字線WL1和WL2，冗余字線RWL，位線對BL1到BL4和/BL1到BL4，以及位線預(yù)充電控制信號線PCGL。字線控制電路6b含有反相器元件7和字線控制元件8，9。WLCG1到WLCG3，PCG和RESET分別指明字線控制信號，位線預(yù)充電控制信號和字線初始化信號?！癆”和“B”表示同一條字線上的多個斷點(diǎn)。圖15是電路圖，示出存儲單元1的特定配置，而圖16是視圖，示出位線預(yù)充電電路5的特定配置。該配置與傳統(tǒng)實(shí)例相同，并因此省略相關(guān)描述。這個實(shí)施例的半導(dǎo)體存儲設(shè)備含有這樣一種配置，在該配置中，用字線控制電路6b(第二實(shí)施例)替代圖10所示第六實(shí)施例的半導(dǎo)體存儲設(shè)備的字線控制電路6a。雖然在第二實(shí)施例中，僅在離連接到字線驅(qū)動器2或冗余字線驅(qū)動器3的相應(yīng)字線一端的最遠(yuǎn)點(diǎn)(遠(yuǎn)側(cè)端)，將字線控制電路6b連接到字線，在這個實(shí)施例中，在不是離連接到字線驅(qū)動器2或冗余字線驅(qū)動器3的相應(yīng)一條字線一端的最遠(yuǎn)點(diǎn)的任何點(diǎn)(不是字線兩端點(diǎn)的任何點(diǎn))上，將字線控制電路6b連接到字線。每個字線控制電路6b的操作與第二實(shí)施例相同。下面描述按上面所述構(gòu)成的這個實(shí)施例的半導(dǎo)體存儲設(shè)備的操作。當(dāng)字線初始化信號RESET為L電平時(shí)，由字線初始化信號RESET控制的所有字線控制元件9變成非激活狀態(tài)，并因此，顯然能執(zhí)行與第一或第六實(shí)施例相同的操作。在這個實(shí)施例中，在打開電源和啟動正常操作間的期間內(nèi)，至少一次迫使字線初始化信號RESET變成H電平(在該狀態(tài)能進(jìn)行數(shù)據(jù)讀或?qū)懖僮?，由此激活字線控制元件9。在打開電源到正常運(yùn)行期間，通過字線控制元件9，確使斷點(diǎn)A和B之間帶有多個斷點(diǎn)的以及在斷點(diǎn)B右邊的部分字線WL1變?yōu)長電平。一旦斷點(diǎn)A和B之間以及斷點(diǎn)B右邊的部分字線WL1變?yōu)長電平，這些部分字線始終穩(wěn)定地鎖在L電平。這樣，斷點(diǎn)A和B之間以及斷點(diǎn)B右邊的部分字線WL1決不會變?yōu)楦訝顟B(tài)。字線初始化信號RESET可在半導(dǎo)體存儲設(shè)備(SRAM)內(nèi)產(chǎn)生。作為選擇，它可以是從任何其他設(shè)備輸入的，而不是從半導(dǎo)體存儲設(shè)備(SRAM)的輸入的一個信號。如圖11所示，這個實(shí)施例的半導(dǎo)體存儲設(shè)備具有這樣一種配置能在同一字線發(fā)生兩個斷點(diǎn)情況下執(zhí)行冗余卸放操作。通過將字線控制電路6b連接到包括冗余字線的所有字線的遠(yuǎn)側(cè)端，并連接到不是字線兩端的多個點(diǎn)上，當(dāng)同一字線上發(fā)生兩個斷點(diǎn)或即使在同一條字線上發(fā)生三個或更多個斷點(diǎn)時(shí)能夠高概率地進(jìn)行冗余卸放操作。在圖11所示半導(dǎo)體存儲設(shè)備中，在當(dāng)字線或冗余字線為L電平時(shí)能激活存儲單元的配置中，用P型MOS晶體管替代字線控制元件8，9，并將該晶體管的源極連接到VDD，由此，將字線初始化信號RESET的極性反相(在L電平激活字線控制元件9)。不用說，這能實(shí)現(xiàn)相同的效果。為了便于描述本發(fā)明的概念，雖然圖11的半導(dǎo)體存儲設(shè)備包括小量的存儲單元，字線驅(qū)動器，冗余字線驅(qū)動器，字線，冗余字線，位線對，字線控制電路等，每種部件的數(shù)量可以很多(或無數(shù))，當(dāng)然不會改變效果。如上面所述，在這個實(shí)施例的半導(dǎo)體存儲設(shè)備中，連接到有斷點(diǎn)字線的字線控制電路(包括冗余字線)能比第六實(shí)施例更可靠地運(yùn)行。通過將這個實(shí)施例的本發(fā)明與第五實(shí)施例組合在一起，并通過使用構(gòu)成虛擬存儲單元1d的晶體管(圖15中的Q1到Q6晶體管)構(gòu)成字線控制電路6b，可以壓制半導(dǎo)體存儲設(shè)備布線面積的增加?！秾?shí)施例8》圖12示出按照本發(fā)明第八實(shí)施例的半導(dǎo)體存儲設(shè)備的配置圖。圖12所示的半導(dǎo)體存儲設(shè)備含有存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電控制信號線驅(qū)動器4，位線預(yù)充電電路5，字線控制電路6c，字線WL1和WL2，冗余字線RWL，位線對BL1到BL4和/BL1到/BL4，以及位線預(yù)充電控制信號線PCGL。字線控制電路6c含有字線控制元件8，9和電路10。WLCG1到WLCG3，PCG，RESET和RED分別指明字線控制信號，位線預(yù)充電控制信號，字線初臺化信號和冗余選擇信號?！癆”和“B”表示同一字線的多個斷點(diǎn)。圖15是電路圖，示出存儲單元1的特定配置，而圖16是視圖，示出位線預(yù)充電電路5的特定配置。該配置與傳統(tǒng)實(shí)例相同，并因此省略了相關(guān)描述。這個實(shí)施例的半導(dǎo)體存儲設(shè)備含有這樣的配置，在該配置中，用字線控制電路6c(第三實(shí)施例)替代圖10所示第六實(shí)施例的半導(dǎo)體存儲設(shè)備的字線控制電路6a。雖然在第三實(shí)施例中，僅在離連接到字線驅(qū)動器2或冗余字線驅(qū)動器3的相應(yīng)字線一端的最遠(yuǎn)點(diǎn)上(遠(yuǎn)側(cè)端)，將字線控制電路6c連接到字線，在這個實(shí)施例中，在任何其他點(diǎn)上而不是離連接到字線驅(qū)動器或冗余字線驅(qū)動器的相應(yīng)字線一端的最遠(yuǎn)點(diǎn)(遠(yuǎn)側(cè)端)上，將字線控制電路6c連接到字線(字線上的任何點(diǎn)而不是兩個端點(diǎn)上)。每個字線控制電路6c的操作與第三實(shí)施例相同。下面描述按上面所述構(gòu)成的這個實(shí)施例的半導(dǎo)體存儲設(shè)備的操作。在第六或第七實(shí)施例中，不管在冗余字線RWL或字線WL上是否存在斷點(diǎn)，當(dāng)字線WL1，WL2和RWL任意一條字線上的電平改變時(shí)，反相器元件7的輸出電平也同時(shí)隨之改變。然而，在所有字線上未發(fā)生斷點(diǎn)的情況下，可容許字線控制元件8始終維持非激活狀態(tài)(阻塞狀態(tài))。這樣，對字線控制元件8的柵極端的輸入需要固定在L電平。在這個實(shí)施例中，由冗余選擇信號RED和邏輯電路10控制字線控制元件8。冗余選擇信號RED在字線上未發(fā)生斷點(diǎn)時(shí)，輸出H電平(不使用冗余字線)，并在字線上發(fā)生斷點(diǎn)時(shí)，輸出L電平。邏輯電路10接收來自字線(包括冗余字線)的信號輸入。換句話說，因?yàn)樵谧志€上未發(fā)生斷點(diǎn)情況下，冗余選擇信號RED輸出H電平，不管字線的輸入，邏輯電路10(NOR電路)始終輸出L電平。邏輯電路10的輸出輸入到所有字線控制元件8的柵極端，因此，所有字線控制元件8變成始終為非激活狀態(tài)。因?yàn)樵谧志€上發(fā)生斷點(diǎn)的情況下，冗余選擇信號RED輸出L電平，邏輯電路10扮演著與反相器相同的功能，并且圖12所示的這個實(shí)施例電路執(zhí)行與圖11所示的第七實(shí)施例電路相同的操作。如同第二或第七實(shí)施例中所描述，字線初始化信號RESET可以在半導(dǎo)體存儲設(shè)備(SRAM)內(nèi)產(chǎn)生，或可以是從任何其他裝置輸入的，而不是從半導(dǎo)體存儲設(shè)備(SRAM)輸入的一個信號。這個實(shí)施例具有這樣的配置，在該配置中，可以將在第二和第七實(shí)施例描述的字線初始信號RESET和字線控制元件9合并在一起。然而，不用這些元件，這個實(shí)施例可以獲得與第一和第六如圖12所示，這個實(shí)施例的半導(dǎo)體存儲設(shè)備具有這樣的配置，在同一條字線上發(fā)生兩個或多個斷點(diǎn)的情況下，能執(zhí)行冗余卸放操作。通過將字線控制電路6c連接到包括冗余字線的所有字線的遠(yuǎn)側(cè)端，并連接到不是字線兩端點(diǎn)的其他多點(diǎn)上，當(dāng)同一條字線發(fā)生兩個斷點(diǎn)或即使當(dāng)同一條字線發(fā)生三個或更多個斷點(diǎn)時(shí)，能高概率地執(zhí)行冗余卸放操作。在圖12所示半導(dǎo)體存儲設(shè)備中，在當(dāng)字線或冗余字線為L電平時(shí)能激活存儲單元的配置中，用NAND(與非門)電路替代字線控制電路6c中的邏輯電路10(NOR電路)，使冗余選擇信號RED的極性反相，用P型MOS晶體管替代字線控制元件8，9，并將該晶體管的源極端連接到VDD，由此使字線初始化信號RESET的極性(字線控制元件9在L電平時(shí)激活)反相。不用說，這可以實(shí)現(xiàn)相同的效果。為便于解釋本發(fā)明的概念，雖然圖12的半導(dǎo)體存儲設(shè)備含有小量存儲單元，字線驅(qū)動器，冗余字線驅(qū)動器，字線，冗余字線，位線對，字線控制電路等，每種部件的數(shù)量可以很大(或無數(shù))，當(dāng)然不會改變效果。如上所述，在按照本實(shí)施例的半導(dǎo)體存儲設(shè)備中，在字線上未發(fā)生斷點(diǎn)的情況下(未產(chǎn)生冗余卸放)，通過用冗余選擇信號RED控制構(gòu)成字線控制電路6c的邏輯電路10，中止構(gòu)成字線控制電路6c的邏輯電路10的操作。這防止在邏輯電路10切換時(shí)有穿透電流流動，或防止產(chǎn)生充電或放電電流，導(dǎo)致半導(dǎo)體存儲設(shè)備更低的功耗。通過將這個實(shí)施例的發(fā)明與和五實(shí)施例的發(fā)明組合在一起，并通過利用構(gòu)成虛擬存儲單元1d的晶體管(圖15中的Q1到Q6晶體管)構(gòu)成字線控制電路6c，能夠壓制半導(dǎo)體存儲設(shè)備的布線面積的增加?！秾?shí)施例9》圖13示出按照本發(fā)明第九實(shí)施例的半導(dǎo)體存儲設(shè)備(SRAM)的配置圖。圖13所示的半導(dǎo)體存儲設(shè)備中含有存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電控制信號線驅(qū)動器4，位線預(yù)充電電路5，字線控制電路6d，字線WL1和WL2，冗余字線RWL，位線對BL1到BL4和/BL1到/BL4，以及位線預(yù)充電控制信號線PCGL。字線控制電路6d含有反相器元件7，字線控制元件8，9和字線傳送元件11。WLCG1到WLCG3，PCG，RESET，RED和/RED分別指明字線控制信號，位線預(yù)充電控制信號，字線初始化信號，冗余選擇信號和冗余選擇反相信號?！癆”和“B”表示同一字線內(nèi)的多個斷點(diǎn)。圖15是電路圖，示出存儲單元1的特定配置，而圖16是視圖，示出位線預(yù)充電電路5的特定配置。該配置與傳統(tǒng)實(shí)例相同，并因此省略了相關(guān)描述。這個實(shí)施例的半導(dǎo)體存儲設(shè)備含有這樣的配置，在該配置中，用字線控制電路6d(第四實(shí)施例)替代圖10所示第六實(shí)施例的半導(dǎo)體存儲設(shè)備的字線控制電路6a。雖然在第四實(shí)施例中，僅在連接到字線驅(qū)動器2或冗余字線驅(qū)動器3的相應(yīng)字線一端的最遠(yuǎn)點(diǎn)(遠(yuǎn)側(cè)端)，將字線控制電路6d連接到字線，在這個實(shí)施例中，在任何其他點(diǎn)上，而不是離連接到字線驅(qū)動器或冗余字線驅(qū)動器的相應(yīng)字線一端的最遠(yuǎn)點(diǎn)(遠(yuǎn)側(cè)端)上，將字線控制電路6d連接到字線(字線上的任何點(diǎn)而不是兩個端點(diǎn)上)。每個字線控制電路6d的操作與第四實(shí)施例相同。下面描述按上面所述構(gòu)成的這個實(shí)施例的半導(dǎo)體存儲設(shè)備的操作。如同第八實(shí)施例所述的，在第六或第七實(shí)施例中，不管在冗余字線RWL或字線WL上是否存在斷點(diǎn)，當(dāng)字線WL1，WL2和RWL中任意一條上的電平改變時(shí)，反相器元件7的輸出電平也同時(shí)隨之改變。然而，在所有字線上未發(fā)生斷點(diǎn)的情況下，可容許字線控制元件8始終維持非激活狀態(tài)(阻塞狀態(tài))。這樣，在這個實(shí)施例中，將該電路(圖13中的字線控制電路6d)配置成在未發(fā)生冗余卸放的情況下，通過將由冗余選擇信號RED和冗余選擇反相信號/RED(在這個實(shí)施例中，是由N型MOS晶體管和P型MOS晶體管構(gòu)成的傳送門)控制的字線傳送元件11插入字線(包括冗余字線)和字線控制電路6b(圖11)之間，以使不能將字線上的變化傳送到下一級的反相器元件7。當(dāng)字線上未發(fā)生斷點(diǎn)時(shí)，冗余選擇信號RED輸出H電平，而冗余選擇反相信號/RED輸出L電平，以阻塞字線傳送元件11。字線傳送元件11不將來自字線的信號傳送給下一級的反相器元件7。在字線上發(fā)生斷點(diǎn)情況下，冗余選擇信號RED輸出L電平，而冗余選擇反相信號/RED輸出H電平，以使字線傳送元件11導(dǎo)電。字線傳送元件11將來自字線的信號實(shí)際上傳送給下一級的反相器元件7。換句話說，因?yàn)樵谧志€上未發(fā)生斷點(diǎn)情況下，阻塞了字線傳送元件11，下一級的反相器元件7變成非激活狀態(tài)(非操作狀態(tài))。因?yàn)樵谧志€上發(fā)生斷點(diǎn)的情況下，字線傳送元件11為導(dǎo)電狀態(tài)，字線控制電路6d執(zhí)行與圖11所示字線控制電路6b相同的操作，而圖13所示的這個實(shí)施例的電路執(zhí)行與圖11所示第七實(shí)施例電路相同的操作。如第二或第七實(shí)施例中所述的，字線初始化信號RESET可以在半導(dǎo)體存儲設(shè)備內(nèi)產(chǎn)生，或可以是從任何其他裝置輸入的，而不是從半導(dǎo)體存儲設(shè)備(SRAM)輸入的一個信號。這個實(shí)施例含有這樣的配置，在該配置中，可以合并第二和第七實(shí)施例中描述的字線初始化信號RESET和字線控制元件9。然而不用這些元件，這個實(shí)施例可以獲得與第一和第六實(shí)施例相同的效果。如圖13所示，這個實(shí)施例的半導(dǎo)體存儲設(shè)備具有這樣的配置，在同一字線上發(fā)生兩個斷點(diǎn)的情況下，能執(zhí)行冗余卸放操作。通過將字線控制電路6d連接到包括冗余字線的所有字線的遠(yuǎn)側(cè)端，并連接到不是字線兩端點(diǎn)的其他多點(diǎn)上，當(dāng)同一條字線發(fā)生兩個斷點(diǎn)或即使在同一條字線發(fā)生三個或更多個斷點(diǎn)時(shí)，能高概率地執(zhí)行冗余卸放操作。在圖13所示半導(dǎo)體存儲設(shè)備中，在當(dāng)字線或冗余字線為L電平時(shí)能激活存儲單元的配置中，用P型MOS晶體管替代構(gòu)成字線控制電路6d的字線控制元件8，9，并將該晶體管的源極端連接到VDD，由此使字線初始化信號RESET的極性(字線控制元件9在L電平時(shí)激活)反相。不用說，這可以實(shí)現(xiàn)相同的效果。為便于解釋本發(fā)明的概念，雖然圖13的半導(dǎo)體存儲設(shè)備含有小量存儲單元，字線驅(qū)動器，冗余字線驅(qū)動器，字線，冗余字線，位線對，字線控制電路等，每種部件的數(shù)量可以很大(或無數(shù))，當(dāng)然不會改變效果。如上所述，在按照本實(shí)施例的半導(dǎo)體存儲設(shè)備中，在字線上未發(fā)生斷點(diǎn)的情況下(未進(jìn)行冗余卸放)，通過用冗余選擇信號RED和冗余選擇反相信號/RED控制構(gòu)成字線控制電路6d的字線傳送元件11，中止構(gòu)成字線控制電路6d的字線傳送元件11的操作。結(jié)果，中止了下一級反相器元件11的操作，并防止在反相器元件7切換時(shí)有穿透電流流動，或防止產(chǎn)生充電或放電電流，導(dǎo)致半導(dǎo)體存儲設(shè)備更低的功耗。通過將這個實(shí)施例的發(fā)明與和第五實(shí)施例的發(fā)明組合在一起，并通過利用構(gòu)成虛擬存儲單元1d的晶體管(圖15中的Q1到Q6晶體管)構(gòu)成字線控制電路6d，能夠壓制半導(dǎo)體存儲設(shè)備的布線面積的增加。如上所述，在按照本實(shí)施例的半導(dǎo)體存儲設(shè)備中，通過將由字線本身控制的字線控制電路連接到包括冗余字線的所有字線的遠(yuǎn)側(cè)端，能防止下列問題經(jīng)過位線對在連接到帶有多個斷點(diǎn)的字線的存儲單元數(shù)據(jù)和連接到正常字線的存儲單元數(shù)據(jù)之間發(fā)生沖突，并在位線對在預(yù)充電期間，穿透電流在連接到帶有多個斷點(diǎn)的字線的存儲單元和位線預(yù)充電電路之間流動。此外，有可能改善可靠地進(jìn)行冗余卸放半導(dǎo)體存儲設(shè)備字線上斷點(diǎn)的概率(probability)。此外，與傳統(tǒng)實(shí)例相比，因?yàn)樵搶?shí)施例的半導(dǎo)體存儲設(shè)備具有這樣一種配置，在該配置中，當(dāng)字線激活時(shí)，帶有斷點(diǎn)的字線決不能變成浮動狀態(tài)，能更可靠地進(jìn)行冗余卸放。而且，因?yàn)樽志€控制電路構(gòu)成能由字線本身控制，就不需要構(gòu)成考慮字線和其他信號的定時(shí)操作所需的電路。此外，在本實(shí)施例的半導(dǎo)體存儲設(shè)備中，通過將由字線本身控制的字線控制電路連接到包括冗余字線的所有字線的遠(yuǎn)側(cè)端，并連接到不是字線兩端點(diǎn)的一個或多個點(diǎn)上，能以較高概率地防止帶有多個斷點(diǎn)的一條字線變成浮動狀態(tài)。此外，通過將具有反相窄帶效應(yīng)的MOS晶體管用作字線控制元件，在啟動等時(shí)，連接到有斷點(diǎn)字線的字線控制電路能可靠地運(yùn)行。此外，通過將由字線初始化信號控制的字線控制元件添加到字線控制電路，在啟動等時(shí)，連接到有斷點(diǎn)字線的字線控制電路能可靠地運(yùn)行。此外，通過構(gòu)成由字線控制電路中的冗余選擇信號控制的邏輯電路，在字線上沒有斷點(diǎn)的情況下能夠中止字線控制電路的操作，導(dǎo)致半導(dǎo)體存儲設(shè)備更低的功耗。此外，通過構(gòu)成由字線控制電路中的冗余選擇信號控制的字線傳送元件，在字線上沒有斷點(diǎn)的情況下能夠中止字線控制電路的操作，導(dǎo)致半導(dǎo)體存儲設(shè)備更低的功耗。此外，通過用虛擬存儲單元構(gòu)成字線控制電路，能夠壓制半導(dǎo)體存儲設(shè)備的布線面積的增加。雖然相當(dāng)詳細(xì)地描述了本發(fā)明的較佳實(shí)施例，應(yīng)當(dāng)理解在這兒要權(quán)利要求所述范疇和精神內(nèi)，可以按與這特定描述不同的方式實(shí)現(xiàn)本發(fā)明，可以在排列和細(xì)節(jié)上修改本發(fā)明，并沒有背離本發(fā)明范疇和精神。權(quán)利要求1.一種半導(dǎo)體存儲設(shè)備，其特征在于，包括大量的字線，含有一條或多條冗余字線；大量的位線對；大量的存儲單元，連接到所述字線和所述位線對；大量的字線驅(qū)動器，每個驅(qū)動器連接到每條所述字線的一個端點(diǎn)，并由大量的字線控制信號控制；及大量的第一字線控制電路，分別位于所述字線的所述另一端點(diǎn)，每個所述第一字線控制電路接收所述字線中相應(yīng)一條的信號電平，其中在所述相應(yīng)字線的所述電平為第一種電平情況下，每個所述第一字線控制電路切換成導(dǎo)電狀態(tài)，并將所述第一電平的信號輸出到所述相應(yīng)字線，在所述第一種電平，連接到所述相應(yīng)字線的所述存儲單元中相應(yīng)的存儲單元變成高阻狀態(tài)，及在所述相應(yīng)字線的所述信號電平為第二種電平的情況下，每個所述第一字線控制電路切換成非導(dǎo)電狀態(tài)，在所述第二種電平，所述相應(yīng)存儲單元變成能執(zhí)行數(shù)據(jù)輸入/輸出的一種狀態(tài)。2.按照權(quán)利要求1所述半導(dǎo)體存儲設(shè)備，其特征在于，進(jìn)一步包括大量的第二字線控制電路，分別位于非所述字線兩端的其他點(diǎn)上，每個所述第二字線控制電路接收所述字線中相應(yīng)一條的信號電平，其中在所述相應(yīng)字線的所述信號電平為第一種電平的情況下，每個所述第二字線控制電路切換成導(dǎo)電狀態(tài)，并將所述第一種電平的信號輸出到所述相應(yīng)字線，在所述第二種電平，連接到所述相應(yīng)字線的所述存儲單元中相應(yīng)存儲單元變成高阻狀態(tài)，及在所述相應(yīng)字線的所述信號電平為第二種電平的情況下，每個所述多個第二字線控制電路切換成非導(dǎo)電狀態(tài)，在所述第二種電平，所述相應(yīng)存儲單元變成能執(zhí)行數(shù)據(jù)輸入/輸出的一種狀態(tài)。3.按照權(quán)利要求1所述的半導(dǎo)體存儲設(shè)備，其特征在于，每個所述第一字線控制電路包括反相器元件，接收所述字線的所述信號電平的輸入；及第一字線控制元件，連接到所述相應(yīng)字線，所述第一字線控制元件接收所述反相器元件的輸出信號。4.按照權(quán)利要求3所述半導(dǎo)體存儲設(shè)備，其特征在于，每個所述第一字線控制電路進(jìn)一步包括第二字線控制元件當(dāng)輸入在初始化時(shí)輸入的字線初始化信號時(shí)，切換到導(dǎo)電狀態(tài)，并將信號的所述第一種電平輸出到所述相應(yīng)字線，及當(dāng)沒有輸入所述字線初始化信號時(shí)，切換到非導(dǎo)電狀態(tài)。5.按照權(quán)利要求3所述半導(dǎo)體存儲設(shè)備，其特征在于，每個所述第一字線控制元件是由具有反相窄帶效應(yīng)的MOS晶體管構(gòu)成。6.按照權(quán)利要求1所述半導(dǎo)體存儲設(shè)備，其特征在于，每個所述多個第一字線控制電路包括邏輯電路，接收表示字余卸放是否進(jìn)行的冗余選擇信號輸入和所述相應(yīng)字線的所述信號電平；及第一字線控制元件，耦合到所述相應(yīng)字線，接收所述邏輯電路的輸出信號，其中在所述冗余選擇信號表示執(zhí)行冗余卸放以及所述相應(yīng)字線的所述信號電平是所述第一種電平的情況下，所述第一字線控制元件切換成導(dǎo)電狀態(tài)，并將所述第一電平的信號輸出所述相應(yīng)字線，及在所述冗余選擇信號表示沒有執(zhí)行冗余卸放或所述相應(yīng)字線的所述信號電平是所述第二種電平的情況下，所述第一字線控制元件切換成非導(dǎo)電狀態(tài)。7.按照權(quán)利要求1所述半導(dǎo)體存儲設(shè)備，其特征在于，每個所述第一字線控制電路包括字線傳送元件，由表示是否執(zhí)行冗余卸放的冗余選擇信號控制，位于所述相應(yīng)字線和一個輸入/輸出端之間，所述輸入/輸出端用于接收所述相應(yīng)字線的所述信號電平，并將一個輸出信號輸出到所述相應(yīng)字線，其中在所述冗余選擇信號表示執(zhí)行冗余卸放的情況下，所述字線傳送元件切換成導(dǎo)電狀態(tài)，并將所述輸入/輸出端連接到所述相應(yīng)字線，及在所述冗余選擇信號表示沒有執(zhí)行冗余卸放的情況下，所述字線傳送元件斷開所述輸入/輸出端與所述相應(yīng)字線的連接。8.按照權(quán)利要求1所述半導(dǎo)體存儲設(shè)備，其特征在于，采用位于構(gòu)成所述大量存儲單元的存儲單元陣列周圍的虛擬存儲單元元件構(gòu)成所述大量的第一字線控制電路。9.按照權(quán)利要求3所述半導(dǎo)體存儲設(shè)備，其特征在于，所述第一字線控制元件的電流驅(qū)動能力小于相應(yīng)的所述字線驅(qū)動器的電流驅(qū)動能力。全文摘要半導(dǎo)體存儲裝置包括大量字線，含有一條或多條冗余字線；大量的位線對；大量的存儲單元，連接到上述字線和上述位線；大量的字線驅(qū)動器，每個驅(qū)動器連接到上述字線的相應(yīng)的一個端點(diǎn)并由大量的字線控制信號控制；以及大量的第一字線控制電路，分別位于上述字線的另一端點(diǎn)，每個上述第一字線控制電路接收上述字線中相應(yīng)一條的信號電平，其中，在上述相應(yīng)字線的信號電平為第一種電平的情況中，每個上述第一字線控制電路切換為導(dǎo)電狀態(tài)，并將上述第一種電平信號輸出到上述相應(yīng)的字線，在第一種電平，連接到上述相應(yīng)字線的上述存儲單元中的相應(yīng)存儲單元變?yōu)楦咦锠顟B(tài)。而在上述相應(yīng)字線的信號電平是第二種電平的情況中，上述第一字線控制電路中的每一個切換成非導(dǎo)電狀態(tài)，在第二種電平，上述相應(yīng)存儲單元變成能進(jìn)行數(shù)據(jù)輸入/輸出的一種狀態(tài)。文檔編號G11C29/04GK1574100SQ200410048900公開日2005年2月2日申請日期2004年6月9日優(yōu)先權(quán)日2003年6月9日發(fā)明者山上由展申請人:松下電器產(chǎn)業(yè)株式會社