專(zhuān)利名稱(chēng):測(cè)試半導(dǎo)體存儲(chǔ)設(shè)備的裝置與方法
技術(shù)領(lǐng)域:
本發(fā)明關(guān)于一半導(dǎo)體存儲(chǔ)設(shè)備,且更具體地,關(guān)于具有一裝置的半導(dǎo)體存儲(chǔ)設(shè)備,與用以測(cè)試半導(dǎo)體存儲(chǔ)設(shè)備的單元陣列內(nèi)的故障的方法。
背景技術(shù):
在半導(dǎo)體存儲(chǔ)設(shè)備中大多數(shù)的故障產(chǎn)生在初始使用半導(dǎo)體存儲(chǔ)設(shè)備之時(shí)。通常地,為檢測(cè)可能在制造半導(dǎo)體存儲(chǔ)設(shè)備后發(fā)生的初始故障,可進(jìn)行不同的可靠性測(cè)試,如老化測(cè)試,其施加一預(yù)定應(yīng)力,例如,嚴(yán)重地?zé)岬幕蚶涞臏囟扰c高操作速度,其可在半導(dǎo)體初始操作期間遇到。特別地,通常建議二種方法,用以更容易與快速地檢測(cè)半導(dǎo)體存儲(chǔ)設(shè)備的故障一種為通過(guò)在兩個(gè)相鄰的單位單元中寫(xiě)入兩個(gè)不同的數(shù)據(jù),有意地引起兩相鄰單位單元之間的泄漏;且另一種為通過(guò)在兩個(gè)相鄰插塞中寫(xiě)入兩個(gè)不同的數(shù)據(jù),有意地引起兩相鄰插塞之間的泄漏。
為在兩相鄰單位單元或插塞中寫(xiě)入兩個(gè)不同的數(shù)據(jù),通常地使用后臺(tái)方法來(lái)減少測(cè)試時(shí)間。在后臺(tái)方法中,兩個(gè)不同的數(shù)據(jù)不是經(jīng)由包括輸入緩沖器、全局I/O線(xiàn)、寫(xiě)驅(qū)動(dòng)器等的數(shù)據(jù)寫(xiě)路徑被輸入與寫(xiě)入,而是直接被寫(xiě)入多個(gè)單位單元。
以下,參考圖1至3,通過(guò)使用后臺(tái)方法來(lái)描述測(cè)試半導(dǎo)體存儲(chǔ)設(shè)備的方法。
圖1為一框圖,顯示傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備的多個(gè)單元陣列和數(shù)據(jù)寫(xiě)路徑。
如所示,傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備包括多個(gè)區(qū)段,例如100,多個(gè)區(qū)段I/O線(xiàn)sio0至sio3、多個(gè)局部I/O線(xiàn)lio0至lio3與多個(gè)寫(xiě)驅(qū)動(dòng)器WDRV0至WDRV3。在每一區(qū)段中,具有多個(gè)單位單元用以?xún)?chǔ)存數(shù)據(jù)與多個(gè)位線(xiàn)BL0至BL5,用以在每一單位單元與區(qū)段I/O線(xiàn)之間傳送數(shù)據(jù)。
而且,傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備包括多個(gè)第一開(kāi)關(guān)YISW,用以連接或斷接位線(xiàn)至區(qū)段I/O線(xiàn);以及多個(gè)第二開(kāi)關(guān)IOSW,用以連接或斷接區(qū)段I/O線(xiàn)至局部I/O線(xiàn)。
圖2為一框圖,具體地描述如圖1中傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備的數(shù)據(jù)寫(xiě)路徑。
如所示,一寫(xiě)驅(qū)動(dòng)器200響應(yīng)于寫(xiě)驅(qū)動(dòng)器使能信號(hào)WD_EN將通過(guò)第一全局?jǐn)?shù)據(jù)線(xiàn)GIO_W輸入的數(shù)據(jù)傳送至局部I/O線(xiàn)lio。接著,在第二開(kāi)關(guān)IOSW被開(kāi)啟時(shí),數(shù)據(jù)自局部I/O線(xiàn)lio被傳送至一區(qū)段I/O線(xiàn)sio。由一第一控制信號(hào)YI所控制的第二開(kāi)關(guān)塊YISW是用以在一位線(xiàn),例如BL,與區(qū)段I/O線(xiàn)sio之間傳遞數(shù)據(jù)。經(jīng)由第二開(kāi)關(guān)塊YISW的數(shù)據(jù)被輸入至包括一單位單元與一位線(xiàn)感測(cè)放大器的區(qū)段100。
參考圖2,傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備的一數(shù)據(jù)寫(xiě)路徑與一數(shù)據(jù)讀取路徑被描述。這里,省略在傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備中讀寫(xiě)數(shù)據(jù)的一般操作。
圖3為一框圖,描述如圖1中傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備的區(qū)段中的后臺(tái)方法。
如所示,區(qū)段100被詳細(xì)描述,區(qū)段100包括單元陣列,例如20,與一感測(cè)放大器塊60。單元陣列20具有多個(gè)單位單元;且感測(cè)放大器塊60也具有多個(gè)位線(xiàn)感測(cè)放大器,每一個(gè)對(duì)應(yīng)每一位線(xiàn)對(duì),例如BL0與BLB0。
在后臺(tái)方法中,一測(cè)試數(shù)據(jù)電壓,例如VBLP0,而不是位線(xiàn)預(yù)充電電壓被預(yù)充電塊供應(yīng),在半導(dǎo)體存儲(chǔ)設(shè)備的正常操作期間,預(yù)充電塊主要被使用以預(yù)充電位線(xiàn)對(duì),例如BL0與BLB0。然而,在測(cè)試模式,一預(yù)定的測(cè)試數(shù)據(jù)電壓被提供至所述預(yù)充電塊。接著,如果多個(gè)字線(xiàn)中一些或全部被啟動(dòng),則預(yù)定測(cè)試數(shù)據(jù)電壓被輸入且被儲(chǔ)存于被啟動(dòng)的單位單元中,于此,依據(jù)供應(yīng)至預(yù)充電塊的預(yù)定測(cè)試數(shù)據(jù)電壓的電平,關(guān)于被提供每一位線(xiàn)的電壓電平的改變被描述于下表。
表1測(cè)試數(shù)據(jù)電壓與位線(xiàn)的電壓電平間的關(guān)系(case1-case4表示情形1-情形4,Odd表示奇數(shù);Even表示偶數(shù);H表示高點(diǎn)平,L表示低電平)參考表1,兩個(gè)預(yù)定的測(cè)試數(shù)據(jù)電壓被供應(yīng)至該區(qū)段的每一奇或偶位線(xiàn),依據(jù)以上四種情形,后臺(tái)方法可施加一預(yù)定壓力在半導(dǎo)體存儲(chǔ)設(shè)備的兩個(gè)相鄰的單位單元或兩個(gè)相鄰的插塞,以檢測(cè)半導(dǎo)體存儲(chǔ)設(shè)備中的故障或錯(cuò)誤。而且,在每一單位單元中儲(chǔ)存每一位線(xiàn)的電壓電平后,可通過(guò)同時(shí)輸出所有單位單元中所儲(chǔ)存的所有數(shù)據(jù),進(jìn)行檢查讀操作的測(cè)試。
然而,依據(jù)以上描述的后臺(tái)方法,半導(dǎo)體存儲(chǔ)設(shè)備應(yīng)該包括一測(cè)試電壓產(chǎn)生器,用以產(chǎn)生二預(yù)定的測(cè)試數(shù)據(jù)電壓;以及一復(fù)合電壓供應(yīng)裝置,用以響應(yīng)于每一奇或偶位線(xiàn),向每一預(yù)充電塊提供兩個(gè)預(yù)預(yù)充電塊。例如用以供應(yīng)一預(yù)定測(cè)試數(shù)據(jù)電壓至預(yù)充電塊的多個(gè)電力線(xiàn)與墊應(yīng)該被加入于半導(dǎo)體存儲(chǔ)設(shè)備的區(qū)段中。
而且,在傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備中,一位線(xiàn)對(duì),即BL0與BLB0,在后臺(tái)方法總是被供應(yīng)以相同的電壓電平,由此,關(guān)于不同方式用以檢測(cè)半導(dǎo)體存儲(chǔ)設(shè)備的故障的測(cè)試方法具有一些限制。
通常地,傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備以一核心區(qū)域與一周邊區(qū)域所構(gòu)成,即是在核心區(qū)域中具有多個(gè)單元陣列與感測(cè)放大器;且關(guān)于數(shù)據(jù)與地址輸入與輸出的多個(gè)裝置被位于周邊區(qū)域中。而且用以供應(yīng)一電源與測(cè)試半導(dǎo)體存儲(chǔ)設(shè)備的多個(gè)導(dǎo)線(xiàn)與附加塊通常被實(shí)施于周邊區(qū)域中。然而,在用以執(zhí)行上述后臺(tái)方法的測(cè)試的半導(dǎo)體存儲(chǔ)設(shè)備中,應(yīng)當(dāng)將用以供應(yīng)測(cè)試數(shù)據(jù)電壓的多個(gè)附加導(dǎo)線(xiàn)供應(yīng)至核心區(qū)域中的預(yù)充電塊。因此,所述多個(gè)附加導(dǎo)線(xiàn)引起制造過(guò)程的麻煩與制造成本與時(shí)間的增加。
發(fā)明內(nèi)容
因此,本發(fā)明的一個(gè)目的是提供一種半導(dǎo)體存儲(chǔ)設(shè)備,其由一簡(jiǎn)化的制造方法與一適中的制造成本制成,且其可執(zhí)行不同的可靠性測(cè)試。
因此,本發(fā)明的另一目的為提供一種在其周邊區(qū)域中具有附加模塊與導(dǎo)線(xiàn)的半導(dǎo)體存儲(chǔ)設(shè)備以執(zhí)行一可靠性測(cè)試。
因此,本發(fā)明的另一目的為提供一種半導(dǎo)體存儲(chǔ)設(shè)備,其可被供以不同型式的預(yù)定測(cè)試電壓以用于一可靠性測(cè)試。
因此,本發(fā)明的另一目的為提供一種半導(dǎo)體存儲(chǔ)設(shè)備,其由一位線(xiàn)對(duì)組成的第一與第二位線(xiàn)可在一可靠性測(cè)試中分別被供以不同測(cè)試電壓。
依據(jù)本發(fā)明的一個(gè)方面,提供一種半導(dǎo)體存儲(chǔ)設(shè)備,用以執(zhí)行一可靠性測(cè)試,包括一寫(xiě)驅(qū)動(dòng)塊,用以在測(cè)試模式下產(chǎn)生一預(yù)定的測(cè)試電壓,在正常模式下在數(shù)據(jù)存取操作期間將自外部電路輸入的數(shù)據(jù)傳至局部I/O線(xiàn)對(duì)內(nèi),一局部I/O線(xiàn)對(duì),其被耦合至寫(xiě)驅(qū)動(dòng)塊,用以在測(cè)試模式下接收預(yù)定的測(cè)試電壓,以及一單元陣列,其包括多個(gè)單位單元與多個(gè)位線(xiàn)對(duì),所述多個(gè)位線(xiàn)對(duì)分別具有第一與第二位線(xiàn)且耦合至至少一單位單元,用以自每一局部I/O線(xiàn)對(duì)接收預(yù)定的測(cè)試電壓,以由此檢查在測(cè)試模式下可靠性測(cè)試的結(jié)果。
依據(jù)本發(fā)明的另一方面,提供一種半導(dǎo)體存儲(chǔ)設(shè)備用以執(zhí)行一可靠性測(cè)試,包括一測(cè)試電壓產(chǎn)生塊,用以在測(cè)試模式下產(chǎn)生一預(yù)定的測(cè)試電壓,一局部I/O線(xiàn)對(duì),其被耦合至所述測(cè)試電壓產(chǎn)生塊用以在測(cè)試模式下接收預(yù)定的測(cè)試電壓,且一單元陣列具有多個(gè)單位單元與多個(gè)位線(xiàn)對(duì),所述多個(gè)位線(xiàn)對(duì)分別具有第一與第二位線(xiàn)且耦合至至少一單位單元用以自每一局部I/O線(xiàn)對(duì)接收預(yù)定的測(cè)試電壓以由此檢查在測(cè)試模式下可靠性測(cè)試的結(jié)果。
依據(jù)本發(fā)明的另一方面,提供一種半導(dǎo)體存儲(chǔ)設(shè)備,用以執(zhí)行一可靠性測(cè)試,包括一局部I/O線(xiàn)預(yù)充電塊,用以在測(cè)試模式下產(chǎn)生一預(yù)定的測(cè)試電壓且在正常模式下產(chǎn)生一核心電壓作為一局部I/O線(xiàn)預(yù)充電電壓,一局部I/O線(xiàn)對(duì),其耦合至局部I/O線(xiàn)預(yù)充電塊用以在測(cè)試模式下接收預(yù)定的測(cè)試電壓,以及一單元陣列,其具有多個(gè)單位單元與多個(gè)位線(xiàn)對(duì),所述多個(gè)位線(xiàn)對(duì)分別具有第一與第二位線(xiàn)且耦合至至少一個(gè)單位單元,用以自每一局部I/O線(xiàn)對(duì)接收預(yù)定的測(cè)試電壓,以由此檢查在測(cè)試模式下可靠性測(cè)試的結(jié)果。
依據(jù)本發(fā)明的另一方面,提供一種用以在半導(dǎo)體存儲(chǔ)設(shè)備中執(zhí)行一后臺(tái)寫(xiě)測(cè)試的方法,包括步驟(a)產(chǎn)生至少一個(gè)測(cè)試命令信號(hào),(b)準(zhǔn)備一測(cè)試路徑,用以將響應(yīng)于測(cè)試命令信號(hào)所輸出的預(yù)定測(cè)試電壓傳入一單位單元,(c)供應(yīng)所述預(yù)定測(cè)試電壓至一局部I/O線(xiàn)對(duì),與(d)讀取單位單元的存儲(chǔ)數(shù)據(jù)以符合后臺(tái)寫(xiě)測(cè)試的結(jié)果。
依據(jù)本發(fā)明的另一方面,提供一種半導(dǎo)體存儲(chǔ)設(shè)備,用以執(zhí)行一后臺(tái)測(cè)試,包括一測(cè)試判定塊,用以確定后臺(tái)寫(xiě)測(cè)試的目標(biāo)與范圍,并產(chǎn)生至少一個(gè)測(cè)試控制信號(hào);一測(cè)試電壓產(chǎn)生塊,用以響應(yīng)于自測(cè)試判定塊輸出的測(cè)試控制信號(hào)輸出至少一個(gè)預(yù)定測(cè)試電壓至每一數(shù)據(jù)線(xiàn);以及一測(cè)試執(zhí)行塊,其通過(guò)每一數(shù)據(jù)線(xiàn)耦合至測(cè)試電壓產(chǎn)生塊,用以接收預(yù)定測(cè)試電壓以檢查每一數(shù)據(jù)路徑與每一單位單元的故障。
通過(guò)以下結(jié)合附圖對(duì)優(yōu)選實(shí)施例的描述,本發(fā)明的上述和其他目標(biāo)和特征將會(huì)變得明顯,其中圖1為一框圖,顯示一傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備的多個(gè)單元陣列與數(shù)據(jù)寫(xiě)路徑。
圖2為一框圖,具體地描述如圖1所示的傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備的數(shù)據(jù)寫(xiě)路徑。
圖3為一框圖,描述如圖1中所示的傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備的區(qū)段中的背景方法。
圖4為一框圖,顯示依據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)設(shè)備。
圖5為一電路圖,描述如圖4中所示的一位線(xiàn)感測(cè)放大器控制塊的部分電路。
圖6為一電路圖,描述如圖4中所示的寫(xiě)驅(qū)動(dòng)器的一例示實(shí)施例。
圖7為一電路圖,描述如圖4中所示的寫(xiě)驅(qū)動(dòng)器控制塊。
圖8A與8B為電路圖,描述如圖4中所示的用以控制半導(dǎo)體存儲(chǔ)設(shè)備的第一測(cè)試判定塊。
圖9為一電路圖,描述如圖4中所示的寫(xiě)驅(qū)動(dòng)器的另一例示實(shí)施例。
圖10A至10D為電路圖,描述如圖4中所示的用以控制半導(dǎo)體存儲(chǔ)設(shè)備的第二測(cè)試判定塊。
圖11為一框圖,顯示依據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體存儲(chǔ)設(shè)備。
圖12為一框圖,描述如圖11中所示的測(cè)試電壓供應(yīng)塊的例示實(shí)施例。
圖13為一框圖,描述如圖11中所示的測(cè)試電壓供應(yīng)塊的另一例示圖14A與14B為框圖,描述如圖13中所示的響應(yīng)偶數(shù)與奇數(shù)局部I/O線(xiàn)對(duì)的測(cè)試電壓供應(yīng)塊。
圖15為一框圖,顯示依據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體存儲(chǔ)設(shè)備。
圖16為一電路圖,描述如圖15中所示的局部I/O線(xiàn)預(yù)充電塊。
具體實(shí)施例方式
以下,將參考附圖詳細(xì)描述依據(jù)本發(fā)明的用以執(zhí)行各種可靠性測(cè)試的半導(dǎo)體存儲(chǔ)設(shè)備。
圖4為一框圖,顯示依據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)設(shè)備。
如所示,半導(dǎo)體存儲(chǔ)設(shè)備包括一單元陣列20、一位線(xiàn)感測(cè)放大器陣列60、一位線(xiàn)感測(cè)放大器控制塊172、一X譯碼器171、一Y譯碼器176、一X-路徑控制塊174、一Y-譯碼器控制塊178、一局部I/O線(xiàn)預(yù)充電塊190、一局部預(yù)充電信號(hào)產(chǎn)生器179、一寫(xiě)驅(qū)動(dòng)器200與一寫(xiě)驅(qū)動(dòng)器控制塊290。
單元陣列20包括多個(gè)單位單元,每一個(gè)由一晶體管與一電容器所構(gòu)成,耦合至每一單位單元之多個(gè)字線(xiàn)由X譯碼器171所控制。
由位線(xiàn)感測(cè)放大器控制塊172所控制的位線(xiàn)感測(cè)放大器陣列60包括一感測(cè)放大器、一預(yù)充電單元、一均衡器與一連接控制單元。由被輸出至位線(xiàn)感測(cè)放大器控制塊172的第一放大電壓RTO和第二放大電壓SB所控制的感測(cè)放大器用以感測(cè)與放大在位線(xiàn)BL與位線(xiàn)杠BLB之間的電壓,具有兩個(gè)晶體管的預(yù)充電單元作為一預(yù)充電電壓預(yù)充電位線(xiàn)BL與位線(xiàn)杠BLB,且均衡器用以使位線(xiàn)BL與位線(xiàn)杠BLB的每一電壓電平相同,在此,位線(xiàn)感測(cè)放大器陣列60包括分別由自位線(xiàn)感測(cè)放大器控制塊172所輸出的第一與第二連接控制信號(hào)BISH與BISL所控制的一第一與一第二連接控制塊。即是它意指位線(xiàn)感測(cè)放大器陣列60被耦合至兩個(gè)鄰接的單元陣列。
而且,位線(xiàn)感測(cè)放大器控制塊172由X譯碼器171與X-路徑控制塊174所控制,Y譯碼器176產(chǎn)生一列控制信號(hào)Yi用以連接或斷接由位線(xiàn)BL與位線(xiàn)杠(bit line bar)BLB構(gòu)成的每一位線(xiàn)對(duì)到由一區(qū)段線(xiàn)SIO與一區(qū)段線(xiàn)條SIOB所構(gòu)成的每一局部I/O線(xiàn)對(duì)。Y譯碼器176由Y譯碼控制塊178所控制。
在此,X譯碼器171、Y譯碼器176、X-路徑控制塊174與Y-譯碼器控制塊178在正常模式下由基于一輸入地址與一輸入命令的多個(gè)指令所控制,例如一數(shù)據(jù)存取操作,然而在測(cè)試模式下,Y譯碼器176、X-路徑控制塊174與Y譯碼控制塊178由一測(cè)試模式啟動(dòng)信號(hào)TM_EN所控制。
局部預(yù)充電信號(hào)產(chǎn)生器179輸出一局部I/O線(xiàn)預(yù)充電信號(hào)LIO_RSTB至局部I/O線(xiàn)預(yù)充電塊190,局部I/O線(xiàn)預(yù)充電塊190對(duì)應(yīng)于局部I/O線(xiàn)預(yù)充電信號(hào)LIO_RSTB預(yù)充電局部I/O線(xiàn)對(duì),即局部I/O線(xiàn)LIO與局部I/O線(xiàn)條LIOB。而且,寫(xiě)驅(qū)動(dòng)器控制塊290輸出一寫(xiě)使能信號(hào)en至寫(xiě)驅(qū)動(dòng)器200。接著響應(yīng)該寫(xiě)使能信號(hào)en,在正常模式下寫(xiě)驅(qū)動(dòng)器200將自外部電路所輸入的一數(shù)據(jù)傳至局部I/O線(xiàn)對(duì)LIO與LIOB內(nèi)。
在此,局部預(yù)充電信號(hào)產(chǎn)生器179與寫(xiě)驅(qū)動(dòng)器控制塊290在正常模式下基于輸入地址與輸入命令由多種指令所控制,然而,在測(cè)試模式下,局部預(yù)充電信號(hào)產(chǎn)生器179與寫(xiě)驅(qū)動(dòng)器控制塊290由一測(cè)試模式啟動(dòng)信號(hào)TM_EN所控制。
特別地,在依據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)設(shè)備中寫(xiě)驅(qū)動(dòng)器200在測(cè)試模式下輸出一預(yù)定測(cè)試電壓。
以下,詳細(xì)描述如何在測(cè)試模式下在半導(dǎo)體存儲(chǔ)設(shè)備中傳送預(yù)定測(cè)試電壓。
多個(gè)位線(xiàn)對(duì),例如BL與BLB被耦合至區(qū)段I/O線(xiàn)對(duì)SIO與SIOB,且多個(gè)區(qū)段I/O線(xiàn),例如SIO與SIOB被耦合至局部I/O線(xiàn)對(duì)LIO與LIOB,即一第一局部I/O線(xiàn)與一第二局部I/O線(xiàn)。
具有兩個(gè)切換塊第一個(gè)響對(duì)應(yīng)于列控制信號(hào)Yi用以連接或斷接位線(xiàn)對(duì)至區(qū)段I/O線(xiàn)對(duì),第二個(gè)響應(yīng)于一數(shù)據(jù)I/O控制信號(hào)iosw用以連接或斷接區(qū)段I/O線(xiàn)對(duì)至局部I/O線(xiàn)對(duì)。
所述預(yù)定的測(cè)試電壓由寫(xiě)驅(qū)動(dòng)器200產(chǎn)生且被供應(yīng)至局部I/O線(xiàn)對(duì)LIO與LIOB。接著,通過(guò)第二切換塊,預(yù)定的測(cè)試電壓被傳送至區(qū)段I/O線(xiàn)對(duì)SIO與SIOB。再接著,通過(guò)第一切換塊,預(yù)定的測(cè)試電壓響應(yīng)于列控制信號(hào)Yi被供應(yīng)至位線(xiàn)對(duì)BL與BLB。
圖5為一電路圖,描述如圖4中所示之一位線(xiàn)感測(cè)放大器控制塊的部分電路。
如所示,位線(xiàn)感測(cè)放大器控制塊172包括兩個(gè)反相器與兩個(gè)OR門(mén),第一連接控制信號(hào)BISH為測(cè)試模式啟動(dòng)信號(hào)TM_EN與一第一反相器之一輸出信號(hào)間的邏輯OR操作的結(jié)果,第一反相器用于反轉(zhuǎn)一自X譯碼器171所輸出的一輸入信號(hào)Blk_d。同樣,第二連接控制信號(hào)BISL為測(cè)試模式啟動(dòng)信號(hào)TM_EN與第二反相器的輸出信號(hào)之間的邏輯OR操作的結(jié)果。所述第二反相器用于反轉(zhuǎn)自X譯碼器171所輸出的另一輸入信號(hào)Blk_u。在此輸入信號(hào)Blk_d與Blk_u是基于輸入的地址與輸入的命令,用以控制兩個(gè)鄰接的單元陣列之一與感測(cè)放大器之間的連接。
圖6為一電路圖,描述如圖4中所示的寫(xiě)驅(qū)動(dòng)器的例示實(shí)施例。
如所示,一寫(xiě)驅(qū)動(dòng)器200’包括一數(shù)據(jù)接收塊220、一鎖存塊240與一測(cè)試電壓產(chǎn)生塊260。
數(shù)據(jù)接收塊220用以通過(guò)一全局I/O線(xiàn)GIO、一預(yù)充電命令信號(hào)LIO_RSTB與一寫(xiě)使能信號(hào)WDEN接收所述輸入的數(shù)據(jù)信號(hào),且產(chǎn)生第一與第二輸出信號(hào)net0與net1。鎖存塊240分別接收與鎖存第一與第二輸出信號(hào)net0與net1以輸出一反相第一輸出信號(hào)與一反相第二輸出信號(hào)。
測(cè)試電壓產(chǎn)生塊260為用以接收所述反相第一輸出信號(hào)、反相第二輸出信號(hào)以及第一與第二測(cè)試模式信號(hào)TM_VCORE與TM_VSS,以由此響應(yīng)于第一與第二測(cè)試模式信號(hào),TM_VCORE與TM_VSS,輸出所述輸入數(shù)據(jù)信號(hào)與預(yù)定測(cè)試電壓之一至每一局部I/O線(xiàn)對(duì)LIO與LIOB。
而且,局部I/O線(xiàn)對(duì)LIO與LIOB被耦合至由三個(gè)PMOS晶體管所構(gòu)成的局部I/O線(xiàn)預(yù)充電塊。另外,寫(xiě)使能信號(hào)WDEN響應(yīng)自半導(dǎo)體存儲(chǔ)設(shè)備之外部輸入的寫(xiě)命令信號(hào)與一測(cè)試命令信號(hào)而被啟動(dòng)。
詳細(xì)地,數(shù)據(jù)接收塊220包括由一預(yù)充電命令信號(hào)LIO_RSTB所控制的一第一MOS晶體管,用以輸出一核心電壓VCORE作為第一輸出信號(hào)net0,通過(guò)全局I/O線(xiàn)GIO由所述輸入的數(shù)據(jù)信號(hào)控制第二MOS晶體管,用以傳送一接地VSS,由寫(xiě)使能信號(hào)WDEN所控制的第三MOS晶體管,用以輸出自第二MOS晶體管所傳送之接地作為第一輸出信號(hào)net0,一由預(yù)充電命令信號(hào)LIO_RSTB所控制之一第四MOS晶體管,用以輸出一核心電壓VCORE作為第二輸出信號(hào)net1,一第一反相器,用以反相所述輸入的數(shù)據(jù)信號(hào),經(jīng)由一全局I/O線(xiàn)GIO由反相輸入的數(shù)據(jù)信號(hào)所控制的第五MOS晶體管,用以傳送接地VSS,且一由寫(xiě)使能信號(hào)WDEN所控制的第六MOS晶體管用以輸出自第二MOS晶體管所傳送的接地作為第二輸出信號(hào)net1。
其次,鎖存塊240包括由兩個(gè)環(huán)形連接的反相器所構(gòu)成的第一鎖存單元,用以鎖存第一輸出信號(hào)net0并輸出一反相第一輸出信號(hào)至測(cè)試電壓產(chǎn)生塊260,由兩個(gè)環(huán)形連接的反相器所構(gòu)成的第二鎖存單元用以鎖存第二輸出信號(hào)net1,并將一反相第二輸出信號(hào)輸出至測(cè)試電壓產(chǎn)生塊260。
測(cè)試電壓產(chǎn)生塊260包括第一NOR門(mén),用以接收第一測(cè)試模式信號(hào)TM_CORE與反相第二輸出信號(hào),并依據(jù)關(guān)于所述第一測(cè)試模式信號(hào)TM_VCORE與反相第二輸出信號(hào)的邏輯NOR操作結(jié)果產(chǎn)生一第一上拉信號(hào)pu0;第二NOR門(mén),用以接收第二測(cè)試模式信號(hào)TM_VSS與反相第一輸出信號(hào),且輸出關(guān)于第一測(cè)試模式信號(hào)TM_VCORE與反相第二輸出信號(hào)的邏輯NOR操作的第一結(jié)果信號(hào),第三反相器,用以反相第一結(jié)果信號(hào)以由此產(chǎn)生作為一第一下拉信號(hào)pd0,第三NOR門(mén),用以接收第一測(cè)試模式信號(hào)TM_VCORE與反相第一輸出信號(hào),并依據(jù)關(guān)于所述第一測(cè)試模式信號(hào)TM_CORE與反相第一輸出信號(hào)的邏輯NOR操作的結(jié)果產(chǎn)生一第二上拉信號(hào)pu1,第四NOR門(mén),用以接收第二測(cè)試模式信號(hào)TM_VSS與反相第二輸出信號(hào)且輸出關(guān)于第一測(cè)試模式信號(hào)TM_VCORE與反相第二輸出信號(hào)的邏輯NOR操作的第二結(jié)果信號(hào),第三反相器,用以反相第二結(jié)果信號(hào)以由此產(chǎn)生作為一第二下拉信號(hào)pd1;一由第一上拉信號(hào)pu0控制的第七M(jìn)OS晶體管,用以向第二局部I/O線(xiàn)LIO提供一核心電壓VCORE,作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一,一由第一下拉信號(hào)pd0所控制的第八MOS晶體管,用以向第一局部I/O線(xiàn)LIO提供一接地VSS,作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一,一由第二上拉信號(hào)pu1所控制的第九MOS晶體管,用以向第二局部I/O線(xiàn)LIOB提供一核心電壓VCORE,作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一,以及由第二下拉信號(hào)pd1所控制的第十MOS晶體管,用以向第二局部I/O線(xiàn)LIOB提供一接地VSS,作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一。
在此,第一測(cè)試模式信號(hào)TM_VCORE用以向單元陣列的單位單元提供一邏輯高電平電壓,且第二測(cè)試模式信號(hào)TM_VSS用以向單元陣列的單位單元提供一邏輯低電平電壓。
在正常模式期間,如果自第一鎖存塊所輸出的反相第一輸出信號(hào)為一邏輯高電平,且自第二鎖存塊所輸出的反相第二輸出信號(hào)為一邏輯低電平,所述寫(xiě)驅(qū)動(dòng)器200輸出一邏輯低電平電壓至第一局部I/O線(xiàn)LIO且輸出一邏輯高電平電壓至第二局部I/O線(xiàn)LTOB。如果預(yù)充電命令信號(hào)LIO_RSTB被啟動(dòng),則第一與第二局部I/O線(xiàn)LIO與LIOB被浮置。
在測(cè)試模式期間,如果第一測(cè)試模式信號(hào)TM_VCORE為一邏輯高電平,則第一與第二局部I/O線(xiàn)LIO與LIOB變成一邏輯高電平;且如果第二測(cè)試模式信號(hào)TM_VSS為一邏輯高電平,則第一與第二局部I/O線(xiàn)LIO與LIOB變成一邏輯低電平。
圖7為一電路圖描述如圖4中所示的寫(xiě)驅(qū)動(dòng)器控制塊。
如所示,寫(xiě)驅(qū)動(dòng)器控制塊290包括多個(gè)反相器一定時(shí)控制器與一NAND門(mén)。在傳統(tǒng)存儲(chǔ)設(shè)備中,寫(xiě)驅(qū)動(dòng)器控制塊用以延遲一寫(xiě)指令casp_wt一預(yù)定時(shí)間,以由此產(chǎn)生一寫(xiě)使能信號(hào)。然而在本發(fā)明中,因?yàn)閷?xiě)驅(qū)動(dòng)器200響應(yīng)測(cè)試模式啟動(dòng)信號(hào)TM_EN被操作,多個(gè)邏輯門(mén)被加入于寫(xiě)驅(qū)動(dòng)器控制塊290中用以響應(yīng)測(cè)試模式啟動(dòng)信號(hào)TM_EN產(chǎn)生寫(xiě)使能信號(hào)WDEN。
圖8A與8B為電路圖,描述用以控制如圖4中所示的半導(dǎo)體存儲(chǔ)設(shè)備的第一測(cè)試判定塊。具體地,圖8A為一電路圖,描述用以控制如圖4中所示的半導(dǎo)體存儲(chǔ)設(shè)備的第一測(cè)試判定塊的第一塊;圖8B為一電路圖,描述用以控制如圖4中所示的半導(dǎo)體存儲(chǔ)設(shè)備的第一測(cè)試判定塊的第二塊,參考圖8A與8B,每一塊包括兩個(gè)反相器與兩個(gè)傳送門(mén)。
在此,半導(dǎo)體存儲(chǔ)設(shè)備包括多個(gè)寫(xiě)驅(qū)動(dòng)器與多個(gè)位線(xiàn)對(duì)。參考下表,該測(cè)試通過(guò)使用多個(gè)測(cè)試控制信號(hào),基于偶數(shù)與奇數(shù)倍數(shù)的位線(xiàn)對(duì)被執(zhí)行。在此,對(duì)應(yīng)于偶數(shù)位線(xiàn)對(duì)的信號(hào)TM_VD_EV用以供應(yīng)一邏輯高電平電壓至偶數(shù)位線(xiàn)對(duì),即BL偶數(shù)與BLB偶數(shù)。對(duì)應(yīng)于偶數(shù)位線(xiàn)對(duì)的信號(hào)TM_SS_EV用以供應(yīng)一邏輯低電平電壓至所述偶數(shù)位線(xiàn)對(duì),即BL偶數(shù)與BLB偶數(shù),對(duì)應(yīng)于奇數(shù)位線(xiàn)對(duì)的信號(hào)TM_VD_OD是用以供應(yīng)一邏輯高電平電壓至奇數(shù)位線(xiàn)對(duì),即BL奇與BLB奇。對(duì)應(yīng)于奇數(shù)位線(xiàn)對(duì)的信號(hào)TM_VD_OD是用以供應(yīng)一邏輯低電平電壓至奇數(shù)位線(xiàn)對(duì),即BL奇與BLB奇。
表2響應(yīng)于多個(gè)測(cè)試控制信號(hào)的位線(xiàn)對(duì)的邏輯電平(case1-case4表示情形1-情形4,even偶,odd奇,H高電平,L低電平)在此,如果信號(hào)TM_VD_OD與TM_SS_OD為邏輯低電平,則奇數(shù)位線(xiàn)對(duì)為空。而且雖然未示于表二中,依據(jù)本發(fā)明在半導(dǎo)體存儲(chǔ)設(shè)備所執(zhí)行的測(cè)試中有許多情形。
另外,多個(gè)控制信號(hào)可被減少,例如通過(guò)使用信號(hào)TM_EV_OD信號(hào)、可自信號(hào)TM_VDV產(chǎn)生TM_VD_OD。即,使用信號(hào)TM_EV_OD,所輸入的測(cè)試控制信號(hào)的數(shù)目被減少。在下表中,信號(hào)TM_EV_OD、TM_VD_EV與TM_SS_EV被輸入,且自第一與第二塊產(chǎn)生信號(hào)TM_VD_OD與TM_SS_OD,如圖8A與8B所示。
表3響應(yīng)于多個(gè)測(cè)試控制信號(hào)的位線(xiàn)對(duì)的邏輯電平。(case1-case4表示情形1-情形4,even偶,odd奇,H高電平,L低電平)圖9為一電路圖,描述圖4中所示的寫(xiě)驅(qū)動(dòng)器的另一例示實(shí)施例。
如所示,寫(xiě)驅(qū)動(dòng)器200″包括數(shù)據(jù)接收塊220、鎖存塊240與一測(cè)試電壓產(chǎn)生塊260。
在此,數(shù)據(jù)接收塊220與鎖存塊240與圖6中所描述的相同。因此省略關(guān)于數(shù)據(jù)接收塊220與鎖存塊240的詳細(xì)描述。
測(cè)試電壓產(chǎn)生塊260用以接收反相第一輸出信號(hào)、反相第二輸出信號(hào)、一第一測(cè)試模式信號(hào)TM_VC_BL、一第二測(cè)試模式信號(hào)TM_SS_BL、一第三測(cè)試模式信號(hào)TM_VC_BLB與一第四測(cè)試模式信號(hào)TM_SS_BLB,以由此響應(yīng)于第一至第四測(cè)試模式信號(hào)輸出所述輸入的數(shù)據(jù)信號(hào)與預(yù)定測(cè)試電壓之一至每一局部I/O線(xiàn)對(duì)LIO與LIOB。
詳細(xì)地,測(cè)試電壓產(chǎn)生塊260包括第一NOR門(mén),其用以接收第一測(cè)試模式信號(hào)TM_VC_BL與反相第二輸出信號(hào),且依據(jù)關(guān)于第一測(cè)試模式信號(hào)TM_VC_BL與反相第二輸出信號(hào)的邏輯NOR操作結(jié)果產(chǎn)生一第一上拉信號(hào)pu0,第二NOR門(mén),用以接收第二測(cè)試模式信號(hào)TM_SS_BL與反相第一輸出信號(hào),且輸出關(guān)于第二測(cè)試模式信號(hào)TM_SS_BL與反相第一輸出信號(hào)的邏輯NOR操作的第一結(jié)果信號(hào),第三反相器,用以反相第一結(jié)果信號(hào)以由此產(chǎn)生作為一第一下拉信號(hào)pd0,第三NOR門(mén),用以接收第三測(cè)試模式信號(hào)TM_VC_BLB與反相第一輸出信號(hào),且依據(jù)關(guān)于第一測(cè)試模式信號(hào)與反相第一輸出信號(hào)的邏輯NOR操作的結(jié)果產(chǎn)生一第二上拉信號(hào)pu1,第四NOR門(mén),用以接收第四測(cè)試模式信號(hào)TM_SS_BLB與反相第二輸出信號(hào),且輸出關(guān)于第四測(cè)試模式信號(hào)TM_SS_BLB與反相第二輸出信號(hào)的邏輯NOR操作的第二結(jié)果信號(hào),第三反相器,用以反相第二結(jié)果信號(hào)以由此產(chǎn)生作為一第二下拉信號(hào)pd1,一由第一上拉信號(hào)pd0所控制的第七M(jìn)OS晶體管,用以使用一核心電壓供應(yīng)第一局部I/O線(xiàn)作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一,一由第一下拉信號(hào)pd0所控制的第八MOS晶體管,用以向第一局部I/O線(xiàn)供應(yīng)一接地,作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一,一由第二上拉信號(hào)pu1所控制的第九MOS晶體管,用以向第二局部I/O線(xiàn)供應(yīng)一核心電壓LIOB,作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一,且一由第二下拉信號(hào)pd1所控制的第十MOS晶體管,用以向第二局部I/O線(xiàn)供應(yīng)一接地LIOB,作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一。
與圖6相比,圖9中所示之寫(xiě)驅(qū)動(dòng)器通過(guò)使用第一至第四測(cè)試模式信號(hào)可執(zhí)行具有更多情形的測(cè)試。特別地,圖9中所示之寫(xiě)驅(qū)動(dòng)器可供應(yīng)兩種不同邏輯電平電壓至第一與第二局部I/O線(xiàn)。
圖10A至10D為電路圖,描述用以控制如圖4中所示的半導(dǎo)體存儲(chǔ)設(shè)備的第二測(cè)試判定塊。
如所示,第二測(cè)試判定塊包括第一至一第四塊,每一個(gè)由兩個(gè)反相器與兩個(gè)傳送門(mén)所構(gòu)成,每一塊在結(jié)構(gòu)上分別與圖8A與8B所示之第一與第二塊相同。
參考下表,該測(cè)試通過(guò)使用多個(gè)測(cè)試控制信號(hào)基于偶數(shù)與奇數(shù)倍數(shù)的位線(xiàn)對(duì)被執(zhí)行。
表4響應(yīng)于多個(gè)測(cè)試控制信號(hào)的位線(xiàn)對(duì)的邏輯電平。(case1-case8表示情形1-情形8,even偶,odd奇,H高電平,L低電平)在此,如果信號(hào)TM_VC_EV與TM_VC_OD類(lèi)似于表2與3中的信號(hào)TM_VD_EV與TM_VD_OD。而且,信號(hào)TM_VC_EV與每一局部I/O線(xiàn)對(duì)的第一局部I/O線(xiàn)LIO相關(guān),信號(hào)TM_VC_EVB與每一局部I/O線(xiàn)對(duì)的第二局部I/O線(xiàn)LIOB相關(guān),而且,信號(hào)TM_VC_EV被對(duì)應(yīng)于偶數(shù)位線(xiàn)對(duì),信號(hào)TM_VC_OD被對(duì)應(yīng)于奇數(shù)位線(xiàn)對(duì);且信號(hào)TM_VC_EV是用以供應(yīng)一邏輯高電平電壓至對(duì)應(yīng)的位線(xiàn),且信號(hào)TM_SS_EV是用以供應(yīng)一邏輯低電平電壓至對(duì)應(yīng)的位線(xiàn)。
另外,雖然未示于表二中,依據(jù)本發(fā)明在半導(dǎo)體存儲(chǔ)設(shè)備所執(zhí)行的測(cè)試中有許多情形。
圖11為一框圖,顯示依據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體存儲(chǔ)設(shè)備。
如所示,半導(dǎo)體存儲(chǔ)設(shè)備包括一單元陣列20、一位線(xiàn)感測(cè)放大器陣列60、一位線(xiàn)感測(cè)放大器控制塊172、一X譯碼器171、一Y譯碼器176、一X-路徑控制塊174、一Y-譯碼器控制塊178、一局部I/O線(xiàn)預(yù)充電塊190、一局部預(yù)充電信號(hào)產(chǎn)生器179、一寫(xiě)驅(qū)動(dòng)器200與一寫(xiě)驅(qū)動(dòng)器控制塊290。
參考圖11,該半導(dǎo)體存儲(chǔ)設(shè)備類(lèi)似于圖4中所示之半導(dǎo)體存儲(chǔ)設(shè)備。所以,關(guān)于以上所描述塊之一詳細(xì)描述在此被省略,然而,半導(dǎo)體存儲(chǔ)設(shè)備進(jìn)一步還包括一耦合至局部I/O線(xiàn)對(duì)LIO與LIOB的測(cè)試電壓供應(yīng)裝置400。
于此,寫(xiě)驅(qū)動(dòng)器200在測(cè)試模式期間不產(chǎn)生任何預(yù)定測(cè)試電壓,寫(xiě)驅(qū)動(dòng)器200在功能上非常相似于傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備中之寫(xiě)驅(qū)動(dòng)器,在測(cè)試模式期間,預(yù)定測(cè)試電壓自測(cè)試電壓供應(yīng)裝置被產(chǎn)生。另外,由于兩個(gè)不同的測(cè)試電壓可分別被供應(yīng)至第一與第二局部I/O線(xiàn),被包括于位線(xiàn)感測(cè)放大器陣列60中的預(yù)充電塊在測(cè)試模式未被啟動(dòng)。
相同地,在圖11中所示的半導(dǎo)體存儲(chǔ)設(shè)備中,多個(gè)位線(xiàn)對(duì),例如BL與BLB被耦合至區(qū)段I/O線(xiàn)對(duì)SIO與SIOB,且多個(gè)區(qū)段I/O線(xiàn),例如SIO與SIOB被耦合至局部I/O對(duì)LIO與LIOB,即一第一局部I/O線(xiàn)與一第二局部I/O線(xiàn)。
具有兩個(gè)切換塊第一個(gè)響應(yīng)于列控制信號(hào)Yi用以連接或斷接位線(xiàn)對(duì)至區(qū)段I/O線(xiàn)對(duì),第二個(gè)響應(yīng)于一數(shù)據(jù)I/O控制信號(hào)iosw用以連接或斷接區(qū)段I/O線(xiàn)對(duì)至局部I/O線(xiàn)對(duì)。
由測(cè)試電壓供應(yīng)裝置400產(chǎn)生預(yù)定測(cè)試電壓,并將其供應(yīng)至局部線(xiàn)對(duì)LIO與LIOB。接著,經(jīng)由第二切換塊,預(yù)定測(cè)試電壓被傳送至區(qū)段I/O線(xiàn)對(duì)SIO與SIOB。之后,經(jīng)由第一切換塊,響應(yīng)于列控制信號(hào)Yi預(yù)定測(cè)試電壓被供應(yīng)至位線(xiàn)對(duì)BL與BLB。
圖12為一框圖,描述如圖11中所示之測(cè)試電壓供應(yīng)塊400之一例示實(shí)施例。
如所示,寫(xiě)驅(qū)動(dòng)器200與局部I/O線(xiàn)預(yù)充電塊190被描述。此外,測(cè)試電壓供應(yīng)裝置,例如401被描述。
這里,在測(cè)試模式期間,測(cè)試電壓供應(yīng)裝置401響應(yīng)于第一測(cè)試電壓控制信號(hào)TM_VCORE與第二測(cè)試電壓控制信號(hào)TM_VSS產(chǎn)生預(yù)定測(cè)試電壓。
測(cè)試電壓供應(yīng)裝置401包括一反相器,用以反相第一測(cè)試電壓控制信號(hào)TM_VCORE、一第一至一第四控制晶體管。分別被耦合至核心電壓VCORE的第一與第三控制晶體管響應(yīng)于反相器之一輸出信號(hào)輸出核心電壓VCORE至第一與第二局部I/O線(xiàn)LIO與LIOB,且分別被耦合至接地VSS的第二與第四控制晶體管響應(yīng)于第二測(cè)試電壓控制信號(hào)TM_VSS輸出接地VSS至第一與第二局部I/O線(xiàn)LIO與LIOB。
圖13為一框圖,描述如圖11中所示的測(cè)試電壓供應(yīng)塊400的另一例示實(shí)施例。
如所示,測(cè)試電壓供應(yīng)裝置,例如411,寫(xiě)驅(qū)動(dòng)器200與寫(xiě)驅(qū)動(dòng)器控制塊290的部分電路被描述。
這里,在測(cè)試模式下,測(cè)試電壓供應(yīng)裝置411響應(yīng)于一第一至一第四測(cè)試電壓控制信號(hào)TM_VC_BL、TM_SS_BL、TM_VC_BLB與TM_SS_BLB可產(chǎn)生兩個(gè)不同的預(yù)定測(cè)試電壓。
測(cè)試電壓供應(yīng)裝置411包括一第一控制反相器用以反相第一測(cè)試電壓控制信號(hào)TM_VC_BL、一第二控制反相器用以反相第三測(cè)試電壓控制信號(hào)TM_VC_BLB、一第一至一第四控制晶體管。耦合至核心電壓VCORE的第一與第三控制晶體管響應(yīng)于第一與第二控制反相器的輸出信號(hào)分別輸出核心電壓VCORE至第一與第二局部I/O線(xiàn)LIO與LIOB,且耦合至接地VSS的第二與第四控制晶體管響應(yīng)于第二與第四測(cè)試電壓控制信號(hào)TM_SS_BL與TM_SS_BLB分別輸出接地VSS至第一與第二局部I/O線(xiàn)LIO與LIOB。
與圖12相比,示于圖13之測(cè)試電壓供應(yīng)裝置411通過(guò)使用第一至第四測(cè)試電壓控制信號(hào)TM_VC_BL、TM_SS_BL、TM_VC_BLB與TM_SS_BLB可執(zhí)行具有多種情形的測(cè)試,即,示于圖13的測(cè)試電壓供應(yīng)裝置411可供應(yīng)兩個(gè)不同的邏輯電平電壓至第一與第二局部I/O線(xiàn)。
圖14A與14B為框圖,描述如圖13中所示的響應(yīng)于偶數(shù)與奇數(shù)局部I/O線(xiàn)對(duì)的測(cè)試電壓供應(yīng)塊411。
如所示,偶數(shù)測(cè)試電壓供應(yīng)塊例如412與奇數(shù)測(cè)試電壓供應(yīng)塊,例如413,在結(jié)構(gòu)上與圖13所示的測(cè)試電壓供應(yīng)塊411相同。
然而,包括偶數(shù)測(cè)試電壓供應(yīng)塊412與奇數(shù)測(cè)試電壓供應(yīng)塊413之半導(dǎo)體存儲(chǔ)設(shè)備對(duì)應(yīng)于8個(gè)測(cè)試電壓控制信號(hào)可執(zhí)行具有更多情形的測(cè)試。
如上所描述,信號(hào)TM_VC_EV與每一偶數(shù)局部I/O線(xiàn)對(duì)的第一偶數(shù)局部I/O線(xiàn)LIO_EV相關(guān),信號(hào)TM_VC_EVB與每一偶數(shù)局部I/O線(xiàn)對(duì)的第二偶數(shù)局部I/O線(xiàn)LIOB_EV相關(guān)。而且,由于信號(hào)TM_VC_EV被對(duì)應(yīng)于偶數(shù)位線(xiàn)對(duì),信號(hào)TM_VC_OD被對(duì)應(yīng)于奇數(shù)位線(xiàn)對(duì),更具體地,每一奇數(shù)局部I/O線(xiàn)對(duì)的第一奇數(shù)局部I/O線(xiàn)LIO_OD和信號(hào)TM_VC_ODB被對(duì)應(yīng)于每一奇數(shù)局部I/O線(xiàn)對(duì)的第二奇數(shù)局部I/O線(xiàn)LIOB_OD。
而且,信號(hào)TM_VC_EV與TM_VC_OD用以供應(yīng)一邏輯高電平電壓至偶數(shù)與奇數(shù)局部I/O線(xiàn)的每一第一局部I/O線(xiàn)且信號(hào)TM_SS_EV與TM_SS_OD用以供應(yīng)一邏輯低電平電壓至偶數(shù)與奇數(shù)局部I/O線(xiàn)的每一第一局部I/O線(xiàn)。同樣,信號(hào)TM_SS_EVB與TM_SS_ODB是用以供應(yīng)一邏輯低電平電壓至所述偶數(shù)與奇數(shù)局部I/O線(xiàn)的每一第二局部I/O線(xiàn)。
于此,可由第二測(cè)試判定塊產(chǎn)生多個(gè)測(cè)試電壓控制信號(hào),例如TM_VC_OD,如圖10A至10D中所述。
圖15為一框圖,顯示依據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體存儲(chǔ)設(shè)備。
如所示,半導(dǎo)體存儲(chǔ)設(shè)備包括一單元陣列20、一位線(xiàn)感測(cè)放大器陣列60、一位線(xiàn)感測(cè)放大器控制塊172、一X譯碼器171、一Y譯碼器176、一X-路徑控制塊174、一Y-譯碼器控制塊178、一局部I/O線(xiàn)預(yù)充電塊190’、一局部預(yù)充電信號(hào)產(chǎn)生器179、一寫(xiě)驅(qū)動(dòng)器200與一寫(xiě)驅(qū)動(dòng)器控制塊290。
參考圖11,半導(dǎo)體存儲(chǔ)設(shè)備除所述局部I/O線(xiàn)預(yù)充電塊190’外,與圖4所示半導(dǎo)體存儲(chǔ)設(shè)備類(lèi)似,所以,在此省略關(guān)于上述塊的詳細(xì)描述。
與圖4與11相比,半導(dǎo)體存儲(chǔ)設(shè)備不包括在測(cè)試模式下用以產(chǎn)生一預(yù)定的測(cè)試電壓的測(cè)試電壓供應(yīng)裝置400,或在測(cè)試模式下用以產(chǎn)生一預(yù)定的測(cè)試電壓的寫(xiě)驅(qū)動(dòng)器200,且在正常模式下傳送一輸入數(shù)據(jù)至每一局部I/O線(xiàn)。然而,局部I/O線(xiàn)預(yù)充電塊190’可輸出一預(yù)定測(cè)試電壓至每一局部I/O線(xiàn)對(duì)LIO與LIOB。
而且,局部I/O線(xiàn)預(yù)充電塊190’接收第一測(cè)試模式信號(hào)TM_VCORE與第二測(cè)試模式信號(hào)TM_VSS,以由此在測(cè)試模式下產(chǎn)生一預(yù)定測(cè)試電壓至所述局部I/O線(xiàn)對(duì)LIO與LIOB。
同樣,在圖15所示的半導(dǎo)體存儲(chǔ)設(shè)備中,多個(gè)位線(xiàn)對(duì),例如BL與BLB被耦合至區(qū)段I/O線(xiàn)對(duì)SIO與SIOB,多個(gè)區(qū)段I/O線(xiàn),例如SIO與SIOB被耦合至局部I/O線(xiàn)對(duì)LIO與LIOB,即第一局部I/O線(xiàn)與第二局部I/O線(xiàn)。
有兩個(gè)切換塊一第一個(gè)響應(yīng)于列控制信號(hào)Yi用于連接或斷接位線(xiàn)對(duì)至區(qū)段I/O線(xiàn)對(duì),第二個(gè)響應(yīng)于一數(shù)據(jù)I/O控制信號(hào)iosw用以連接或斷接區(qū)段I/O線(xiàn)對(duì)至局部I/O線(xiàn)對(duì)。
所述預(yù)定測(cè)試電壓由局部I/O線(xiàn)預(yù)充電塊190’產(chǎn)生且被供應(yīng)至局部I/O線(xiàn)對(duì)LIO與LIOB。接著經(jīng)由第二切換塊,預(yù)定測(cè)試電壓被傳送至區(qū)段I/O線(xiàn)對(duì)SIO與SIOB。接著,響應(yīng)于列控制信號(hào)Yi,預(yù)定測(cè)試電壓經(jīng)由第一切換塊被供應(yīng)至位線(xiàn)對(duì)BL與BLB。
圖16為一電路圖,描述如圖15中所示的局部I/O線(xiàn)預(yù)充電塊190’。
如所示,局部I/O線(xiàn)預(yù)充電塊190’包括一反相器、一邏輯NOR門(mén)與六個(gè)晶體管。
在傳統(tǒng)半導(dǎo)體存儲(chǔ)設(shè)備中,局部I/O線(xiàn)預(yù)充電塊包括第一至第三晶體管,每一個(gè)由預(yù)充電命令信號(hào)LIO_RSTB所控制。接著,響對(duì)應(yīng)于預(yù)充電命令信號(hào)LIO_RSTB,局部I/O線(xiàn)預(yù)充電塊預(yù)充電所述核心電壓VCORE至第一與第二局部I/O線(xiàn)LIO與LIOB。
然而,在本發(fā)明中,局部I/O線(xiàn)預(yù)充電塊190’輸出核心電壓VCORE與接地VSS之一至第一與第二局部I/O線(xiàn)對(duì)LIO與LIOB,詳細(xì)地,如果信號(hào)TM_VCORE被啟動(dòng),局部I/O線(xiàn)預(yù)充電塊190’供應(yīng)核心電壓VCORE,即一邏輯高電平信號(hào)至第一與第二局部I/O線(xiàn)LIO與LIOB,且如果信號(hào)TM_VSS被啟動(dòng),則局部I/O線(xiàn)預(yù)充電塊190’供應(yīng)接地VSS,即一邏輯低電平信號(hào),至第一與第二局部I/O線(xiàn)對(duì)LIO與LIOB。
在另一方面,因?yàn)榫植縄/O線(xiàn)預(yù)充電塊190’產(chǎn)生一預(yù)定測(cè)試電壓,用以執(zhí)行半導(dǎo)體存儲(chǔ)設(shè)備之后臺(tái)測(cè)試,因此不可能在測(cè)試模式下供應(yīng)兩種不同的測(cè)試電壓至第一與第二局部I/O線(xiàn)。即,圖15與16所示的半導(dǎo)體存儲(chǔ)設(shè)備的后臺(tái)測(cè)試可基于偶數(shù)與奇數(shù)位線(xiàn)對(duì),而非基于每一位線(xiàn)對(duì)的第一與第二位線(xiàn)被執(zhí)行。
如以上所描述,依據(jù)本發(fā)明的用以在半導(dǎo)體存儲(chǔ)設(shè)備中執(zhí)行一后臺(tái)寫(xiě)測(cè)試的方法包括步驟S10產(chǎn)生至少一測(cè)試命令信號(hào),步驟S20準(zhǔn)備一測(cè)試路徑用以響應(yīng)于測(cè)試命令信號(hào)將所輸出的預(yù)定測(cè)試電壓傳至單位單元,步驟S40供應(yīng)預(yù)定測(cè)試電壓至一局部I/O線(xiàn)對(duì),且S60讀取單位單元之一儲(chǔ)存的數(shù)據(jù)以符合后臺(tái)寫(xiě)測(cè)試的結(jié)果。
而且,在步驟S10中,響應(yīng)于一測(cè)試模式啟動(dòng)信號(hào)自測(cè)試判定塊輸出至少一測(cè)試命令信號(hào)。而且所述測(cè)試判定塊包括多個(gè)測(cè)試命令信號(hào)組,例如兩個(gè)測(cè)試模式信號(hào)、四測(cè)試模式信號(hào)與八測(cè)試電壓控制信號(hào),每一個(gè)依據(jù)后臺(tái)寫(xiě)測(cè)試的目標(biāo)和范圍被輸出。
在依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)設(shè)備中,多個(gè)位線(xiàn)對(duì),例如BL與BLB被耦合至區(qū)段I/O線(xiàn)對(duì)SIO與SIOB,與多個(gè)區(qū)段I/O線(xiàn),例如SIO與SIOB被耦合至局部I/O線(xiàn)對(duì)LIO與LIOB,即一第一局部I/O線(xiàn)與一第二局部I/O線(xiàn)。
有兩個(gè)切換塊一第一個(gè)響應(yīng)于列控制信號(hào)Yi用以連接或斷接位線(xiàn)對(duì)至區(qū)段I/O線(xiàn)對(duì),第二個(gè)響應(yīng)于一數(shù)據(jù)I/O控制信號(hào)iosw,用以連接或斷接區(qū)段I/O線(xiàn)對(duì)至局部I/O線(xiàn)對(duì)。
預(yù)定測(cè)試電壓由寫(xiě)驅(qū)動(dòng)器200’、測(cè)試電壓供應(yīng)裝置400或局部I/O線(xiàn)預(yù)充電塊190’產(chǎn)生且被供應(yīng)至局部線(xiàn)對(duì)LIO與LIOB。接著,經(jīng)由第二切換塊,預(yù)定測(cè)試電壓被傳送至區(qū)段I/O線(xiàn)對(duì)SIO與SIOB,再接著,響應(yīng)于列控制信號(hào)Yi,經(jīng)由第一切換塊,預(yù)定測(cè)試電壓被供應(yīng)至位線(xiàn)對(duì)BL與BLB。
最后地,在步驟S60中,通過(guò)感測(cè)儲(chǔ)存于單位單元中的對(duì)應(yīng)于一準(zhǔn)備的數(shù)據(jù)路徑的數(shù)據(jù),核對(duì)經(jīng)由該準(zhǔn)備的數(shù)據(jù)路徑所輸入之預(yù)定測(cè)試電壓。如果數(shù)據(jù)與預(yù)定測(cè)試電壓不匹配,則半導(dǎo)體存儲(chǔ)設(shè)備具有一錯(cuò)誤。即它意指半導(dǎo)體存儲(chǔ)設(shè)備有一瑕疵單位單元或在每一單位單元與局部I/O線(xiàn)對(duì)之間有一故障數(shù)據(jù)路徑。
在此,參考表2至4,半導(dǎo)體存儲(chǔ)設(shè)備中所執(zhí)行之多個(gè)測(cè)試情形被更加描述。
在本發(fā)明中,測(cè)試可在偶數(shù)與奇數(shù)位線(xiàn)對(duì)、每一位線(xiàn)對(duì)的第一與第二位線(xiàn),或偶數(shù)與奇數(shù)位線(xiàn)對(duì)與每一位線(xiàn)對(duì)的第一與第二位線(xiàn)的基礎(chǔ)上被執(zhí)行。依據(jù)該測(cè)試,測(cè)試控制信號(hào)的數(shù)目是不同的。
在表2與4中,后臺(tái)測(cè)試的代表例被描述。在最大時(shí),后臺(tái)測(cè)試具有16種情形,但16種情形中的一些在后臺(tái)測(cè)試中常常不被使用。例如在四個(gè)位線(xiàn),即偶位線(xiàn)、偶位線(xiàn)杠、奇位線(xiàn)與奇位線(xiàn)杠中的三個(gè)具有相同邏輯值的情形,例如H,H,H與L是不常用的。
為達(dá)成所述多種情形,半導(dǎo)體存儲(chǔ)設(shè)備可接收二個(gè)、四個(gè)或九個(gè)測(cè)試控制信號(hào)。如果半導(dǎo)體存儲(chǔ)設(shè)備包括圖8A與8B或圖10A至10D所描述的測(cè)試判定塊,則半導(dǎo)體存儲(chǔ)設(shè)備可通過(guò)使用最少數(shù)目的測(cè)試控制信號(hào)進(jìn)行后臺(tái)測(cè)試。
而且,在以上所描述之半導(dǎo)體存儲(chǔ)設(shè)備中,預(yù)定測(cè)試電壓被供應(yīng)至局部I/O線(xiàn)對(duì)。然而,可依據(jù)后臺(tái)測(cè)試的目標(biāo)將預(yù)定測(cè)試電壓供應(yīng)至其它。
在本發(fā)明中,雖然通過(guò)簡(jiǎn)化的制造方法與一適中的制造成本被制成,一半導(dǎo)體存儲(chǔ)設(shè)備可執(zhí)行各種可靠性測(cè)試。
此外,因?yàn)椋雽?dǎo)體存儲(chǔ)設(shè)備具有附加模塊且有電線(xiàn)在它的周?chē)鷧^(qū)域以執(zhí)行一可靠性測(cè)試,可減少制造步驟或半導(dǎo)體存儲(chǔ)設(shè)備之覆鍍。
而且,更特定地,通過(guò)在后臺(tái)測(cè)試中供應(yīng)不同測(cè)試電壓至位線(xiàn)對(duì)所組成的第一與第二位線(xiàn),半導(dǎo)體存儲(chǔ)設(shè)備可在不同的類(lèi)型中執(zhí)行后臺(tái)測(cè)試用于一可靠性測(cè)試。
本發(fā)明包括關(guān)于在2004年7月29日向韓國(guó)專(zhuān)利局提交的韓國(guó)專(zhuān)利申請(qǐng)?zhí)朜o.2004-59668的發(fā)明主題,這里參考引用其全部?jī)?nèi)容。
雖然本發(fā)明關(guān)于特別實(shí)施例被描述,然而,各種改變與修改可被達(dá)成而不用脫離如以下申請(qǐng)專(zhuān)利范圍所界定的本發(fā)明精神與范圍對(duì)本專(zhuān)業(yè)技術(shù)人員將是明顯的。
主要組件符號(hào)說(shuō)明YISW 第一開(kāi)關(guān)IOSW 第二開(kāi)關(guān)RTO第一放大電壓VBLP 測(cè)試數(shù)據(jù)電壓WDRV 寫(xiě)驅(qū)動(dòng)器lio0至lio3 局部I/O線(xiàn)sio0至sio3 區(qū)段I/O線(xiàn)BL0至BLS 位線(xiàn)20 單元陣列60 位線(xiàn)感測(cè)放大器100區(qū)段171X譯碼器172位線(xiàn)感測(cè)放大器控制塊174X-路徑控制塊
176 Y譯碼器178 Y-譯碼器控制塊179 局部預(yù)充電信號(hào)產(chǎn)生器190,190’局部I/O線(xiàn)預(yù)充電塊200,200’寫(xiě)驅(qū)動(dòng)器220 數(shù)據(jù)接收塊240 鎖存塊260 測(cè)試電壓產(chǎn)生塊290 寫(xiě)驅(qū)動(dòng)器控制塊400,401,411,412,413 測(cè)試電壓供應(yīng)裝置
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)設(shè)備,用以執(zhí)行可靠性測(cè)試,包括寫(xiě)驅(qū)動(dòng)塊,用以在測(cè)試模式下產(chǎn)生預(yù)定的測(cè)試電壓,且在正常模式下在數(shù)據(jù)存取操作期間將自外部電路輸入的數(shù)據(jù)傳至局部I/O線(xiàn)對(duì)內(nèi);局部I/O線(xiàn)對(duì),其被耦合至所述寫(xiě)驅(qū)動(dòng)塊,用以在所述測(cè)試模式下接收所述預(yù)定的測(cè)試電壓;且單元陣列,其具有多個(gè)單位單元與多個(gè)位線(xiàn)對(duì),所述多個(gè)位線(xiàn)對(duì)分別具有第一與第二位線(xiàn)且耦合到至少一單位單元,用以自每一局部I/O線(xiàn)對(duì)接收所述預(yù)定的測(cè)試電壓,以由此檢查在測(cè)試模式下可靠性測(cè)試的結(jié)果。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)設(shè)備,進(jìn)一步包括多個(gè)區(qū)段I/O線(xiàn)對(duì),每一個(gè)具有第一與第二區(qū)段I/O線(xiàn),且每一個(gè)耦合于每一位線(xiàn)對(duì)與每一局部I/O線(xiàn)對(duì)之間;多個(gè)第一切換塊,響應(yīng)于第一控制信號(hào)用以連接或斷接每一位線(xiàn)對(duì)至每一區(qū)段I/O線(xiàn)對(duì);且多個(gè)第二切換塊,響應(yīng)于第二控制信號(hào)用以連接或斷接每一區(qū)段I/O線(xiàn)對(duì)至每一局部I/O線(xiàn)對(duì);其中,所述第一與第二控制信號(hào)分別對(duì)應(yīng)于被輸入至所述半導(dǎo)體存儲(chǔ)設(shè)備的地址與命令信號(hào)。
3.如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)設(shè)備,進(jìn)一步包括局部I/O線(xiàn)預(yù)充電塊,用以預(yù)充電所述局部I/O線(xiàn)對(duì)。
4.如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中所述寫(xiě)驅(qū)動(dòng)器包括數(shù)據(jù)接收塊,用以接收所述輸入的數(shù)據(jù)信號(hào)、預(yù)充電命令信號(hào)與寫(xiě)使能信號(hào)并產(chǎn)生第一與第二輸出信號(hào);鎖存塊,用以分別接收并鎖存第一與第二輸出信號(hào)以輸出反相第一輸出信號(hào)與反相第二輸出信號(hào);以及測(cè)試電壓產(chǎn)生塊,用以接收所述反相第一輸出信號(hào)、反相第二輸出信號(hào)以及第一與第二測(cè)試模式信號(hào),以由此響應(yīng)于第一與第二測(cè)試模式信號(hào)輸出所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一至每一局部I/O線(xiàn)對(duì)。
5.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述數(shù)據(jù)接收塊包括由所述預(yù)充電命令信號(hào)控制的第一MOS晶體管,用以輸出一核心電壓作為第一輸出信號(hào);由所述輸入的數(shù)據(jù)信號(hào)通過(guò)全局I/O線(xiàn)控制的第二MOS晶體管,用以傳送一接地;由所述寫(xiě)使能信號(hào)控制的第三MOS晶體管,用以輸出自第二MOS晶體管所傳送的接地作為第一輸出信號(hào);由所述預(yù)充電命令信號(hào)控制的第四MOS晶體管,用以輸出核心電壓作為第二輸出信號(hào);第一反相器,用以反相所述輸入的數(shù)據(jù)信號(hào);由反相輸入數(shù)據(jù)信號(hào)通過(guò)全局I/O線(xiàn)控制的第五MOS晶體管,用以傳送一接地;且由所述寫(xiě)使能信號(hào)控制的第六MOS晶體管用以輸出自第二MOS晶體管所傳送的接地作為第二輸出信號(hào)。
6.如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述鎖存塊包括由兩個(gè)環(huán)形連接的反相器所構(gòu)成的第一鎖存單元,用以鎖存第一輸出信號(hào)并輸出反相第一輸出信號(hào)至測(cè)試電壓產(chǎn)生塊;且由兩個(gè)環(huán)形連接的反相器所構(gòu)成的第二鎖存單元,用以鎖存第二輸出信號(hào)并輸出反相第二輸出信號(hào)至測(cè)試電壓產(chǎn)生塊。
7.如權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述測(cè)試電壓產(chǎn)生塊包括第一NOR門(mén),用以接收第一測(cè)試模式信號(hào)與反相第二輸出信號(hào),并根據(jù)關(guān)于所述第一測(cè)試模式信號(hào)與反相第二輸出信號(hào)的邏輯NOR操作結(jié)果產(chǎn)生第一上拉信號(hào);第二NOR門(mén),用以接收第二測(cè)試模式信號(hào)和反相第一輸出信號(hào),且輸出關(guān)于所述第一測(cè)試模式信號(hào)與反相第二輸出信號(hào)的邏輯NOR操作的第一結(jié)果信號(hào);第三反相器,用以反相所述第一結(jié)果信號(hào)以由此產(chǎn)生作為第一下拉信號(hào);第三NOR門(mén),用以接收第一測(cè)試模式信號(hào)與反相第一輸出信號(hào),并依據(jù)關(guān)于所述第一測(cè)試模式信號(hào)與反相第一輸出信號(hào)的邏輯NOR操作的結(jié)果產(chǎn)生一第二上拉信號(hào);第四NOR門(mén),用以接收第二測(cè)試模式信號(hào)與反相第二輸出信號(hào),并輸出關(guān)于第一測(cè)試模式信號(hào)與反相第二輸出信號(hào)的邏輯NOR操作的第二結(jié)果信號(hào);第三反相器,用以反相所述第二結(jié)果信號(hào)以由此產(chǎn)生作為第二下拉信號(hào);由所述第一上拉信號(hào)控制的第七M(jìn)OS晶體管,用以向第二局部I/O線(xiàn)供應(yīng)一核心電壓作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一;由所述第一下拉信號(hào)控制的第八MOS晶體管,用以向第一局部I/O線(xiàn)供應(yīng)一接地作為所述輸入的數(shù)據(jù)信號(hào)和預(yù)定的測(cè)試電壓之一;由所述第二上拉信號(hào)控制的第九MOS晶體管,用以向第二局部I/O線(xiàn)供應(yīng)一核心電壓作為所述輸入的數(shù)據(jù)信號(hào)和預(yù)定的測(cè)試電壓之一;且由所述第二下拉信號(hào)控制的第十MOS晶體管,用以向第二局部I/O線(xiàn)供應(yīng)一接地作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一。
8.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,響應(yīng)于自半導(dǎo)體存儲(chǔ)設(shè)備外部所輸入的寫(xiě)命令信號(hào)和測(cè)試命令信號(hào),所述寫(xiě)使能信號(hào)被啟動(dòng)。
9.如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述寫(xiě)驅(qū)動(dòng)器包括數(shù)據(jù)接收塊,用以接收所述輸入的數(shù)據(jù)信號(hào)、預(yù)充電命令信號(hào)和寫(xiě)使能信號(hào),并產(chǎn)生第一與第二輸出信號(hào);鎖存塊,用以分別接收并鎖存第一與第二輸出信號(hào)以輸出一反相第一輸出信號(hào)與一反相第二輸出信號(hào);以及測(cè)試電壓產(chǎn)生塊,用以接收所述反相第一輸出信號(hào)、反相第二輸出信號(hào)、第一測(cè)試模式信號(hào)、第二測(cè)試模式信號(hào)、第三測(cè)試模式信號(hào)與一第四測(cè)試模式信號(hào)以由此響應(yīng)于第一至第四測(cè)試模式信號(hào)輸出所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一至每一局部I/O線(xiàn)對(duì)。
10.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中所述數(shù)據(jù)接收塊包括由預(yù)充電命令信號(hào)控制的第一MOS晶體管,用以輸出一核心電壓作為第一輸出信號(hào);由所述輸入的數(shù)據(jù)信號(hào)通過(guò)全局I/O線(xiàn)控制的第二MOS晶體管,用以傳送一接地;由寫(xiě)使能信號(hào)控制的第三MOS晶體管,用以輸出自第二MOS晶體管所傳送的接地作為第一輸出信號(hào);由所述預(yù)充電命令信號(hào)控制的第四MOS晶體管,用以輸出一核心電壓作為第二輸出信號(hào);第一反相器,用以反相所述輸入的數(shù)據(jù)信號(hào);由反相輸入的數(shù)據(jù)信號(hào)通過(guò)全局I/O線(xiàn)控制的第五MOS晶體管,用以傳送一接地;且由所述寫(xiě)使能信號(hào)控制的第六MOS晶體管,用以輸出自第二MOS晶體管所傳送的接地作為第二輸出信號(hào)。
11.如權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中鎖存塊包括由兩個(gè)環(huán)形連接的反相器所構(gòu)成的第一鎖存單元,用以鎖存第一輸出信號(hào)并輸出一反相第一輸出信號(hào)至測(cè)試電壓產(chǎn)生塊;且由兩個(gè)環(huán)形連接的反相器所構(gòu)成的第二鎖存單元,用以鎖存第二輸出信號(hào)并輸出一反相第二輸出信號(hào)至測(cè)試電壓產(chǎn)生塊。
12.如權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述測(cè)試電壓產(chǎn)生塊包括第一NOR門(mén),用以接收第一測(cè)試模式信號(hào)與反相第二輸出信號(hào)并根據(jù)關(guān)于所述第一測(cè)試模式信號(hào)與反相第二輸出信號(hào)的邏輯NOR操作的結(jié)果產(chǎn)生第一上拉信號(hào);第二NOR門(mén),用以接收第二測(cè)試模式信號(hào)與反相第一輸出信號(hào)且輸出關(guān)于所述第二測(cè)試模式信號(hào)與反相第二輸出信號(hào)的邏輯NOR操作的第一結(jié)果信號(hào);第三反相器,用以反相第一結(jié)果信號(hào)以由此產(chǎn)生作為第一下拉信號(hào);第三NOR門(mén),用以接收第三測(cè)試模式信號(hào)與反相第一輸出信號(hào)并依據(jù)關(guān)于所述第三測(cè)試模式信號(hào)與反相第一輸出信號(hào)的邏輯NOR操作的結(jié)果產(chǎn)生第二上拉信號(hào);第四NOR門(mén),用以接收第四測(cè)試模式信號(hào)與反相第二輸出信號(hào)并輸出關(guān)于第四測(cè)試模式信號(hào)與反相第二輸出信號(hào)的邏輯NOR操作的一第二結(jié)果信號(hào);第三反相器,用以反相第二結(jié)果信號(hào)以由此產(chǎn)生作為一第二下拉信號(hào);由所述第一上拉信號(hào)控制的第七M(jìn)OS晶體管,用以向第一局部I/O線(xiàn)供應(yīng)核心電壓作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一;由所述第一下拉信號(hào)控制的第八MOS晶體管,用以向第一局部I/O線(xiàn)供應(yīng)一接地作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一;由所述第二上拉信號(hào)控制的第九MOS晶體管,用以向第二局部I/O線(xiàn)供應(yīng)一核心電壓作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一;以及由所述第二下拉信號(hào)控制的第十MOS晶體管,用以向第二局部I/O線(xiàn)供應(yīng)一接地作為所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一。
13.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,響應(yīng)于自所述半導(dǎo)體存儲(chǔ)設(shè)備外部所輸入的寫(xiě)命令信號(hào)與測(cè)試命令信號(hào),所述寫(xiě)使能信號(hào)被啟動(dòng)。
14.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)設(shè)備,進(jìn)一步包括由測(cè)試模式使能信號(hào)所使能的測(cè)試判定塊,用以輸出多個(gè)測(cè)試控制信號(hào)至寫(xiě)驅(qū)動(dòng)器。
15.如權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述可靠性測(cè)試以奇數(shù)與偶數(shù)位線(xiàn)對(duì)、每一位線(xiàn)對(duì)的第一與第二位線(xiàn),以及奇數(shù)與偶數(shù)位線(xiàn)對(duì)與每一位線(xiàn)對(duì)的第一與第二位線(xiàn)之一為基礎(chǔ)被執(zhí)行。
16.如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述寫(xiě)驅(qū)動(dòng)器包括偶數(shù)寫(xiě)驅(qū)動(dòng)器,其耦合至偶數(shù)位線(xiàn)對(duì);以及奇數(shù)寫(xiě)驅(qū)動(dòng)器,其耦合至奇數(shù)位線(xiàn)對(duì)。
17.一種半導(dǎo)體存儲(chǔ)設(shè)備,用以執(zhí)行可靠性測(cè)試,包括測(cè)試電壓產(chǎn)生塊,用以在測(cè)試模式下產(chǎn)生一預(yù)定的測(cè)試電壓;局部I/O線(xiàn)對(duì),其耦合至測(cè)試電壓產(chǎn)生塊,用以在測(cè)試模式下接收預(yù)定的測(cè)試電壓;以及單元陣列,其具有多個(gè)單位單元與多個(gè)位線(xiàn)對(duì),所述多個(gè)位線(xiàn)對(duì)分別具有第一與第二位線(xiàn)且耦合到至少一個(gè)單位單元,用以自每一局部I/O線(xiàn)對(duì)接收所述預(yù)定的測(cè)試電壓,以由此檢查在測(cè)試模式下可靠性測(cè)試的結(jié)果。
18.如權(quán)利要求17所述的半導(dǎo)體存儲(chǔ)設(shè)備,進(jìn)一步包括局部I/O線(xiàn)預(yù)充電塊,用以預(yù)充電局部I/O線(xiàn)對(duì);以及寫(xiě)驅(qū)動(dòng)器,用以在一數(shù)據(jù)存取操作期間將自一外部電路所輸入的數(shù)據(jù)傳至所述局部I/O線(xiàn)對(duì)內(nèi)。
19.如權(quán)利要求18所述的半導(dǎo)體存儲(chǔ)設(shè)備,進(jìn)一步包括由測(cè)試模式使能信號(hào)所使能的測(cè)試判定塊,用以輸出多個(gè)測(cè)試控制信號(hào)至寫(xiě)驅(qū)動(dòng)器。
20.如權(quán)利要求19所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述可靠性測(cè)試以奇數(shù)與偶數(shù)位線(xiàn)對(duì)、每一位線(xiàn)對(duì)的第一與第二位線(xiàn),以及奇數(shù)與偶數(shù)位線(xiàn)對(duì)與每一位線(xiàn)對(duì)的第一與第二位線(xiàn)之一為基礎(chǔ)被執(zhí)行。
21.如權(quán)利要求20所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述測(cè)試電壓產(chǎn)生塊包括反相器,用以反相第一測(cè)試電壓控制信號(hào);第一控制晶體管,響應(yīng)于所述反相器的輸出信號(hào)用以輸出邏輯高電平電壓至局部I/O線(xiàn)對(duì)的第一局部I/O線(xiàn);第二控制晶體管,響應(yīng)于第二測(cè)試電壓控制信號(hào)用以輸出邏輯低電平電壓至局部I/O線(xiàn)對(duì)的第一局部I/O線(xiàn);第三控制晶體管,響應(yīng)于反相器的輸出信號(hào)用以輸出邏輯高電平電壓至局部I/O線(xiàn)對(duì)的第二局部I/O線(xiàn);第四控制晶體管,響應(yīng)于第二測(cè)試電壓控制信號(hào)用以輸出邏輯低電平電壓至局部I/O線(xiàn)對(duì)的第二局部I/O線(xiàn)。
22.如權(quán)利要求20所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述測(cè)試電壓產(chǎn)生塊包括第一反相器,用以反相第一測(cè)試電壓控制信號(hào);第一控制晶體管,響應(yīng)于第一反相器的輸出信號(hào)用以輸出邏輯高電平電壓至局部I/O線(xiàn)對(duì)的第一局部I/O線(xiàn);第二控制晶體管,響應(yīng)于第二測(cè)試電壓控制信號(hào)用以輸出邏輯低電平電壓至局部I/O線(xiàn)對(duì)的第一局部I/O線(xiàn);第二反相器,用以反相第三測(cè)試電壓控制信號(hào);第三控制晶體管,響應(yīng)于第二反相器的輸出信號(hào)用以輸出邏輯高電平電壓至局部I/O線(xiàn)對(duì)的第二局部I/O線(xiàn);第四控制晶體管,響應(yīng)于第四測(cè)試電壓控制信號(hào)用以輸出邏輯低電平電壓至局部I/O線(xiàn)對(duì)的第二局部I/O線(xiàn)。
23.如權(quán)利要求20所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述測(cè)試電壓產(chǎn)生塊包括偶數(shù)測(cè)試電壓產(chǎn)生塊,其耦合至所述偶數(shù)位線(xiàn)對(duì);以及奇數(shù)測(cè)試電壓產(chǎn)生塊,其耦合至所述奇數(shù)位線(xiàn)對(duì)。
24.一種半導(dǎo)體存儲(chǔ)設(shè)備,用以執(zhí)行可靠性測(cè)試,包括局部I/O線(xiàn)預(yù)充電塊,用以在測(cè)試模式下產(chǎn)生預(yù)定的測(cè)試電壓,且在正常模式下產(chǎn)生核心電壓作為局部I/O線(xiàn)預(yù)充電電壓;局部I/O線(xiàn)對(duì),其被耦合至局部I/O線(xiàn)預(yù)充電塊,用以在所述測(cè)試模式下接收預(yù)定的測(cè)試電壓;以及單元陣列,其具有多個(gè)單位單元與多個(gè)位線(xiàn)對(duì),所述多個(gè)位線(xiàn)對(duì)分別具有第一與第二位線(xiàn)且耦合至至少一單位單元用以自每一局部I/O線(xiàn)對(duì)接收預(yù)定的測(cè)試電壓,以由此在測(cè)試模式下檢查可靠性測(cè)試的結(jié)果。
25.如權(quán)利要求24所述的半導(dǎo)體存儲(chǔ)設(shè)備,進(jìn)一步包括寫(xiě)驅(qū)動(dòng)器,用以在正常模式下在數(shù)據(jù)存取操作期間將自外部電路所輸入的數(shù)據(jù)傳至局部I/O線(xiàn)對(duì)內(nèi)。
26.如權(quán)利要求25所述的半導(dǎo)體存儲(chǔ)設(shè)備,進(jìn)一步包括由測(cè)試模式使能信號(hào)所使能的測(cè)試判定塊,用以輸出多個(gè)測(cè)試控制信號(hào)至寫(xiě)驅(qū)動(dòng)器。
27.如權(quán)利要求26所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述可靠性測(cè)試以偶數(shù)與奇數(shù)位線(xiàn)對(duì)之一為基礎(chǔ)被執(zhí)行。
28.如權(quán)利要求27所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述局部I/O線(xiàn)預(yù)充電塊包括預(yù)充電塊,用以在正常模式期間預(yù)充電局部I/O線(xiàn)對(duì)為核心電壓,以及在測(cè)試模式期間響應(yīng)第一測(cè)試控制信號(hào)輸出邏輯高電平電壓至局部I/O線(xiàn)對(duì);接地供應(yīng)塊,用以在測(cè)試模式下響應(yīng)第二測(cè)試控制信號(hào)輸出邏輯低電平電壓至局部I/O線(xiàn)對(duì);以及控制塊,用以在正常模式與測(cè)試模式下接收預(yù)充電命令信號(hào)與第一測(cè)試控制信號(hào)以由此控制所述預(yù)充電塊。
29.如權(quán)利要求28所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述控制塊包括反相器,用以轉(zhuǎn)換第一測(cè)試控制信號(hào);邏輯NOR門(mén),用以接收所述反相器的輸出信號(hào)與預(yù)充電命令信號(hào)以產(chǎn)生在反相器的輸出信號(hào)與預(yù)充電命令信號(hào)之間的邏輯NOR操作的結(jié)果信號(hào)。
30.如權(quán)利要求29所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述預(yù)充電塊與接地供應(yīng)塊分別由三個(gè)MOS晶體管所構(gòu)成。
31.一種用以在半導(dǎo)體存儲(chǔ)設(shè)備中執(zhí)行后臺(tái)寫(xiě)測(cè)試的方法,包括步驟(a)產(chǎn)生至少一個(gè)測(cè)試命令信號(hào);(b)準(zhǔn)備一測(cè)試路徑,用以將響應(yīng)所述測(cè)試命令信號(hào)輸出的一預(yù)定測(cè)試電壓發(fā)送進(jìn)單位單元;(c)供應(yīng)所述預(yù)定測(cè)試電壓至局部I/O線(xiàn)對(duì);且(d)讀取所述單位單元的存儲(chǔ)數(shù)據(jù)以符合后臺(tái)寫(xiě)測(cè)試的結(jié)果。
32.如權(quán)利要求31所述的方法,其中在步驟(a)中,響應(yīng)于自外部電路所輸入的測(cè)試模式啟動(dòng)信號(hào)自測(cè)試判定塊輸出至少一個(gè)測(cè)試命令信號(hào)。
33.如權(quán)利要求31所述的方法,其中,所述測(cè)試判定塊依據(jù)后臺(tái)寫(xiě)測(cè)試的目標(biāo)與范圍,輸出兩測(cè)試模式信號(hào)組、四測(cè)試模式信號(hào)組與八測(cè)試電壓控制信號(hào)組之一。
34.一種半導(dǎo)體存儲(chǔ)設(shè)備,用以執(zhí)行后臺(tái)測(cè)試,包括測(cè)試判定塊,用以確定后臺(tái)寫(xiě)測(cè)試的目標(biāo)與范圍并產(chǎn)生至少一個(gè)測(cè)試控制信號(hào);測(cè)試電壓產(chǎn)生塊,用以響應(yīng)于自測(cè)試判定塊輸出的測(cè)試控制信號(hào)輸出至少一個(gè)預(yù)定測(cè)試電壓至每一數(shù)據(jù)線(xiàn);測(cè)試執(zhí)行塊,其通過(guò)每一數(shù)據(jù)線(xiàn)耦合至所述測(cè)試電壓產(chǎn)生塊,用以接收所述預(yù)定測(cè)試電壓以檢查每一數(shù)據(jù)路徑與每一單位單元的故障。
35.如權(quán)利要求34所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述測(cè)試判定塊被自所述半導(dǎo)體存儲(chǔ)設(shè)備的輸出側(cè)所輸入的測(cè)試模式使能信號(hào)所使能。
36.如權(quán)利要求34所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述測(cè)試判定塊依據(jù)后臺(tái)寫(xiě)測(cè)試的目標(biāo)與范圍,輸出兩測(cè)試模式信號(hào)組、四測(cè)試模式信號(hào)組與八測(cè)試電壓控制信號(hào)組之一。
37.如權(quán)利要求36所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述后臺(tái)測(cè)試依據(jù)后臺(tái)寫(xiě)測(cè)試的目標(biāo)與范圍以偶數(shù)與奇數(shù)位線(xiàn)對(duì)、每一位線(xiàn)對(duì)的第一與第二位線(xiàn),以及偶數(shù)與奇數(shù)位線(xiàn)對(duì)與每一位線(xiàn)對(duì)的第一與第二位線(xiàn)之一為基礎(chǔ)被執(zhí)行。
38.如權(quán)利要求37所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,在數(shù)據(jù)存取操作期間用以將自所述半導(dǎo)體存儲(chǔ)設(shè)備的外部所輸入的數(shù)據(jù)傳進(jìn)局部I/O線(xiàn)對(duì)的寫(xiě)驅(qū)動(dòng)器在測(cè)試模式期間被用作測(cè)試電壓產(chǎn)生塊。
39.如權(quán)利要求38所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述寫(xiě)驅(qū)動(dòng)器包括數(shù)據(jù)接收塊,用以接收所述輸入的數(shù)據(jù)信號(hào),預(yù)充電命令信號(hào)與寫(xiě)使能信號(hào),并產(chǎn)生第一與第二輸出信號(hào);鎖存塊,用以分別接收并鎖存第一與第二輸出信號(hào)以輸出反相第一輸出信號(hào)與反相第二輸出信號(hào);且所述測(cè)試電壓產(chǎn)生塊用以接收所述反相第一輸出信號(hào)、反相第二輸出信號(hào)與第一與第二測(cè)試模式信號(hào),以由此響應(yīng)于第一與第二測(cè)試模式信號(hào)輸出所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一至每一局部I/O線(xiàn)對(duì)。
40.如權(quán)利要求38所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述寫(xiě)驅(qū)動(dòng)器包括數(shù)據(jù)接收塊,用以接收所述輸入的數(shù)據(jù)信號(hào)、一預(yù)充電命令信號(hào)與一寫(xiě)使能信號(hào)且產(chǎn)生第一與第二輸出信號(hào);鎖存塊,用以分別接收并鎖存第一與第二輸出信號(hào)以輸出反相第一輸出信號(hào)與反相第二輸出信號(hào);以及電壓產(chǎn)生塊,用以接收所述反相第一輸出信號(hào)、反相第二輸出信號(hào)、第一測(cè)試模式信號(hào)、第二測(cè)試模式信號(hào)、第三測(cè)試模式信號(hào)與一第四測(cè)試模式信號(hào),以由此響應(yīng)于第一至第四測(cè)試模式信號(hào)輸出所述輸入的數(shù)據(jù)信號(hào)與預(yù)定的測(cè)試電壓之一至每一局部I/O線(xiàn)對(duì)。
41.如權(quán)利要求37所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,在正常模式下,用以產(chǎn)生核心電壓作為局部I/O線(xiàn)預(yù)充電電壓的局部I/O線(xiàn)預(yù)充電塊在測(cè)試模式下被用作測(cè)試電壓產(chǎn)生塊。
42.如權(quán)利要求41所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述局部I/O線(xiàn)預(yù)充電塊包括預(yù)充電塊,在正常模式期間用以預(yù)充電局部I/O線(xiàn)對(duì)為所述核心電壓,且在測(cè)試模式期間響應(yīng)第一測(cè)試控制信號(hào)輸出邏輯高電平電壓至局部I/O線(xiàn)對(duì);接地供應(yīng)塊,用以在測(cè)試模式期間響應(yīng)第二測(cè)試控制信號(hào)輸出一邏輯低電平電壓至局部I/O線(xiàn)對(duì);以及控制塊,用以在正常模式與測(cè)試模式期間接收預(yù)充電命令信號(hào)與第一測(cè)試控制信號(hào)以由此控制預(yù)充電塊。
43.如權(quán)利要求34所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述測(cè)試執(zhí)行塊包括單元陣列,其具有多個(gè)單位單元,每一個(gè)用以?xún)?chǔ)存所輸入的數(shù)據(jù);感測(cè)放大塊,用以感測(cè)與放大存儲(chǔ)于單元陣列中的數(shù)據(jù);以及位線(xiàn)對(duì),用以在單元陣列與感測(cè)放大塊之間傳遞數(shù)據(jù)。
44.如權(quán)利要求43所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述數(shù)據(jù)路徑包括區(qū)段I/O線(xiàn)對(duì),每一個(gè)具有第一與第二區(qū)段I/O線(xiàn)且每一個(gè)耦合至每一位線(xiàn)對(duì);第一切換塊,響應(yīng)于第一控制信號(hào)用以連接或斷接每一位線(xiàn)對(duì)至每一區(qū)段I/O線(xiàn)對(duì);局部I/O線(xiàn)對(duì),每一個(gè)具有第一與第二局部I/O線(xiàn)且每一個(gè)耦合至每一區(qū)段I/O對(duì);以及第二切換塊,響應(yīng)于第二控制信號(hào)用以連接或斷接每一區(qū)段I/O線(xiàn)對(duì)至每一局部I/O線(xiàn)對(duì);且其中,所述第一與第二控制信號(hào)分別對(duì)應(yīng)于自半導(dǎo)體存儲(chǔ)設(shè)備的外部所輸入的命令信號(hào)和地址。
45.如權(quán)利要求44所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述數(shù)據(jù)線(xiàn)為所述局部I/O線(xiàn)對(duì)。
46.如權(quán)利要求44所述的半導(dǎo)體存儲(chǔ)設(shè)備,其中,所述數(shù)據(jù)線(xiàn)為所述區(qū)段I/O線(xiàn)對(duì)。
全文摘要
一種半導(dǎo)體存儲(chǔ)設(shè)備用以執(zhí)行一可靠性測(cè)試,包括寫(xiě)驅(qū)動(dòng)塊,用以在測(cè)試模式下產(chǎn)生一預(yù)定的測(cè)試電壓且在正常模式下在數(shù)據(jù)存取操作中將自一外部電路輸入的數(shù)據(jù)傳遞進(jìn)入局部I/O線(xiàn)對(duì),局部I/O線(xiàn)對(duì)耦合至寫(xiě)驅(qū)動(dòng)塊,用以在測(cè)試模式下接收所述預(yù)定的測(cè)試電壓,以及單元陣列,其具有多個(gè)單位單元與多個(gè)位線(xiàn)對(duì),所述多個(gè)位線(xiàn)對(duì)分別具有第一與第二位線(xiàn)且耦合至至少一單位單元,用以自每一個(gè)局部I/O線(xiàn)對(duì)接收所述預(yù)定的測(cè)試電壓,以由此檢查在測(cè)試模式下可靠性測(cè)試的結(jié)果。
文檔編號(hào)G11C7/00GK1728283SQ200410011518
公開(kāi)日2006年2月1日 申請(qǐng)日期2004年12月31日 優(yōu)先權(quán)日2004年7月29日
發(fā)明者都昌鎬 申請(qǐng)人:海力士半導(dǎo)體有限公司