專利名稱：一種非揮發(fā)性記憶體及其運(yùn)作方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種非揮發(fā)性記憶體以及其寫(xiě)入(program)與擦除(erase)的方法，尤指一種電可擦除且可程序只讀記憶體(electrically erasableprogrammable read-only memory，EEPROM)以及其寫(xiě)入與擦除的方法。
背景技術(shù)：
電可擦除且可程序只讀記憶體為非揮發(fā)性記憶體的一種，其結(jié)構(gòu)與一般的可擦除且可程序只讀存儲(chǔ)器(EPROM)類似，也是具有一用來(lái)儲(chǔ)存電荷(charge)的浮置閘極(floating gate)與一用來(lái)控制資料存取的控制閘極(control gate)。在數(shù)目龐大的記憶胞(memory cell)中，每一個(gè)記憶胞均包含浮置閘極用來(lái)儲(chǔ)存代表信息的電荷。當(dāng)記憶胞的浮置閘極被充電后，記憶胞的臨界電壓(threshold voltage，Vth)將會(huì)改變，以致于被充電的記憶胞在執(zhí)行讀取過(guò)程中被尋址時(shí)將不會(huì)導(dǎo)通，而此不導(dǎo)通的記憶胞將會(huì)被感測(cè)電路視為二進(jìn)制數(shù)系統(tǒng)中的0或1的狀態(tài)；而未被充電的記憶胞則相對(duì)會(huì)被視為1或0的狀態(tài)。與可擦除且可程序只讀存儲(chǔ)器相較，電可擦除且可程序只讀記憶體在進(jìn)行資料清除與重新輸入時(shí)，可以一個(gè)位一個(gè)位(bit by bit)的做，即具有業(yè)界所稱可位尋址化(byte addressable)的優(yōu)點(diǎn)，而不像可擦除且可程序只讀存儲(chǔ)器必須整個(gè)一起進(jìn)行。
若與在市場(chǎng)上快速成長(zhǎng)的閃存(flash memory)相較，電可擦除且可程序只讀記憶體仍然具有可以讓資料局部修改的優(yōu)點(diǎn)。因?yàn)殚W存在進(jìn)行記憶清除時(shí)，也是無(wú)法進(jìn)行“一個(gè)位一個(gè)位”的工作，而是以“一塊一塊”(block byblock)的方式來(lái)進(jìn)行。由于電可擦除且可程序只讀記憶體所具有的可位尋址寫(xiě)入/擦除(byte program/erase)的特性，使它非常適合被應(yīng)用于內(nèi)建(embedded)的功能，如手機(jī)中的電話簿。此外，電可擦除且可程序只讀記憶體產(chǎn)品一般而言高信賴度表現(xiàn)(high reliability performance)良好，更加強(qiáng)其在必需經(jīng)歷重復(fù)寫(xiě)入、讀取與清除的應(yīng)用領(lǐng)域的適用性。
請(qǐng)參考圖1，圖1為一已知的電可擦除且可程序只讀存儲(chǔ)元件10的剖面圖。如圖1所示，已知電可擦除且可程序只讀存儲(chǔ)元件10設(shè)置于一半導(dǎo)體芯片11之上，且半導(dǎo)體芯片11包含有一P型硅基底12。電可擦除且可程序只讀存儲(chǔ)元件10包含有一記憶胞(memory cell)14，記憶胞14中又包含有一源極區(qū)域16、一汲極區(qū)域18設(shè)置于P型硅基底12的表面，以及一位于源極區(qū)域16與汲極區(qū)域18之間的信道區(qū)域22，且源極區(qū)域16與汲極區(qū)域18均為N型重?fù)诫s區(qū)域(N-typeheavy doped regions)。記憶胞14另包含有一隧穿氧化層(tunnel oxidelayer)24設(shè)置于P型硅基底12的一上表面25，且隧穿氧化層24覆蓋住信道區(qū)域22，一浮置閘極26設(shè)置于隧穿氧化層24的表面，一介電層28覆蓋住浮置閘極26，以及一控制閘極32設(shè)置于介電層28以及隧穿氧化層24的表面。
電可擦除且可程序只讀存儲(chǔ)元件10中另包含有一N型選擇晶體管(selectgate transistor)34，N型選擇晶體管34包含有一源極區(qū)域36、一汲極區(qū)域以及一閘極38，由于N型選擇晶體管34的汲極區(qū)域與記憶胞14的源極區(qū)域16相重疊，故在此不做特別的標(biāo)示，此外，N型選擇晶體管34的一源極區(qū)域36被電連接至位線(bit line，BL)。
當(dāng)記憶胞14被選取(select)進(jìn)行一寫(xiě)入操作(programming)時(shí)，一正高壓電位(high positive potential，例如+12V)將會(huì)被施加于控制閘極32之上，并且N型選擇晶體管34將會(huì)被開(kāi)啟(turned on)以將一施加于位線上的寫(xiě)入電位(program potential，例如-2.5V)傳導(dǎo)至記憶胞14的源極區(qū)域16，同時(shí)電連接P型硅基底12的端子42為接地(ground)。此時(shí)，由于寫(xiě)入電位以及P型硅基底12的電位均明顯低于施加于控制閘極32之上的正電位，高電位差(highpotential difference)于是存在，并產(chǎn)生一橫跨隧穿氧化層24的電場(chǎng)(electric field)。因此，自源極區(qū)域16流向汲極區(qū)域18的電子，將會(huì)因?yàn)榇穗妶?chǎng)的存在而獲得動(dòng)能(kinetic energy)，進(jìn)而由福樂(lè)諾漢穿隧機(jī)制(Fowler-Nordheim tunneling mechanism，F(xiàn)N tunneling mechanism)改變加速方向穿越隧穿氧化層24，射入(inject into)浮置閘極26并陷于(trapped in)浮置閘極26之中，完成寫(xiě)入的操作，N型記憶胞14的臨界電壓并因而被提高。
當(dāng)記憶胞14被選取進(jìn)行一擦除操作(erasing)時(shí)，一負(fù)高壓的電位(例如-12V)將會(huì)被施加于控制閘極32之上，并且N型選擇晶體管34將會(huì)被開(kāi)啟以將一施加于位線上的擦除電位(erase potential，例如+2.5V)傳導(dǎo)至記憶胞14的源極區(qū)域16，同時(shí)，電連接至P型硅基底12的端子42為接地。由于擦除電位以及P型硅基底12的電位均明顯高于施加于控制閘極32之上的電位，不僅記憶胞14的信道區(qū)域22不會(huì)被導(dǎo)通，高電位差于是存在，并產(chǎn)生一橫跨隧穿氧化層24的電場(chǎng)(與寫(xiě)入時(shí)的電場(chǎng)方向相反)。此時(shí)，儲(chǔ)存于浮置閘極26的電子朝信道區(qū)22的位置聚集，由于福樂(lè)諾漢穿隧機(jī)制，使浮置閘極26內(nèi)的電子被吸出至信道區(qū)22，以完成擦除的操作。
在已知技術(shù)中，不論是進(jìn)行寫(xiě)入操作或是擦除操作時(shí)，均是利用福樂(lè)諾漢穿隧機(jī)制(Fowler-Nordheim mechanism)來(lái)對(duì)浮置閘極充電或放電。這樣的方式，其實(shí)有其先天上的限制，即電子的福樂(lè)諾漢穿隧行為，在較低電位差所形成的電場(chǎng)的下，完全不可能發(fā)生。也就是說(shuō)，必定要在存在一高電位差的前提的下，才會(huì)發(fā)生這樣的行為，因此，寫(xiě)入以及擦除的速度都很慢。同時(shí)，已知技術(shù)中電子經(jīng)由如圖1所示的一隧穿窗(tunnel window)44來(lái)進(jìn)出浮置閘極26，由于隧穿窗44內(nèi)的隧穿氧化層24特別薄，有利于電子的隧穿以改善記憶體組件的表現(xiàn)，但是，卻又遭遇到制造上的問(wèn)題。
如圖1所示，已知技術(shù)的記憶胞14中，在制作隧穿窗44的前，會(huì)在靠近源極區(qū)域16以及汲極區(qū)域18的部分信道區(qū)域22內(nèi)，分別制作一埋藏植入?yún)^(qū)域(buried implant region)46，且埋藏植入?yún)^(qū)域46為N型輕摻雜區(qū)域(N-typelightly doped regions)。制作埋藏植入?yún)^(qū)域46的目的在于提高隧穿速率，進(jìn)而改善寫(xiě)入的速度，以及改善熱電子的射入(hot electron injection)。由于隧穿窗44的位置必需位于埋藏植入?yún)^(qū)域46之內(nèi)，因此，當(dāng)進(jìn)行對(duì)準(zhǔn)時(shí)，十分的不容易?；谶@樣的考慮，隧穿窗44的大小不太可能縮小，以避免對(duì)不準(zhǔn)(misalignment)的問(wèn)題，但也因而造成記憶胞14縮小(shrinkage)時(shí)的阻礙。雖然在一些先前技術(shù)中，也曾經(jīng)教導(dǎo)如何制作非常小尺寸的隧穿窗，但是這些方法的步驟都很繁瑣，不但增加了制造的復(fù)雜度，也提高了產(chǎn)品的成本。
因此，如何發(fā)展出一種新的電可擦除且可程序只讀記憶體結(jié)構(gòu)，其可以在較低的操作電壓之下執(zhí)行寫(xiě)入與擦除以加快操作速度，同時(shí)又不需要隧穿窗的結(jié)構(gòu)使記憶胞的尺寸可以縮小，且完全不增加制造的復(fù)雜度以及產(chǎn)品的成本，便成為一十分重要的課題。

發(fā)明內(nèi)容
因此本發(fā)明的主要目的在于提供一種電可擦除且可程序只讀憶體結(jié)構(gòu)以及其寫(xiě)入與擦除的方法，以解決上述問(wèn)題。
本發(fā)明提供一種寫(xiě)入以及擦除電可擦除且可程序只讀存儲(chǔ)元件的方法，該方法包含有一經(jīng)由寫(xiě)入位線的價(jià)帶至價(jià)帶隧穿引發(fā)熱電子寫(xiě)入以及一經(jīng)由擦除位線的福樂(lè)諾漢穿隧擦除。該電可擦除且可程序只讀存儲(chǔ)元件包含有一P型晶體管，一N型晶體管，以及一雙閘極P型晶體管。該P(yáng)型晶體管的源極電連接至該寫(xiě)入位線，該N型晶體管的源極電連接至該擦除位線，且該雙閘極P型晶體管的汲極電連接至該P(yáng)型晶體管的汲極以及該N型晶體管的汲極。
本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件采用一P型的電可擦除且可程序只讀記憶胞來(lái)取代N型的電可擦除且可程序只讀記憶胞，再利用電連接至寫(xiě)入位線的P型選擇晶體管來(lái)進(jìn)行價(jià)帶至價(jià)帶隧穿引發(fā)熱電子寫(xiě)入，并利用電連接至擦除位線的N型選擇晶體管來(lái)進(jìn)行福樂(lè)諾漢穿隧擦除。因?yàn)閮r(jià)帶至價(jià)帶隧穿引發(fā)熱電子現(xiàn)象可以產(chǎn)生可觀的電流，故價(jià)帶至價(jià)帶隧穿引發(fā)的熱電子射入明顯較福樂(lè)諾漢穿隧所產(chǎn)生的熱電子射入快速，將可以大幅改善寫(xiě)入的速度。另外，由于寫(xiě)入的效率明顯提高，本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件結(jié)構(gòu)中，已知技術(shù)所采用的隧穿窗可以被一般的隧穿氧化層所取代，完全避免了已知技術(shù)中因?qū)Σ粶?zhǔn)而衍生的制造復(fù)雜化以及成本提高的問(wèn)題，同時(shí)組件尺寸縮小時(shí)不會(huì)遭遇到困難。此外，操作電壓也可明顯降低，對(duì)目前工業(yè)界普遍以輕薄短小為制作原則的趨勢(shì)而言，適用范圍又更加擴(kuò)大。


圖1為一已知電可擦除且可程序只讀存儲(chǔ)元件的剖面圖。
圖2為本發(fā)明的一電可擦除且可程序只讀存儲(chǔ)元件的布局示意圖。
圖3為圖2的電可擦除且可程序只讀存儲(chǔ)元件的剖面示意圖。
圖4為圖2的電可擦除且可程序只讀存儲(chǔ)元件沿4-4′切線的剖面示意圖。
圖5為本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件的電路圖。
圖6為本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件的操作電壓范例表。
圖號(hào)說(shuō)明10、100電可擦除且可程序只讀存儲(chǔ)元件11、101半導(dǎo)體芯片 12、102P型硅基底103 N型井 104P型井14、106記憶胞 16、36、114、138源極區(qū)域18、116、134汲極區(qū)域 22、118信道區(qū)域24、122隧穿氧化層 26、124浮置閘極28、126介電層 32、128控制閘極34、108 N型選擇晶體管 38閘極42端子44隧穿窗46埋藏植入?yún)^(qū)域112P型選擇晶體管125多晶硅層 129多晶硅層136、142選擇閘極 143多晶硅層144淺溝隔離 146多晶硅層具體實(shí)施方式
請(qǐng)參考圖2至圖4，圖2為本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件100的布局示意圖，圖3為圖2的電可擦除且可程序只讀存儲(chǔ)元件100的剖面示意圖，圖4為圖2的電可擦除且可程序只讀存儲(chǔ)元件100沿4-4′線的剖面示意圖。如圖2與圖3所示，本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件100設(shè)置于一半導(dǎo)體芯片101之上，半導(dǎo)體芯片101包含有一P型硅基底102，一N型并(deep N-well，DNW)103設(shè)置于P型硅基底102的內(nèi)，以及一P型井(P-well，PW)104設(shè)置于N型井103的內(nèi)。電可擦除且可程序只讀存儲(chǔ)元件100包含有一P型記憶胞106、一N型選擇晶體管108以及一P型選擇晶體管112。
記憶胞106中又包含有一源極區(qū)域114、一汲極區(qū)域116設(shè)置于N型井103的表面，以及一位于源極區(qū)域114與汲極區(qū)域116之間的信道區(qū)域118，源極區(qū)域114與汲極區(qū)域116均為P型重?fù)诫s區(qū)域(P-type heavy doped regions)，且源極區(qū)域114電連接至一源極線(source line，SL)。記憶胞106另包含有一隧穿氧化層(tunnel oxide layer)122設(shè)置于N型井103的一上表面123，且隧穿氧化層122覆蓋住信道區(qū)域118，一浮置閘極124設(shè)置于隧穿氧化層122的表面，一介電層126覆蓋住浮置閘極124，以及一控制閘極128設(shè)置于介電層126以及隧穿氧化層122的表面。
N型選擇晶體管108包含有一源極區(qū)域132、一汲極區(qū)域134以及一選擇閘極(select gate，SG)136，且N型選擇晶體管108的源極區(qū)域132被電連接至一擦除位線(erase bit line，Ebl)。P型選擇晶體管112包含有一源極區(qū)域138、一汲極區(qū)域以及一選擇閘極142，由于P型選擇晶體管112的汲極區(qū)域與記憶胞106的汲極區(qū)域116相重疊，故在此不做特別的標(biāo)示，且P型選擇晶體管112的源極區(qū)域138被電連接至一寫(xiě)入位線(program bit line，Pbl)。由于選擇閘極136、142與記憶胞106內(nèi)的浮置閘極124經(jīng)由蝕刻同一多晶硅層所形成，所以在圖3中選擇閘極136、142上方分別顯示有一多晶硅層143。
如圖4所示，當(dāng)沿切線4-4′來(lái)看時(shí)，可以很清楚看到N型井103設(shè)置于P型硅基底102的內(nèi)，以及P型井104設(shè)置于N型井103的內(nèi)。隧穿氧化層122設(shè)置于P型硅基底102之上，用來(lái)作為浮置閘極124的一多晶硅層125設(shè)置于隧穿氧化層122之上，介電層126覆蓋住用來(lái)作為浮置閘極124的多晶硅層125，以及一用來(lái)作為控制閘極128的另一多晶硅層129設(shè)置于介電層126以及隧穿氧化層122之上。另外，P型井104以及N型井103被淺溝隔離(shallow trenchisolation)144所隔絕。
當(dāng)對(duì)照?qǐng)D2、圖3與圖4來(lái)看時(shí)，可以于圖2中看到成對(duì)且平行設(shè)置的多晶硅層146，設(shè)置于P型并104之內(nèi)用來(lái)作為N型選擇晶體管108的源極區(qū)域132的重?fù)诫s區(qū)域，設(shè)置于N型井103之內(nèi)用來(lái)作為P型選擇晶體管112的源極區(qū)域138的重?fù)诫s區(qū)域，以及用來(lái)隔絕P型井104以及N型井103的淺溝隔離144。值得注意的是，為了圖標(biāo)繪制上的方便起見(jiàn)，淺溝隔離144在圖3中并未顯示出來(lái)。
請(qǐng)參考圖5，圖5為本發(fā)明電可擦除且可程序只讀存儲(chǔ)元件100的電路圖。如圖5所示，本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件100包含有P型選擇晶體管112、N型選擇晶體管108以及P型記憶胞106。P型選擇晶體管112的源極區(qū)域138電連接至寫(xiě)入位線，N型選擇晶體管108的源極區(qū)域132電連接至擦除位線，P型記憶胞106的汲極區(qū)域116電連接至P型選擇晶體管112的汲極區(qū)域(與記憶胞106的汲極區(qū)域116相重疊)以及N型選擇晶體管108的汲極區(qū)域134。P型選擇晶體管112以及N型選擇晶體管108經(jīng)由選擇閘極136、142(請(qǐng)參閱圖3)而電連接，P型記憶胞106經(jīng)由圖2所示的特殊布局而同時(shí)電連接至P型選擇晶體管112以及N型選擇晶體管108。
請(qǐng)參考圖6，圖6為本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件100的操作電壓范例表。如圖3圖6所示，本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件100于進(jìn)行寫(xiě)入時(shí)，先將一第一正電位(例如+8V)施加于控制閘極128之上，以使第一正電位電容性偶合(capacitively coupled)至浮置閘極124，并產(chǎn)生一橫越隧穿氧化層122的電場(chǎng)。再將一第一負(fù)電位(例如-8V)施加于P型選擇晶體管112的選擇閘極142之上，以將P型選擇晶體管112開(kāi)啟，所以，當(dāng)一負(fù)的寫(xiě)入電位(例如-6V)被施加于寫(xiě)入位線之上時(shí)，寫(xiě)入電位將會(huì)經(jīng)由被開(kāi)啟的P型選擇晶體管112傳導(dǎo)至P型記憶胞106的汲極區(qū)域116。如此一來(lái)，由于控制閘極128與汲極區(qū)域116之間存在高的正電位差，造成了所謂的價(jià)帶至價(jià)帶隧穿(band-to-band tunneling，BTBT)的現(xiàn)象，于P型記憶胞106的汲極區(qū)域116的連接面(junction)產(chǎn)生電子-電洞對(duì)，電子-電洞對(duì)中的電子將會(huì)被空乏區(qū)(depletion region)中的電場(chǎng)所加速并獲得足夠的能量成為所謂的熱電子(hot electrons)，進(jìn)而射入浮置閘極124的內(nèi)，完成所謂價(jià)帶至價(jià)帶隧穿引發(fā)熱電子(band-to-band tunneling induced hot-electrons，BTBTIHE)寫(xiě)入的動(dòng)作。
當(dāng)本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件100進(jìn)行擦除時(shí)，先將一第二負(fù)電位(例如-8V)施加于控制閘極128之上，再將一第二正電位(例如+10V)施加于N型選擇晶體管108的選擇閘極136之上，以開(kāi)啟N型選擇晶體管108，當(dāng)一正的擦除電位(例如+8V)被施加于擦除位線之上時(shí)，擦除電位會(huì)經(jīng)由被開(kāi)啟的N型選擇晶體管108傳導(dǎo)至P型記憶胞106的汲極區(qū)域116。此時(shí)，由于控制閘極128與汲極區(qū)域116之間存在高的負(fù)電位差，以及控制閘極128與N型井103之間存在的高的負(fù)電位差(N型井103經(jīng)由端子接地)，將使原本儲(chǔ)存于浮置閘極124內(nèi)的電子受到橫跨隧穿氧化層122的電場(chǎng)的影響，藉由福樂(lè)諾漢穿隧機(jī)制，橫越隧穿氧化層122，完成所謂的福樂(lè)諾漢穿隧擦除的動(dòng)作。
另外，當(dāng)本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件100進(jìn)行讀取(read)時(shí)，先將將一第三正電位(例如+3.3V)施加于電連接至P型記憶胞106的源極區(qū)域114的源極線之上，再將一低于第三正電位的電位(例如+1V)施加于寫(xiě)入位線之上。此時(shí)，由于源極線與寫(xiě)入位線間存在一電位差，將使儲(chǔ)存于浮置閘極124內(nèi)的電子流出，并于源極線的端子量得電流；反之，若浮置閘極124之中并未儲(chǔ)存電子，則于源極線的端子量不到定值以上的電流。
由于本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件采用一P型的電可擦除且可程序只讀記憶胞來(lái)取代先前技術(shù)中的N型的電可擦除且可程序只讀記憶胞，再利用電連接至寫(xiě)入位線的P型選擇晶體管來(lái)進(jìn)行價(jià)帶至價(jià)帶隧穿引發(fā)熱電子寫(xiě)入，并利用電連接至擦除位線的N型選擇晶體管來(lái)進(jìn)行福樂(lè)諾漢穿隧擦除。因?yàn)閮r(jià)帶至價(jià)帶隧穿引發(fā)熱電子的現(xiàn)象可以產(chǎn)生可觀的電流，故價(jià)帶至價(jià)帶隧穿引發(fā)的熱電子射入，明顯較福樂(lè)諾漢穿隧所產(chǎn)生的熱電子射入快速，寫(xiě)入速度以及寫(xiě)入效率因此大幅改善，并因而可以免除已知結(jié)構(gòu)中的隧穿窗。應(yīng)用本發(fā)明的結(jié)構(gòu)于一實(shí)際生產(chǎn)線時(shí)，只要能保持高的閘極耦合比例(gatecoupling ratio)以及良好的隧穿氧化層品質(zhì)，就可以制作出快速寫(xiě)入、低操作電壓，信賴度良好以及小尺寸的可位尋址化的電可擦除且可程序只讀記憶產(chǎn)品。
相較于已知電可擦除且可程序只讀存儲(chǔ)元件的結(jié)構(gòu)與操作方法，本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件采用一P型的電可擦除且可程序只讀記憶胞來(lái)取代N型的電可擦除且可程序只讀記憶胞，再利用電連接至寫(xiě)入位線的P型選擇晶體管來(lái)進(jìn)行價(jià)帶至價(jià)帶隧穿引發(fā)熱電子寫(xiě)入，并利用電連接至擦除位線的N型選擇晶體管來(lái)進(jìn)行福樂(lè)諾漢穿隧擦除。因?yàn)閮r(jià)帶至價(jià)帶隧穿引發(fā)熱電子現(xiàn)象可以產(chǎn)生可觀的電流，故價(jià)帶至價(jià)帶隧穿引發(fā)的熱電子射入明顯較福樂(lè)諾漢穿隧所產(chǎn)生的熱電子射入快速，將可以大幅改善寫(xiě)入的速度。另外，由于寫(xiě)入的效率明顯提高，本發(fā)明的電可擦除且可程序只讀存儲(chǔ)元件結(jié)構(gòu)中，已知技術(shù)所采用的隧穿窗可以被一般的隧穿氧化層所取代，完全避免了已知技術(shù)中因?qū)Σ粶?zhǔn)而衍生的制造復(fù)雜化以及成本提高的問(wèn)題，同時(shí)組件尺寸縮小時(shí)不會(huì)遭遇到困難。此外，操作電壓亦可明顯降低，對(duì)目前工業(yè)界普遍以輕薄短小為制作原則的趨勢(shì)而言，適用范圍又更加擴(kuò)大。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種寫(xiě)入以及擦除一電可擦除且可程序只讀記憶組件的方法，包含有一經(jīng)由寫(xiě)入位線的價(jià)帶至價(jià)帶隧穿引發(fā)熱電子寫(xiě)入以及一經(jīng)由一擦除位線的福樂(lè)諾漢穿隧擦除。
2.如權(quán)利要求1所述的方法，其中該電可擦除且可程序只讀存儲(chǔ)元件包含一P型晶體管，該P(yáng)型晶體管的一源極電連接至該寫(xiě)入位線；一N型晶體管，該N型晶體管的一源極電連接至該擦除位線；以及一雙閘極P型晶體管，該雙閘極P型晶體管的一汲極電連接至該P(yáng)型晶體管的一汲極以及該N型晶體管的一汲極。
3.如權(quán)利要求2所述的方法，其中該P(yáng)型晶體管以及該N型晶體管均為選擇晶體管。
4.如權(quán)利要求2所述的方法，其中該雙閘極P型晶體管為一電可擦除且可程序只讀記憶胞。
5.如權(quán)利要求2所述的方法，其中該價(jià)帶至價(jià)帶隧穿引發(fā)熱電子寫(xiě)入包含有下列步驟將一第一正電位施加于該雙閘極P型晶體管的控制閘之上；將一第一負(fù)電位施加于該P(yáng)型晶體管的閘極之上以開(kāi)啟該P(yáng)型晶體管；以及將一第二負(fù)電位施加于該寫(xiě)入位線之上以將該第二負(fù)電位傳導(dǎo)至該雙閘極P型晶體管的該汲極。
6.如權(quán)利要求5所述的方法，其中該熱電子經(jīng)由價(jià)帶至價(jià)帶隧穿引發(fā)電子-電洞對(duì)而產(chǎn)生于該雙閘極P型晶體管的該汲極的一接面(junction)。
7.如權(quán)利要求2所述的方法，其中該福樂(lè)諾漢穿隧擦除包含有下列步驟將一第三負(fù)電位施加于該雙閘極P型晶體管的一控制閘之上；將一第二正電位施加于該N型晶體管的閘極之上以開(kāi)啟該N型晶體管；以及將一第三正電位施加于該擦除位線之上以將該第三正電位傳導(dǎo)至該雙閘極P型晶體管的該汲極。
8.如權(quán)利要求7所述的方法，其中該雙閘極P型晶體管的該控制閘極以及該汲極的一電位差導(dǎo)致該福樂(lè)諾漢穿隧擦除。
9.如權(quán)利要求2所述的方法，另包含有一讀取方法，且該讀取方法包含有下列步驟將一第四正電位施加于該雙閘極P型晶體管的一源極線之上；以及將一低于該第四正電位的電位施加于該寫(xiě)入位線之上。
10.一種利用價(jià)帶至價(jià)帶隧穿引發(fā)熱電子寫(xiě)入以及福樂(lè)諾漢穿隧擦除的電可擦除且可程序只讀記憶組件包含有一P型晶體管，該P(yáng)型晶體管的一源極電連接至一寫(xiě)入位線；一N型晶體管，該N型晶體管的一源極電連接至一擦除位線；以及一雙閘極P型晶體管，該雙閘極P型晶體管的一汲極電連接至該P(yáng)型晶體管的一汲極以及該N型晶體管的一汲極。
11.如權(quán)利要求10所述的EEPROM組件，其中該P(yáng)型晶體管以及該N型晶體管均為選擇晶體管。
12.如權(quán)利要求10所述的EEPROM組件，其中該雙閘極P型晶體管為一電可擦除且可程序只讀記憶胞。
13.如權(quán)利要求12所述的EEPROM組件，其中該雙閘極P型晶體管另包含有一電連接至一源極線的源極，以及一位于該源極以及該汲極間的信道。
14.如權(quán)利要求13所述的EEPROM組件，其中該雙閘極P型電晶另包含有一隧穿氧化層設(shè)置于該信道的一上表面，一浮置閘極于該隧穿氧化層的一上表面，一隔離層設(shè)于該浮置閘極層的一表面，以及一控制閘極設(shè)于該隔離層的一上表面。
15.如權(quán)利要求14所述的EEPROM組件，其中該價(jià)帶至價(jià)帶隧穿引發(fā)熱電子寫(xiě)入包含有下列步驟將一第一正電位施加于該雙閘極P型晶體管的該控制閘之上；將一第一負(fù)電位施加于該P(yáng)型晶體管的一閘極之上以開(kāi)啟該P(yáng)型晶體管；以及將一負(fù)寫(xiě)入電位施加于該寫(xiě)入位線之上以將該負(fù)寫(xiě)入電位傳導(dǎo)至該雙閘極P型晶體管的該汲極。
16.如權(quán)利要求15所述的EEPROM組件，其中經(jīng)由該開(kāi)啟的P型晶體管傳導(dǎo)至該雙閘極P型晶體管的該汲極的負(fù)寫(xiě)入電位于雙閘極P型晶體管的該汲極的一接面產(chǎn)生該價(jià)帶至價(jià)帶隧穿引發(fā)熱電子。
17.如權(quán)利要求14所述的EEPROM組件，其中該福樂(lè)諾漢穿隧擦除包含有下列步驟將一第二負(fù)電位施加于該雙閘極P型晶體管的該控制閘之上；將一第二正電位施加于該N型晶體管的閘極之上以開(kāi)啟該N型晶體管；以及將一正擦除電位施加于該擦除位線之上以將該正擦除電位傳導(dǎo)至該雙閘極P型晶體管的該汲極。
18.如權(quán)利要求17所述的EEPROM組件，其中該雙閘極P型晶體管的該控制閘極以及該汲極的一電位差導(dǎo)致該福樂(lè)諾漢穿隧擦除。
19.如權(quán)利要求13所述的EEPROM組件另包含有一讀取方法，且該讀取方法包含有下列步驟將一第三正電位施加于該雙閘極P型晶體管的該源極線之上；以及將一低于該第三正電位的電位施加于該寫(xiě)入位線之上。
全文摘要
一種用于集成電路裝置高效率正回授式充電泵電路，其包含一電壓輸入端；電壓輸出端；充電泵；倍壓器，該倍壓器由多個(gè)充電級(jí)所組成，其中每一充電級(jí)包含一晶體管，其具有一閘極以及分別連接至該充電級(jí)的輸入端與輸出端的第一電流節(jié)點(diǎn)與第二電流節(jié)點(diǎn)，以及一電容，具有第一端與第二端；以及開(kāi)關(guān)裝置，以驅(qū)動(dòng)該晶體管導(dǎo)通/關(guān)閉。本發(fā)明直接利用充電泵所提供的電壓信號(hào)來(lái)做為倍壓器中NMOS晶體管的驅(qū)動(dòng)信號(hào)，而使充電泵電路的電路設(shè)計(jì)更為簡(jiǎn)化，進(jìn)而降低成本。
文檔編號(hào)G11C16/02GK1624904SQ20031011692
公開(kāi)日2005年6月8日 申請(qǐng)日期2003年12月1日 優(yōu)先權(quán)日2003年12月1日
發(fā)明者黃水欽, 陳建宏 申請(qǐng)人:聯(lián)華電子股份有限公司