專利名稱：用于生產良率晶粒的測試方法
技術領域：
本發(fā)明大體上涉及集成電路(IC)的制造和測試過程，且尤其涉及在測試和其它處理步驟期間用于固持IC晶粒陣列的載體的使用。
背景技術：
圖1說明了用于制造、封裝和測試具有嵌入可修復隨機存取存儲器(RAM)的IC的典型現(xiàn)有技術處理流程。RAM包括多行及多列用于存儲數(shù)據(jù)的單元，激光可修復RAM包括備用的行或列，其可用于代替含有有缺陷單元的行或列。當含有激光可修復存儲器的IC芯片具有有缺陷的行或列時，通過激光切割IC表面上的選定的熔絲使得IC使用備用的行或列代替有缺陷的行或列而改變IC芯片。
在圖1中描繪的處理流程中，最初將IC作為半導體晶圓上的IC晶粒陣列來制造(步驟10)。接著在從晶圓分離IC晶粒之前對嵌入每一IC中的激光可修復存儲器進行測試(步驟12)。某些IC包括內置的自測試(BIST)電路，其自動測試其嵌入的存儲器并在晶粒表面上的墊片處產生指示哪個單元為有缺陷單元的數(shù)據(jù)。在此情況中，在步驟12中采用的晶圓級IC測試器探測晶粒上的墊片以獲取晶粒內的BIST電路在測試期間產生的數(shù)據(jù)并在存儲器測試期間向晶粒提供電源和接地。IC測試器也可在步驟12執(zhí)行其它測試，諸如(例如)參數(shù)測試，在其中測量在IC的電源端子處汲取的電流。激光修復系統(tǒng)接著處理每一IC的存儲器測試數(shù)據(jù)以確定IC的哪一個嵌入存儲器行或列含有有缺陷的單元，確定如何分配備用的行和列以修復存儲器，且接著采用激光器來修復任何有缺陷的存儲器(步驟14)。在修復有缺陷的存儲器之后，可在晶粒仍處于晶圓級時再次測試存儲器，以確保修復有效(步驟16)。在此點上還可使晶粒經受額外的邏輯或參數(shù)測試。
接著切割晶圓以分離(“單一化”)所有的晶粒(步驟18)，且將在步驟16通過后激光修復測試的晶粒安裝在IC封裝中(步驟20)。接著可使封裝后的IC經受額外的屏蔽測試(步驟22)，且接著使通過那些測試的封裝IC經受老化處理(步驟24)。老化處理在特定時間量內施加熱和電應力到IC，目的是誘使具有固有缺陷的勉強可操作的IC失效。通常通過以下步驟來對IC進行老化測試將IC置于電路板插槽中，接著將電路板裝載到對流烘箱中，該對流烘箱使IC升溫以便通過熱的方式向IC施壓，當加熱IC時，連接到IC的電源端子和信號I/O端子的電源和測試信號發(fā)生器通過電的方式向其施壓。在老化后，IC經受詳盡的包括高頻邏輯測試和其它測試在內的最終測試(步驟26)。在最終測試期間，可根據(jù)速度等級或其它性能級別將零件“裝箱”。
圖1中說明的處理包括四個分離的測試步驟12、16、22及26。在將晶粒彼此分離并封裝之前，在步驟12和16中晶圓級測試器執(zhí)行測試以使得僅封裝通過那些測試的晶粒。一些制造商將后激光存儲器測試步驟16合并到預老化測試步驟22中或取消預老化測試步驟。但是在這樣做的同時，這些制造商遇到了以下問題封裝更多有缺陷的晶?；驅⒗匣Y源消耗在于經受老化之前本可分類為缺陷晶粒的晶粒上從而增加了成本。因為晶圓級IC測試器必須包括獨立的數(shù)據(jù)輸入/輸出通道以與其在測試期間接至的每一IC墊片通訊，所以在晶圓級上執(zhí)行的測試通常限于需要測試器僅接至每一IC上的相對少數(shù)墊片的那些測試。為在步驟22和24中執(zhí)行測試，通常將封裝的IC安裝在裝載板(load board)中，該等裝載板可允許IC測試器接至每一封裝IC的所有IC信號、電源和接地管腳。
將用于(例如)倒裝芯片模塊(FCM)或混合模塊中的晶粒不會分離地加以封裝。在FCM中，使用焊料球、聚合物球、彈簧觸點或其它構件將裸晶粒直接安裝在基板上，以將IC晶粒上的墊片傳導地連接到基板上的墊片。一些FCM制造商在晶粒單一化后不測試其，而是選擇僅測試組裝成的FCM。然而，因為單個有缺陷的晶粒會使整個FCM有缺陷，所以許多制造商發(fā)現(xiàn)較好的辦法是在將晶粒并入FCM之前測試單一化的晶粒。
圖2為一處理流程圖，其說明用于生產待安裝于FCM中的良率晶粒的現(xiàn)有技術處理。在制造晶圓、于晶圓級進行測試和激光修復(步驟28)后，且在將晶粒單一化(步驟30)后，一臺晶粒拾取機拾取通過晶圓級測試的每一IC并將其放置在測試基板上(步驟32)，使得其可以經受預老化測試(步驟33)。在晶粒經受了老化(步驟34)后，晶粒拾取機將晶粒放置在測試基板上(步驟35)，使得其可以經受最后的測試(步驟36)。接著將良率晶粒安裝在FCM中(步驟37)，接著對FCM進行測試(步驟38)。
這個系統(tǒng)確保僅將良率晶粒(KGD)并入FCM且無需使用可損傷一些晶粒的個別載體，且提供具有阻抗特性的互連系統(tǒng)，這些阻抗特性可更接近稍后將晶粒連接到FCM基板的互連系統(tǒng)的特性。然而，在單一化后產生的在許多處理步驟期間分離地處置每一IC芯片的需要增加了成本并降低了處理速度。
圖3說明了一種“晶圓級”測試方法以提供用于并入FCM的KGD。在制造晶圓、存儲器測試和激光修復(步驟40)后，使晶粒在晶圓形式下經受老化測試(步驟41)和詳盡的最終測試(步驟42)。接著將晶粒單一化(步驟43)并將KGD并入FCM(步驟44)，接著對FCM進行測試(步驟45)。請注意在這個處理流程中，在將晶粒單一化之前，在晶圓級上執(zhí)行識別KGD所需的所有處理和測試步驟。
因為直到KGD已準備好安裝在FCM中時才對IC芯片進行個別處置，所以這種方法大大減少了處理步驟的數(shù)目。然而，此系統(tǒng)要求在步驟42中使用可接至所有晶粒的所有信號墊片并進行所需要的每一類型測試的通用晶圓級IC測試器。因為單一晶圓上的晶粒總體上可具有非常大量的信號墊片，所以通常提供具有足夠數(shù)量的通道以同時接至所有信號墊片的測試器是不實際的。因此，對晶粒進行最終高頻功能測試和其它測試的晶圓級IC測試器通常僅同時測試晶圓上的有限量的晶粒。在對一組晶粒進行測試后，固持晶圓的卡盤重新定位晶圓使得測試器的探頭可接至待測試的另一組晶粒的墊片。
圖3的晶圓級處理流程的一個優(yōu)點是直到晶粒準備好安裝到FCM中時才需要對個別晶粒進行操縱。但是圖3的處理流程具有圖2的處理流程所沒有的固有低效率。在圖2的處理流程中，在步驟28中執(zhí)行的存儲器測試和其它預激光修復測試通常會識別不可予以激光修復的有缺陷晶粒。在步驟30中，那些晶粒在單一化后被丟棄且不會進一步在步驟33中受到測試。類似地，可丟棄在步驟33中沒有通過預老化測試的晶粒，使得其不必在步驟34中消耗老化資源或在步驟36中消耗最終測試資源。圖3中的處理流程可對晶圓級晶粒進行模擬測試和老化步驟，但是因為直到完成所有的測試和老化步驟后才單一化晶粒，所以在每一測試后不可能丟棄經發(fā)現(xiàn)有缺陷的晶粒。因而，即使在已發(fā)現(xiàn)某些晶粒有缺陷后，所有晶粒仍要經受可能有的所有測試和老化步驟。此種對已知有缺陷的晶粒進行的冗余測試是對測試和老化資源的低效率使用且當晶粒的良率低下時可尤其成問題。
所需要的是一種晶粒載體，其應可允許一種可有效使用測試和老化資源同時可最小化操縱個別晶粒的量的處理流程，其應可不損傷晶粒且可在晶粒尺寸一致性較為欠缺的情況下以高度的精確度準確地定位具有緊密間隔的觸點的晶粒。

發(fā)明內容
在測試和處理期間，根據(jù)本發(fā)明一實施例的載體固持單一化晶粒的陣列。該載體包括一個基底，一臺常規(guī)晶粒拾取機相對于基底上的光學識別的標志而于該基底上定位并定向每一晶粒，使得形成于晶粒的上表面的信號墊片或彈簧觸點適當對準以便由測試設備探測。該載體可包括在晶粒下的真空進氣口或黏合物，用于在晶粒拾取機將晶粒定位在基底上之后臨時使晶粒固持在適當?shù)奈恢谩?br> 在晶粒拾取機將從晶圓上切割下的單一化晶粒定位在載體上后，可對晶粒執(zhí)行一序列包括測試和老化的處理步驟。在每一測試后，晶粒拾取機可從載體上移除任何沒有通過測試的晶粒并用通過測試的晶粒將其取代，使得僅那些通過此測試的晶粒經受隨后的測試或處理步驟。
在本發(fā)明的一個實施例中，載體包括一個具有一下表面的可移除的蓋子，當將該蓋子放置在載體上時，該下表面固持連接到IC測試器的通道且排列成接觸形成于晶粒的上表面上的接觸墊片或彈簧觸點的探頭或墊片?；蛘咴跍y試期間可以不覆蓋載體使得其它種類的探頭總成可接至晶粒表面上的墊片或彈簧觸點。
本說明書所附加的權利要求書特別指出并清楚地主張本發(fā)明的主體。然而，通過根據(jù)附圖(其中相同符號意指相同元件)閱讀本說明書的剩余部分，所屬領域的技術人員將最佳地理解到申請者認為是實踐本發(fā)明的最佳模式的組織和操作方法，以及本發(fā)明的另外特征和目的。


圖1為說明典型現(xiàn)有技術處理流程的處理流程圖，此流程用于制造、封裝和測試具有嵌入的可修復隨機存取存儲器(RAM)的集成電路；圖2和3為說明典型現(xiàn)有技術處理的處理流程圖，這些處理用于生產待安裝在倒裝芯片模塊中的良率晶粒；圖4為根據(jù)本發(fā)明的一個示范性實施例的晶粒載體的俯視平面圖；圖5為圖4的載體的截面平面圖；圖6為圖4的載體的截面正視圖；圖7為圖4的載體和探頭蓋子的截面正視圖，裝配在載體上的探頭蓋子為外部測試設備提供到固持在載體中的晶粒的信號通道；圖8為固持在卡盤上的圖6的載體和裝配在載體上的探頭蓋子的截面正視圖，用于經由探頭卡總成和內插板為集成電路測試器提供到固持在載體中的晶粒的信號通道；
圖9為固持在卡盤上的圖6的載體的截面正視圖，其中集成電路測試器經由探測卡總成接至固持在載體中的晶粒；圖10為根據(jù)本發(fā)明另一示范性實施例的晶粒載體的截面正視圖；圖11和12為說明根據(jù)本發(fā)明的示范性實施例的用于生產待安裝在倒裝芯片模塊中的良率晶粒的處理的處理流程圖；圖13為說明某些現(xiàn)有技術互連系統(tǒng)如何將集成電路(IC)測試器的每一通道連接到一個測試中的IC裝置的一單獨墊片的方塊圖；圖14為說明某些現(xiàn)有技術互連系統(tǒng)如何將一個測試器通道同時連接到多個測試中的IC裝置的墊片的方塊圖；圖15為說明根據(jù)本發(fā)明一個實施例的載體如何將一個測試器通道同時連接到多個測試中的IC裝置的墊片的方塊圖；圖16為根據(jù)本發(fā)明另一個示范性實施例的晶粒載體的截面正視圖；圖17為放置在裝載板上的圖16的晶粒載體的截面正視圖；圖18為圖16的晶粒載體的截面正視圖，在該晶粒載體上已安裝了一個可移除的外罩以封閉其中的晶粒；圖19為根據(jù)本發(fā)明另一示范性實施例的晶粒載體的平面圖；圖20為圖19的晶粒載體的截面正視圖；和圖21為圖19的晶粒載體和覆蓋該載體的探頭蓋的剖視圖(sectionalinvention view)。
具體實施例方式
本發(fā)明涉及一種用于測試和處理固持在一載體上的單一化集成電路(IC)晶粒的陣列的系統(tǒng)，且本說明書描述了申請者認為是實踐本發(fā)明的最佳模式的本發(fā)明的一或多個示范性實施例和應用。然而，無意將本發(fā)明限定于下文描述的示范性實施例或該等實施例操作的方式。
圖4為根據(jù)本發(fā)明的一個示范性實施例的硅面板載體50的俯視平面圖，且圖5和6分別為圖4的載體的截面平面圖和截面正視圖。載體50包括具有凹槽56的3×3陣列的基底54，每一凹槽具有一上部開口和一用于固持一個單獨的IC晶粒52的平坦底部。雖然為簡單起見，將圖4-6的載體50說明為具有凹槽56的3×3陣列，但在本發(fā)明的其它實施例中，可設定載體的大小以適應更大或更小的凹槽陣列。
在半導體晶圓上制造晶粒52后且在切割晶圓以單一化晶粒后(即，將其分離成個別的IC芯片)，常規(guī)晶粒拾取機將每一晶粒52放置在一個單獨的凹槽56內，使晶粒的下表面停置在凹槽的平坦底部表面上。每一晶粒52包括在其上表面上的一組信號、電源和接地墊片59(圖6)，形成于晶粒內部的電路通過這些墊片與外部裝置通訊。凹槽的平坦底部表面處在共同的平面中(即，它們“共面”)，且當將晶粒52放置在凹槽中時，在晶粒上表面上的墊片處在共同的平面中且暴露于凹槽56的頂部附近?；装ㄒ唤M標志58，其可由適當配備的常規(guī)晶粒拾取機光學地識別。
因為從晶圓單一化晶粒的晶圓鋸切過程通常不會以高精確度控制切割寬度或切割位置，所以即使當從相同晶圓上切割時，晶粒表面的外形邊緣尺寸可隨晶粒不同而變化。因為與晶粒表面上的墊片59的本來間距相比晶粒外形邊緣尺寸的變化可以很大，所以載體50不依靠設定凹槽56的大小使得其可將晶粒機械地對準，從而使晶粒的墊片處在其共同平面內的預定位置中。相反地，使在共同平面內的凹槽56的底部表面的尺寸大體上大于凹槽所固持的晶粒52的下表面的尺寸。超尺寸的(Over-sizing)凹槽56允許晶粒拾取機自由定位和定向凹槽內的晶粒52，使得其墊片相對于光學識別的標志58的位置而處在其共同平面內的預定位置處。
一單獨的通道60從每一凹槽56的底部表面延伸穿過基底54到可連接到真空泵(未圖示)的閥頭64。閥頭64包括用于每一通道的單獨的閥65，以允許獨立控制每一通道60中的真空。在晶粒拾取機已相對于所識別的標志58將晶粒52適當定位于凹槽56之一中之后，閥65之一經設定以使真空泵可在通道60中產生真空，從而使該凹槽將晶粒52固持在適當位置。可接著設定該閥65以便即使當真空泵與閥頭64不連接時仍可維持通道60中的真空。同樣可對每一通道的閥65進行設定以解除其對應通道60中的真空，使得可移除該通道60所接至的凹槽中的晶粒52。
在凹槽56底部的彈性墊片66為晶粒52提供緩沖且當抽空通道60時在晶粒52與凹槽56的底部表面之間提供嚴密的密封。墊片66包括在通道60上部末端上方的孔隙68以允許通道中的真空將晶粒52向下拉。
如圖6中所描繪，載體基底54包括含有凹槽56且含有通道60的垂直部分的上部面板70。載體基底54還包括含有通道60的水平部分和閥頭64的下部面板72。一組螺栓74(或其它適當類型的連接器)將上部和下部面板固持在一起，且環(huán)繞通道60的O形環(huán)76提供兩個面板之間的氣密封。
經由電纜75接收電力的可選用的恒溫控制的電加熱元件73可附著至上部面板70。加熱元件73可用以向基底54供熱，以在測試期間將處于基底中的晶粒52保持于所要的作業(yè)溫度下。元件73還可以是一個冷卻元件，用于在測試期間冷卻晶粒52。
圖7說明了一個可以放置在載體基底54上的可移除的蓋子80。由半導體基板材料適當形成的蓋子80具有一組探頭84，該等探頭84被排列成當蓋子80放置在載體50上時探頭84接觸晶粒52的上表面上的墊片59。另一個環(huán)繞凹槽56的O形環(huán)墊圈86提供蓋子80與上部面板70之間的氣密封。穿過蓋子80的通道88將形成于蓋子80與上部面板70之間的空間90連接到另一個真空入口閥92，此真空入口閥92可連接到一真空泵(未圖示)。一對導銷85(圖4)從頂部板70向上延伸到蓋子80的下表面中的孔(未圖示)內，以確保當蓋子80放置在頂部板70上時，探頭84接觸其對應的在晶粒52的上表面上的墊片59。在將蓋子80放置在上部板70上以后，打開閥92以允許真空泵在空間90中產生真空，以將蓋子80固持在適當?shù)奈恢?。當其后閥92關閉時，即使當真空泵與閥92不連接時，空間90仍保持抽空狀態(tài)，且其中的真空繼續(xù)將蓋子80固持在適當?shù)奈恢弥钡揭院笾匦麓蜷_閥92。為將晶粒52保持在適當?shù)奈恢茫ǖ?0中的真空應該強于空間90中的真空。
蓋子80內的通道94為在蓋子80和連接器93之間延伸的導體89提供路徑，該連接器93用于連接引向集成電路測試器的電纜91。位于形成蓋子80的基板材料層上并延伸穿過這些層的跡線和通路(未圖示)將穿過通道94的導體連接到形成于基板的下表面上的探頭84。探頭84、穿過蓋子80的跡線和通路、通道94內的導體89及電纜91在IC晶粒52的上表面上的墊片59和集成電路測試器之間提供信號路徑。盡管在圖7中連接器93被展示于蓋子80的側部，但可方便地將連接器93定位于蓋子80的側部或頂部的任何地方或上部面板或下部面板70、72上的任何地方。
因為在測試期間和老化處理期間，載體50可能經受大范圍的溫度，所以蓋子80和板70與72最好由具有大體上相似熱膨脹系數(shù)的材料構成，使得即使IC 52可能由于載體的熱膨脹而移開探頭84仍可與IC 52表面上的墊片59保持接觸。當墊片59較小并緊密地集中在一起時，最好用與形成IC 52的半導體材料具有相同熱膨脹系數(shù)的半導體、陶瓷或其它材料形成蓋子80，使得當IC 52隨增加的溫度而膨脹從而導致墊片59移開時，蓋子80的類似膨脹導致探頭59以與墊片59相同的速率移開。然而，在許多應用中，即使當IC 52和蓋子80由具有稍微不同的熱膨脹系數(shù)的材料形成時，IC 52的此種膨脹或收縮也不會顯著影響探頭84和墊片59的對準。
代替在探頭84和一引向IC測試器的電纜91之間提供信號路徑，可如圖8所示修改蓋子80以在探頭84和蓋子80表面上的一組墊片85之間提供信號路徑，一IC測試器95接至該組墊片85。一組彈簧針連接器96接觸在一印刷電路負載板98的上表面上的墊片97，該負載板包括將墊片97連接到負載板98下表面上的另一組墊片99的跡線和通路。一內插板100包括一組在其上表面上的彈簧觸點101以用于接觸在負載板98的下表面上的墊片99、另一組彈簧觸點102以用于接觸在蓋子80的上表面上的墊片85、及在彈簧觸點101與102之間提供信號路徑的通路。一卡盤103將載體50抬升到內插板100下的位置以使彈簧觸點102與墊片85接觸。當墊片85接近彈簧觸點102時，在蓋子80的表面上形成的壓縮擋止件104輕推內插板100而使其與蓋子80適當對準。
如圖9所示，在未安裝蓋子時，載體50可用以固持晶粒52同時受到探頭卡總成105的探測，探頭卡總成105類似于通常用以在IC測試器和形成于晶圓上的IC晶粒(尚未彼此分離)的表面上的墊片之間提供信號路徑的探頭卡總成。以引用方式并入本文的1995年11月2日頒發(fā)給Eldridge等人的美國專利5,874,662揭示了所屬領域技術人員會了解的晶圓級探頭卡總成可經修改用于測試固持在載體50中的單一化晶粒的陣列。探頭卡總成105在其上表面上包括一組接觸墊片106，從測試器111向下延伸的彈簧針連接器107接觸該組接觸墊片106。在探頭卡總成105的下表面上形成的探頭108接觸IC 52的上表面上的墊片。探頭卡總成105包括提供將墊片106連接到探頭108的垂直和水平信號路徑的一個或多個基板層?？ūP109將載體50適當定位在探頭108之下，以使所述探頭接觸IC墊片59。當卡盤109將載體50提升到探頭108下的位置時，裝配在載體50或探頭板總成105上的周邊凸緣109充當壓縮擋止件。
由于晶圓通常包括的晶粒多于可同時進行測試的晶粒，在測試期間將晶圓固持在探頭卡總成之下的卡盤通常在每一組晶粒接受測試后將所述晶圓重新定位，以使相同晶圓上的下一組晶?？山邮軠y試。同樣地，當載體50固持的晶粒52多于IC測試器可同時測試的晶粒時，卡盤109必須能將載體50精確地置于相對于探頭108的多個位置處，可是能這樣作的卡盤是復雜且昂貴的。使用載體50來固持經受測試的晶粒52而非測試仍處于晶圓形式的晶粒的優(yōu)勢之一是可設定載體的尺寸以便僅固持與測試器可同時測試的晶粒同樣多的晶粒。這樣可減少卡盤109的成本，因為其不必有能力將載體50置于相對于探頭108的多個不同位置處。
盡管在圖7和圖8中例示的本發(fā)明示例性實施例例示了將導線結合彈簧觸點用作探頭84，但各種其它類型的互連結構也可用以實施探頭84，其包括(例如)彈性微影彈簧觸點(lithographic spring contact)、針形探頭、眼鏡蛇探頭(cobra probe)、和由彈性多晶硅和/或其它材料形成的傳導凸塊凸塊。例如，圖10例示根據(jù)本發(fā)明的載體的一示范性實施例，除探頭84是由形成于附著到蓋子80的下部側面的半導體基板82的下表面上的彈性傳導凸塊所實施之外，該載體大體上與圖7中的載體50類似。
由于彈簧觸點的彈性能使其適應IC墊片59高度的正常變化，所以彈簧觸點尤其適合用作探頭84。由于其尖端易于刮去可能在墊片59表面上形成的任何氧化層，所以彈簧觸點可比許多其它類型的探頭提供更可靠的與墊片59的電連接。而且，可以嚴密控制彈簧觸點的阻抗特性以配合以后用以將墊片連接到其預期操作環(huán)境中的外電路的互連系統(tǒng)的阻抗特性。
以下文獻(以引用方式并入本文)揭示制造彈簧觸點的各種方法2000年5月16日頒發(fā)給Khandros等人的美國專利6,064,213；2002年1月8日頒發(fā)給Eldridge等人的美國專利6,336,269；1998年2月13日申請的第09/023,858號美國專利申請案；及2000年11月9日申請的第09/710,539號美國專利申請案；及2000年12月22日申請的第09/746,716號美國專利申請案。
某些IC包括其信號墊片上的互連結構，諸如(例如)形成在IC墊片上的彈簧觸點、傳導凸塊或焊料球。當IC被安裝于其預期操作環(huán)境中時，該等互連結構用以提供通向外部裝置的信號路徑。當IC 52包括這種互聯(lián)結構時，圖7的探頭84可由傳導墊片取代，所述傳導墊片形成在蓋子80的下表面上并經由通路、跡線、導體和電纜連接到IC測試器。定位基板82下表面上的此種墊片以使得當蓋子80適當?shù)刂糜诨?0上時，墊片可與形成于晶粒52上的互連結構接觸。
相對于測試和處理仍為晶圓形式的晶粒來說，測試和處理固持在載體50中的單一化晶粒52可促進對測試器資源的更有效使用。圖11是例示一種制造和測試晶粒的過程的流程圖，其中根據(jù)本發(fā)明的載體被用以在測試處理期間固持單一化晶粒。參看圖11，在晶圓制造(步驟111)、晶圓級測試(步驟112)和激光修復(步驟114)之后，將晶粒單一化(步驟116)并且只有通過步驟112的晶圓級測試或可在步驟114被修復的晶?？芍糜谳d體中(步驟118)?？山又构坛衷谳d體中的晶粒經受預老化測試(步驟120)。接著可重新裝入所述載體(步驟122)以使其僅含有通過預老化測試的那些晶粒。在老化處理(步驟124)之后，晶粒經受最終晶粒測試(步驟126)。在這一點上，僅有通過步驟126的最終測試的良率晶粒(KGD)可被安裝在倒裝芯片模塊(FCM)中(步驟128)。接著在步驟130對FCM進行測試。
由于僅有通過步驟112的晶圓級測試的晶粒被置于載體中(步驟118)，所以在步驟120中不會使用測試器資源來測試已知有缺陷的晶粒。通過僅用通過步驟120的預老化測試的晶粒重新裝入載體(步驟122)，在步驟124和126中不會使用老化或測試資源來處理已知劣質的晶粒。
圖12例示了采用載體來固持單一化晶粒的替代IC處理流程。在晶圓制造(步驟132)之后，在晶圓級執(zhí)行一組“快速分類(fast sort)”測試?？焖俜诸悳y試包括可在晶圓級被快速執(zhí)行的測試，諸如(例如)，參數(shù)測試和用于識別具有通過低阻抗路徑短接至電源、接地或接其它電位源的輸入端子的IC的測試。接著將晶粒單一化(步驟136)，并且將通過快速晶圓分類測試的晶粒置于載體中(步驟138)。接著使晶粒經受老化處理(步驟140)，且作為在老化期間對晶粒進行電訓練的一部分，對晶粒的嵌入存儲器進行測試以判定哪些單元有缺陷。
在老化測試和存儲器測試之后，將晶粒分類并重新裝入載體(步驟142)。丟棄具有有缺陷存儲器且不能修復的晶粒。具有可修復的存儲器的晶粒和具有無需修復的存儲器的晶粒被置于分開的載體中。接著在步驟144修復具有需修復的存儲器的晶粒。接著使所有經修復的晶粒和無需修復的晶粒經受最終測試(步驟146)。在這一點上，僅有通過步驟146的最終測試的KGD可被安裝在倒裝芯片模塊(FCM)中(步驟148)。接著在步驟150中測試FCM。由于在步驟138和142裝入及重新裝入載體來去除已知有缺陷及不能修復的晶粒，且由于在步驟142需修復的晶粒被隔離于無需修復的晶粒，所述處理在步驟140、144和146可有效地使用老化、測試和激光修復資源。
當在圖11的測試步驟120或圖12的步驟140中并未在一個載體中發(fā)現(xiàn)許多具有缺陷的晶粒時，測試資源和其它資源的使用效率方面的所得增加不能證明有充分理由耗費將晶粒分類并重新裝入載體(步驟122或步驟142)所需的時間和資源。因此，除了當一個載體中缺陷晶粒的數(shù)量超過臨界水平時之外，可對處理進行配置以繞過載體重新裝入步驟122和142。
如圖13所示，典型的現(xiàn)有技術IC測試器151通常包括一組探測器通道152，每一通道152經由互連系統(tǒng)154連接到一組測試中晶粒(DUT)156的一個單獨的端子。每一個通道152包括一個控制和數(shù)據(jù)獲取系統(tǒng)158，其用于交替地發(fā)送一經由三態(tài)緩沖器(tristate buffer)160輸入到測試中晶粒(DUT)的端子的測試信號或對比較器162的輸出進行采樣。比較器162將DUT輸出信號與參考電壓進行比較以產生指示DUT輸出信號為高或低邏輯電平的輸出信號。
當同時測試若干相似DUT 156時，測試器通道152向所有DUT 156的對應輸入端子發(fā)送相似的信號。例如，當測試9個DUT 156，且每一DUT具有8個輸入端子時，則需要一組72(9×8)個通道152來在測試期間向DUT 156提供輸入信號，其中每一組通道產生相似的一組8個輸入信號。
圖14例示一種現(xiàn)有技術的互連系統(tǒng)160，其使一個測試器通道能將相同測試信號作為輸入發(fā)送到若干DUT 156的對應輸入端。互連系統(tǒng)160提供將每一個DUT輸入端子164連接到一個共同節(jié)點166的單獨的隔離電阻器(isolation resistor)162。需要電阻器162來將節(jié)點166隔離于可能在任一端子164處的經由一個低阻抗路徑連接至一個電位源(諸如電源或接地)的故障。DUT輸入端子164通常為高阻抗。通過在形成于圖7的蓋子80中、圖8的負載板100中或圖9的探頭卡總成105中的信號路徑中包括所述電阻器可提供此種互連布置。然而，當在圖10的步驟134執(zhí)行的快速晶圓分類測試包括用于判定晶粒的任何輸入端子是否經由低阻抗路徑連接到電壓源的測試時，且當在裝入載體(步驟138)之前丟棄了所有此種晶粒時，則可通過蓋子80(圖7)、負載板100(圖8)或探頭板總成105(圖9)將一個測試器通道連接到若干DUT 156的對應輸入端子164來實現(xiàn)圖15的互連布置157。如圖15所示，對應的晶粒輸入端子164經由低電阻路徑168直接連接到共同節(jié)點166。由于裝入載體的DUT 156先前在快速晶圓分類階段(134)經過測試并被判定為在輸入端子164處無低阻抗故障，所以當將多個DUT端子連接到相同測試器通道時，不必在信號路徑168中提供隔離電阻器。
圖16為根據(jù)本發(fā)明的另一例示性實施例的載體170的截面正視圖，其具有一個包括用于固持晶粒176的凹槽174的陣列的基底172。在晶粒拾取機已將晶粒176置于墊片180上的適當位置處且使晶粒的墊片182與基底172表面上的對準標志(未圖示)適當對準后，粘著物178(例如，粘性膠)將晶粒176暫時結合到位于晶粒176下方的彈性墊片180上。載體170可配有一個類似于圖7中蓋子80的蓋子，以提供到晶粒176表面上的墊片182的信號通道。或者，與圖8中展示的探頭卡總成相類似的探頭卡總成可用以使測試器接至墊片182。
圖17例示被倒轉并置于由一個基板形成的負載板184上的圖16的載體170，所述基板上排列有彈性傳導凸塊186用以接觸固持在載體170中的晶粒176表面上的墊片182。形成于負載板184上的跡線(未圖示)將凸塊186連接到負載板表面上的墊片188，任何集成電路測試器皆可接至其。
如圖18所示，在已測試了固持在載體170中的晶粒176之后，通過將蓋子190放置在圖16中的載體上，圖16的載體170可用作裝運容器。提供了夾子192或其它附著構件以在裝運期間將蓋子190固持于適當位置。當圖6的載體54配有類似蓋子時，其也可用作裝運容器。
圖19和20例示了根據(jù)本發(fā)明的另一個示范性實施例載體200，其包括一個具有平坦上表面204的基底202，在所述上表面上裝配有彈性墊片206的陣列。一臺晶粒拾取機將晶粒208定位在墊片206上，使得在晶粒208上表面上形成的信號輸入/輸出墊片210相對于在基底202的表面204上蝕刻出的標志211處于共同平面內的預定位置處。粘著物將晶粒208暫時固持在墊片206上的適當位置，但其允許晶粒拾取機在晶粒接受測試后將晶粒208抬離墊片206。為了簡明起見，將載體200例示為經設定尺寸以固持晶粒208的3×3陣列，但可設定載體的尺寸以固持更大或更小的晶粒陣列。使用與使仍然為晶圓形式的晶粒經受類似處理步驟序列所使用的設備大體類似的設備，可使裝配在載體200上的晶粒208經受一序列測試和老化處理步驟。然而，雖然在一個晶圓上的所有晶粒必須經受每一個處理步驟，但晶粒拾取機可在未通過任一處理步驟的任何裝配在載體200上的晶粒208經受下一處理步驟之前用另一晶粒取代其，藉此增加處理設備的使用效率。
或者，如圖21所示，載體200可包括一個可移除的蓋子212，蓋子212包括用于接至晶粒208表面上的墊片的探頭214。當在蓋子212與基底202之間提供合適的墊圈216時，通過部分排空蓋子與基底之間的空間，可將外罩212固持在載體基底202上。延伸穿過蓋子212的跡線和通路可延伸到(例如)蓋子212表面上的接觸墊片(未圖示)或延伸到附著至蓋子212表面的電纜連接器(未圖示)，以為外部測試設備提供到探頭214的信號通道。探頭214可被連附到基底212上或被連附到晶粒208表面上的信號墊片。代替用粘著物來將晶粒208結合到墊片206，可提供與圖6中載體50的基底54的真空通道類似的基底202內的真空通道(未圖示)，以將晶粒208固持于適當位置。
前述說明書和附圖描述實踐本發(fā)明的最佳模式的示范性實施例，且所描述最佳模式的元件或步驟例示了如所附權利要求書陳述的本發(fā)明元件或步驟。然而，所附權利要求欲應用到實踐本發(fā)明的任何模式中，其包括在權利要求中任何一項描述的元件或步驟的組合，包括與在說明書和圖示中描述的本發(fā)明示范性實施例的例示元件或步驟功能相當?shù)脑虿襟E。
權利要求
1.一種裝置，其用于同時固持復數(shù)個單一化集成電路(IC)裸晶粒并用于提供具有通向所述復數(shù)個晶粒中的每個晶粒的信號通路的IC測試設備，其中每個晶粒包括一個平坦下表面、一個平坦上表面和在所述晶粒平坦上表面上形成的復數(shù)個墊片，所述晶粒通過所述平坦上表面發(fā)送和接收信號，所述載體包括一個具有復數(shù)個凹槽的基底；其中每個凹槽包括一個上開口和一個平坦底表面，其中所有凹槽的平坦底表面位于一個共同平面內，其中每個凹槽的平坦底表面固持一個單獨晶粒的平坦下表面，且其所有的平面尺寸基本上大于所述晶粒的平坦下表面；一個蓋子，當被置于所述基底上時，其延伸過每個凹槽的上開口；和復數(shù)個彈性傳導探頭，其中當所述蓋子被置于所述基底上時，每個探頭位于所述蓋子與在由所述凹槽固持的所述晶粒的上表面上形成的所述墊片中一個單獨的墊片之間。
2.根據(jù)權利要求1所述的裝置，其中每個凹槽的平坦底表面包括彈性材料。
3.根據(jù)權利要求1所述的裝置，其中所述裝置進一步包括安置構件，其用于拾起每個晶粒并將其置于所述凹槽中一個的單獨凹槽中，其平坦下表面在將蓋子置于所述基底之前是位于所述凹槽的平坦底表面上。
4.根據(jù)權利要求3所述的裝置，其中，所述基底包括參考部件，且其中，在將所述蓋子置于所述基底上之前，所述安置構件視情況識別參考部件的位置并將每個晶粒置于所述凹槽中一個單獨的凹槽內，以便使在所述晶粒的平坦上表面上形成的墊片在相對于所識別的參考部件的預定位置中。
5.根據(jù)權利要求1所述的裝置，其中當所述蓋子置于所述基底上時，所述蓋子和基底界定了含有所述探頭、所述晶粒和所示凹槽的空間邊界，和其中所述裝置進一步包括用于從所述空間移除空氣的構件。
6.根據(jù)權利要求5所述的裝置，其中所述基底包括一個當將所述蓋子置于所述基底上時用于在所述蓋子與所述基底之間提供密封的墊圈。
7.根據(jù)權利要求1所述的裝置，其中所述基底進一步包括復數(shù)個通道，每個通道延伸到所述凹槽中一個的單獨凹槽的所述平坦底表面；和構件，用于在所述通道中選擇性地創(chuàng)造一個部分真空以施加一力將所述晶粒適當固持在所述凹槽的所述平坦底表面上，和用于選擇性地釋放所述通道中的所述部分真空以終止將所述晶粒適當固持在所述凹槽的平坦底表面上的所述力。
8.根據(jù)權利要求1所述的裝置，其進一步包括粘著劑，將置于一凹槽中的每個晶粒的平坦下表面結合到所述晶粒所在的所述凹槽的平坦底表面。
9.根據(jù)權利要求1所述的裝置，其進一步包括一個裝配在所述蓋上的電纜連接器，在所述蓋子上形成的信號路徑，其用于將所述電纜連接器鏈接到所述探頭，和一個連接到所述電纜連接器的電纜，用于在所述電纜連接器與所述IC測試設備之間提供信號路徑。
10.根據(jù)權利要求1所述的裝置，其中所述蓋子包括一個平坦表面，裝配在所述平坦表面上的復數(shù)個第二墊片，復數(shù)個信號路徑，各自對應于所述探頭中一個單獨的探頭并穿過所述蓋子在所述第二墊片之一與在其對應的探頭的蓋子上的觸點之間延伸。
11.根據(jù)權利要求10所述的裝置，其進一步包括用于將所述第二墊片鏈接到所述IC測試設備的信號路徑。
12.根據(jù)權利要求1所述的裝置，其中所述探頭包括彈簧觸點。
13.根據(jù)權利要求12所述的裝置，其中所述彈簧觸點連附到所述蓋子。
14.根據(jù)權利要求12所述的裝置，其中所述彈簧觸點連附到所述晶粒的上表面上的墊片。
15.根據(jù)權利要求1所述的裝置，其中所述探頭為形成于所述蓋子上的彈性突起。
16.根據(jù)權利要求1所述的裝置，其進一步包括連附到所述基底的構件用于向所述基底選擇性地供熱，以將所述基底維持在基本上恒定的溫度。
17.一種裝置，其用于同時固持復數(shù)個裸露的單一化集成電路(IC)晶粒并用于為IC測試設備提供到所述復數(shù)個晶粒中每一個晶粒的信號通道，其中每一個晶粒包括一個平坦的下部表面、一個平坦的上部表面和形成在所述晶粒的平坦上部表面上的復數(shù)個墊片，所述晶粒經由所述墊片發(fā)送和接收信號，所述載體包括一個具有復數(shù)個共平面表面區(qū)域的基底，其每一個用于固持所述晶粒中一個單獨的晶粒，所述晶粒的下表面；一個蓋子，當置于所述基底上時，其延伸于由所述共平面表面區(qū)域固持的每一個晶粒上；復數(shù)個彈性傳導探頭，其中當所述蓋子置于所述基底上時，每一個探頭位于所述蓋子與形成在由共平面表面區(qū)域固持的所述晶粒上表面上的所述墊片中一個單獨的墊片之間；和安置構件，其用于拾起每一個晶粒并在所述蓋子置于所述基底上之前將所述晶粒的平坦的下表面置于所述共平面表面區(qū)域中一個單獨的表面區(qū)域上。
18.根據(jù)權利要求17所述的裝置，其中所述基底包括參考部件，及其中所述安置構件光學地識別所述參考部件的位置并將每一個晶粒置于所述共平面表面區(qū)域中一個單獨的表面區(qū)域上，以使得形成在所述晶粒的平坦上表面上的所述墊片相對于所述經識別參考部件位于預定位置。
19.根據(jù)權利要求17所述的裝置，其中當所述蓋子置于所述基底上時，所述蓋子和基底限定一個含有所述探頭和所述晶粒的空間，且其中所述裝置進一步包括用于從所述空間移除空氣的構件。
20.根據(jù)權利要求19所述的裝置，其中所述基底包括一個墊圈，用于當所述蓋子置于所述基底上時在所述蓋子與所述基底之間提供密封。
21.根據(jù)權利要求17所述的裝置，其中所述基底進一步包括復數(shù)個通道，每一個通道延伸到共平面表面區(qū)域中一個單獨的表面區(qū)域；和其中所述裝置進一步包括構件，用于選擇性地在所述通道中創(chuàng)造一部分真空，藉此施加一力而將所述晶粒固持在所述共平面表面區(qū)域上的適當位置處，和用于選擇性地解除所述通道中的所述部分真空，以終止將所述晶粒固持在所述共平面表面區(qū)域上的適當位置處的所述力。
22.根據(jù)權利要求17所述的裝置，其進一步包括將每一個晶粒的所述平坦下表面結合到其所置于的所述共平面表面區(qū)域的粘著物。
23.根據(jù)權利要求17所述的裝置，其進一步包括附著到所述基底的構件，用于選擇性地向所述基底供熱以便將所述基底維持在大體恒定的溫度。
24.一種用于處理形成在一個半導體晶圓上的復數(shù)個集成電路(IC)晶粒的方法，其中每一個晶粒具有一個下表面、一個上表面和位于所述上表面上的復數(shù)個墊片，所述晶?？山浻伤鰤|片接收測試信號并發(fā)送響應信號，所述方法包括以下步驟a.切割所述晶圓以單一化所述晶粒；b.識別在一基底上的標志的位置；c.分別拾起每一個晶粒并以其下表面放在所述基底上之方式來放置其，以使得所述基底固持所述晶粒，同時晶粒上表面上的所述墊片位于一個共同平面內且每一個墊片相對于所述標志的經識別位置而占據(jù)所述平面內的一預定位置；d.同時以傳導探頭接觸固持在所述基底上的所述晶粒的所述上表面上的所述墊片；和e.通過向所述晶粒發(fā)送測試信號并經由所述探頭和所述墊片接收由所述晶粒產生的響應信號，并處理經接收的響應信號，來在固持于所述基底上的所述晶粒上進行一第一測試，以判定所述晶粒中的那些是有缺陷的。
25.根據(jù)權利要求24所述的裝置，其進一步包括以下步驟f.將固持在所述基底上的所述晶粒加熱到一預定溫度。
26.根據(jù)權利要求25所述的裝置，其中步驟e和f是同時執(zhí)行的。
27.根據(jù)權利要求25所述的裝置，其中光學地識別所述標志的位置。
28.根據(jù)權利要求24所述的裝置，其進一步包括以下步驟f.解除所述探頭與固持在所述基底上的所述晶粒的所述上表面上的所述墊片的接觸；和g.將在步驟e發(fā)現(xiàn)有缺陷的每一個晶粒從其在所述基底上的位置處移除并將另一個晶粒置于所述基底上的相同位置。
29.根據(jù)權利要求28所述的裝置，其進一步包括以下步驟h.在步驟g之后，以所述傳導探頭同時接觸固持于所述基底上的所述晶粒的所述上表面上的所述墊片；和i.接著通過向所述晶粒發(fā)送測試信號并經由所述探頭和所述墊片接收由所述晶粒產生的響應信號，并處理經接收的響應信號，來在固持于所述基底上的所述晶粒上進行一第二測試，以判定所述晶粒中的那些是有缺陷的。
30.根據(jù)權利要求29所述的裝置，其中因為響應信號指示在晶粒上表面上的一個墊片由于一低阻抗故障被連接到一個固定電位源，所以一個晶粒在步驟e被判定為有缺陷的，和其中在步驟e，通過低阻抗路徑將所述墊片連接到一共同節(jié)點及接著將測試信號中的至少一個發(fā)送到所述共同節(jié)點，所述測試信號中的至少一個是同時被發(fā)送到在所述晶粒上表面上的復數(shù)個墊片的，藉此所述低阻抗路徑將所述測試信號同時傳達到復數(shù)個墊片。
31.一種用于處理在一個半導體晶圓上形成的復數(shù)個集成電路(IC)晶粒的方法，其中每個晶粒具有一個下表面、一個上表面和位于所述上表面上的復數(shù)個墊片，所述晶?？赏ㄟ^所述平坦上表面接收測試信號并發(fā)送響應信號，所述方法包括以下步驟a.以傳導探頭同時接觸在所述半導體晶圓上形成的所述晶粒的上表面上的所述墊片；b.通過向所述晶粒發(fā)送測試信號、并經由所述探頭和所述墊片接收由晶粒產生的響應信號和處理所接收的響應信號來在所述半導體晶圓上形成的晶粒上執(zhí)行一第一測試，以判定所述晶粒中的哪些晶粒是有缺陷的。c.切分所述晶圓以使晶粒單一化；d.識別在一基底上的界標(landmark)的位置；f.分別拾起每一個晶粒并將其放置成使其下表面擱于所述基底上，以便所述基底固持所述晶粒使其上表面上的墊片駐留于一共同表面內且每個墊片在所述共同平面內占據(jù)一相對于所述界標的識別位置的預定位置；g.以傳導探頭同時接觸固持在所述基底上的所述晶粒的上表面上的墊片；和h.通過向所述晶粒發(fā)送測試信號、并經由所述探頭和所述墊片接收由晶粒產生的響應信號并處理經接收的響應信號來在所述半導體晶圓上形成的晶粒上執(zhí)行一第二測試，以判定所述晶粒中的哪些晶粒是有缺陷的。
32.根據(jù)權利要求31所述的方法，其中視情況可判定所述界標的位置。
33.根據(jù)權利要求32所述的方法，其進一步包括以下步驟f.在步驟e之后，將固持在所述基底上的所述晶粒加熱到一預定溫度。
34.根據(jù)權利要求32所述的方法，其中i.在步驟h的同時，將固持在所述基底上的晶粒加熱到一預定溫度。
35.根據(jù)權利要求31所述的方法，其進一步包括以下步驟i.移除所述探頭避免接觸固持在所述基底上的所述晶粒的上表面上的墊片；和j.將每個在步驟e發(fā)現(xiàn)的有缺陷的晶粒從其在所述基底上的位置移出，并將另一個晶粒置于所述基底上的所述位置。
36.根據(jù)權利要求35所述的方法，其進一步包括以下步驟k.在步驟g之后，以所述傳導探頭同時接觸在固持于所述基底上的晶粒的上表面上的墊片；和l.接著，通過向所述晶粒發(fā)送測試信號、并經由所述探頭和所述墊片接收由所述晶粒產生的響應信號和處理所接收到的響應信號來在所述半導體晶圓上形成的晶粒上執(zhí)行一第三測試，以判定所述晶粒中的哪些晶粒是有缺陷的。
37.根據(jù)權利要求31所述的方法，其中在步驟h，所述晶粒中至少一個被判定為是有缺陷的，因為處理所述響應信號指示了其上表面上的一個墊片通過一個低阻抗故障鏈接到一個固定電位源，和其中在步驟h，所述測試信號中的至少一個被同時發(fā)送到所述晶粒的上表面上的復數(shù)個墊片，此是通過低阻抗路徑將所述墊片連接到一共同節(jié)點并接著將所述至少一個測試信號發(fā)送到所述共同節(jié)點，藉此所述低阻抗路徑同時將所述測試信號傳達到所述復數(shù)個墊片。
全文摘要
切割一半導體晶圓以單一化形成于所述晶圓上的集成電路晶粒。一臺晶粒拾取機接著在一載體基底上定位并定向所述單一化晶粒，使得形成于每一晶粒表面上的信號、電源和接地墊片相對于載體基底上的標志而駐留在預定位置，晶粒拾取機可光學地識別該等標志。在晶粒被暫時地固持在載體基底上的適當位置時，其經受一系列的測試和其它處理步驟。因為每一晶粒的信號墊片駐留在預定的位置中，所以可通過適當配置的探頭接近其，從而在測試期間為測試設備提供到墊片的信號通道。在每一測試后，晶粒拾取機可以用另一個晶粒取代任何沒有通過測試的晶粒，藉此改進隨后的測試和其它處理資源的效率。
文檔編號G11C29/00GK1662819SQ03814103
公開日2005年8月31日 申請日期2003年6月16日 優(yōu)先權日2002年6月19日
發(fā)明者查爾斯·A·米勒, 蒂莫西·E·科珀, 初鹿野義一 申請人:佛姆費克托公司