專利名稱：差動(dòng)式只讀存儲(chǔ)器的預(yù)充電及檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種預(yù)充電及檢測(cè)電路，特別指一種使用在一差動(dòng)式只讀存儲(chǔ)器(Differential Type ROM)、且包含有一電荷分配模塊(Charge SharingModule)的預(yù)充電及檢測(cè)電路。
背景技術(shù)：
在目前市面上的各種電子產(chǎn)品中，存儲(chǔ)器向來為其中十分重要而不可或缺的元件之一。存儲(chǔ)器依照存儲(chǔ)數(shù)據(jù)方式的不同可分為易失性存儲(chǔ)器及非易失性存儲(chǔ)器兩大類，其中易失性存儲(chǔ)器是指存儲(chǔ)在該存儲(chǔ)器中的數(shù)字?jǐn)?shù)據(jù)在切斷電源之后即會(huì)消失不見的數(shù)據(jù)存儲(chǔ)裝置，易失性存儲(chǔ)器的優(yōu)點(diǎn)在于其存取速度快，常用來作為高速的處理單元與其他電路之間的緩沖器，但是易失性存儲(chǔ)器卻具有無法在切斷電源的狀態(tài)下繼續(xù)保存數(shù)據(jù)，例如DRAM、SDRAM等產(chǎn)品均屬于易失性存儲(chǔ)器的一種。而非易失性存儲(chǔ)器則指存儲(chǔ)在該存儲(chǔ)器中的數(shù)字?jǐn)?shù)據(jù)在切斷電源之后仍能夠繼續(xù)保存的數(shù)據(jù)存儲(chǔ)裝置，非易失性存儲(chǔ)器的優(yōu)點(diǎn)即在于其能在切斷電源的狀態(tài)下持續(xù)保存數(shù)據(jù)，而缺點(diǎn)則為其存取速度不似易失性存儲(chǔ)器一般快速，如ROM、閃速存儲(chǔ)器等產(chǎn)品則屬于非易失性存儲(chǔ)器的范疇。
存儲(chǔ)器應(yīng)用的領(lǐng)域非常廣泛，除了在一般個(gè)人計(jì)算機(jī)中作為數(shù)據(jù)存儲(chǔ)裝置的功能之外，隨著信息科技產(chǎn)業(yè)的日漸成熟，上述的各式各樣的存儲(chǔ)器均被大量地運(yùn)用于如筆記型計(jì)算機(jī)、個(gè)人數(shù)字助理(Personal Digital Assistant，PDA)、移動(dòng)電話、數(shù)字照相機(jī)等的電子產(chǎn)品當(dāng)中，以作為上述各種電子產(chǎn)品存儲(chǔ)數(shù)字?jǐn)?shù)據(jù)的工具。
一般來說，設(shè)置在一電子產(chǎn)品中的存儲(chǔ)器會(huì)依照該電子產(chǎn)品的控制信號(hào)來進(jìn)行下列幾種主要的操作模式，即寫入模式(Write Mode or Program Mode)、消除模式(Erase Mode)、及讀取模式(Read Mode)。其中在寫入模式中，該電子產(chǎn)品會(huì)依照上述控制信號(hào)的指示將數(shù)字?jǐn)?shù)據(jù)寫入該存儲(chǔ)器中特定的存儲(chǔ)地址中；在消除模式中，該電子產(chǎn)品會(huì)依照上述控制信號(hào)的指示將該存儲(chǔ)器中特定的存儲(chǔ)地址中所存儲(chǔ)的數(shù)字?jǐn)?shù)據(jù)予以清除；而在讀取模式中，該電子產(chǎn)品則會(huì)依照上述控制信號(hào)的指示將該存儲(chǔ)器中特定的存儲(chǔ)地址中所存儲(chǔ)的數(shù)字?jǐn)?shù)據(jù)讀取出來。
在一存儲(chǔ)器當(dāng)中，通常包含有一檢測(cè)電路(Sense Out Circuit or SensingAmplifier)，電連接到該存儲(chǔ)器中用來存儲(chǔ)數(shù)字?jǐn)?shù)據(jù)的存儲(chǔ)器單元陣列，以依照控制信號(hào)的指示將該存儲(chǔ)器單元陣列中特定的存儲(chǔ)地址所存儲(chǔ)的數(shù)據(jù)讀取出來。在2001 IEEE International SOI Conference，10/01發(fā)表文件第143～144頁中即公開了一檢測(cè)電路的結(jié)構(gòu)，請(qǐng)參閱圖1，圖1中表示公知技術(shù)的差動(dòng)式只讀存儲(chǔ)器(Differential Type ROM)的檢測(cè)電路的電路圖。在圖1中，該差動(dòng)式只讀存儲(chǔ)器包含有一檢測(cè)電路10及一存儲(chǔ)器單元陣列20，其中存儲(chǔ)器單元陣列20包含有多個(gè)存儲(chǔ)器單元22，存儲(chǔ)器單元22的地址是經(jīng)由多條字線(Word Line)WL1～W1n及多對(duì)位線(BL11、BL12)～(BLm1、BLm2)來定義，亦即每一條字線及每一對(duì)位線的交叉處均具有一存儲(chǔ)器單元22電連接到該字線及該對(duì)位線。
在圖1中，存儲(chǔ)器單元22是由二NMOS晶體管組成，在將數(shù)據(jù)寫入存儲(chǔ)器單元22之前，該二NMOS晶體管的源極均接地，其柵極均電連接到該字線，而其漏極則分別電連接到該對(duì)位線的其中一條(例如在圖1中位于左邊的NMOS晶體管電連接到左邊的位線，位于右邊的NMOS晶體管則電連接到右邊的位線)。當(dāng)欲將邏輯數(shù)據(jù)寫入存儲(chǔ)器單元22時(shí)，則須將該二MOS晶體管與位線之間的連接截?cái)?例如用激光燒斷，在圖1中是以X記號(hào)代表連接被截?cái)?，以代表將邏輯值不同的數(shù)據(jù)寫入該存儲(chǔ)器單元22中。在以下的說明中，將以當(dāng)左邊的連接被截?cái)鄷r(shí)代表在存儲(chǔ)器單元22中存儲(chǔ)有邏輯值“1”，并以當(dāng)右邊的連接被截?cái)鄷r(shí)代表在存儲(chǔ)器單元22中存儲(chǔ)有邏輯值“0”。
接下來將以上述的位線(BL11、BL12)～(BLm1、BLm2)中的其中一對(duì)為例來進(jìn)行說明，例如位線(BL11、BL12)，第一位線BL11及第二位線BL12是電連接到檢測(cè)電路10，檢測(cè)電路10包含有一第一預(yù)充電模塊12，電連接到第一位線BL11及第二位線BL12，用來對(duì)第一位線BL11及第二位線BL12進(jìn)行預(yù)充電；一第二預(yù)充電模塊16，電連接到一第一數(shù)據(jù)線DL1及一第二數(shù)據(jù)線DL2，用來對(duì)第一數(shù)據(jù)線DL1及一第二數(shù)據(jù)線DL2進(jìn)行預(yù)充電；一邏輯模塊14，電連接到第一位線BL11和第一數(shù)據(jù)線DL1之間、以及第二位線BL12和第二數(shù)據(jù)線DL2之間，用來依據(jù)一控制信號(hào)Y1將第一位線BL11的信號(hào)傳送至第一數(shù)據(jù)線DL1及將第二位線BL12的信號(hào)傳送至第二數(shù)據(jù)線DL2，以在第一數(shù)據(jù)線DL1及第二數(shù)據(jù)線DL2上產(chǎn)生相對(duì)應(yīng)于該存儲(chǔ)器單元22中所存儲(chǔ)的邏輯數(shù)據(jù)的輸出信號(hào)。
當(dāng)該存儲(chǔ)器在進(jìn)行數(shù)據(jù)讀取時(shí)，僅會(huì)選取多對(duì)位線(BL11、BL12)～(BLm1、BLm2)的其中一對(duì)位線，例如上述的位線(BL11、BL12)，并且在連接到該對(duì)位線的多個(gè)存儲(chǔ)器單元22當(dāng)中亦僅會(huì)選取相對(duì)應(yīng)于其中一條字線(例如上述的字線WL1)的存儲(chǔ)器單元22進(jìn)行讀取。然而，為了防止連接到同一檢測(cè)電路10、但卻未被選取的其他位線(BL21、BL22)～(BLm1、BLm2)上的存儲(chǔ)器單元22產(chǎn)生的漏電流效應(yīng)(Leakage Current)可能會(huì)使檢測(cè)電路10的讀取動(dòng)作發(fā)生錯(cuò)誤，在公知技術(shù)的檢測(cè)電路10中，選擇模塊14是使用高閾值電壓元件(High-VTHDevice)來將位線及數(shù)據(jù)線隔開，也就是說，在圖1中，選擇模塊14中的二NMOS晶體管是具有較高的閾值電壓值，以防止漏電流可能造成的問題。
但是在選擇模塊14中使用高閾值電壓元件卻會(huì)產(chǎn)生一個(gè)很大的缺陷，亦即一般來說高閾值電壓元件導(dǎo)通的時(shí)間均較正常元件來得長(zhǎng)，這將造成該存儲(chǔ)器在讀取數(shù)據(jù)之際，欲使用控制信號(hào)Y1將這些高閾值電壓元件導(dǎo)通時(shí)，需要較長(zhǎng)的操作時(shí)間才能達(dá)到此一目的，如此則該存儲(chǔ)器的讀取時(shí)間(AccessTime)將受到很大的影響。

發(fā)明內(nèi)容
因此本發(fā)明的主要目的在于提供一種包含有一電荷分配模塊的預(yù)充電及檢測(cè)電路，以解決上述公知的問題。
根據(jù)本發(fā)明的權(quán)利要求，是公開一種差動(dòng)式只讀存儲(chǔ)器的預(yù)充電及檢測(cè)電路，用來檢測(cè)該只讀存儲(chǔ)器的存儲(chǔ)器單元中所存儲(chǔ)的邏輯數(shù)據(jù)，該存儲(chǔ)器單元可連接到一第一位線或一第二位線，用來提供該第一位線或該第二位線數(shù)字信號(hào)，該預(yù)充電及檢測(cè)電路包含有一預(yù)充電模塊，電連接到該第一位線及該第二位線，用來對(duì)該第一位線及該第二位線進(jìn)行預(yù)充電；一選擇模塊，電連接到該第一位線、該第二位線、一第一數(shù)據(jù)線及一第二數(shù)據(jù)線，用來依據(jù)一第一控制信號(hào)將該第一位線的信號(hào)傳送至該第一數(shù)據(jù)線及將該第二位線的信號(hào)傳送至該第二數(shù)據(jù)線；一電荷分配模塊，電連接到該第一數(shù)據(jù)線及該第二數(shù)據(jù)線，用來對(duì)該第一數(shù)據(jù)線及該第二數(shù)據(jù)線進(jìn)行預(yù)充電，并依據(jù)一第二控制信號(hào)將該電荷分配模塊中所存儲(chǔ)的電荷分配至該第一數(shù)據(jù)線及該第二數(shù)據(jù)線；以及一檢測(cè)模塊，電連接到該第一數(shù)據(jù)線及該第二數(shù)據(jù)線，用來檢測(cè)該第一數(shù)據(jù)線及該第二數(shù)據(jù)線的信號(hào)以產(chǎn)生一輸出信號(hào)。
本發(fā)明利用一預(yù)充電模塊及一電荷分配模塊將該第一位線、該第二位線、一第一數(shù)據(jù)線及一第二數(shù)據(jù)線均預(yù)充電至接地電壓，如此則被選取的位線上的存儲(chǔ)器單元的數(shù)據(jù)讀取將不會(huì)受到未被選取的位線的漏電流效應(yīng)的影響，而該電荷分配模塊亦會(huì)在讀取數(shù)據(jù)時(shí)對(duì)該第一數(shù)據(jù)線及該第二數(shù)據(jù)線進(jìn)行電荷分配，進(jìn)而加快了該第一數(shù)據(jù)線及該第二數(shù)據(jù)線上的信號(hào)進(jìn)入穩(wěn)定狀態(tài)的速度。


圖1為公知技術(shù)的檢測(cè)電路的示意圖。
圖2為本發(fā)明的預(yù)充電及檢測(cè)電路的示意圖。
圖3為圖2中的預(yù)充電及檢測(cè)電路在讀取數(shù)據(jù)時(shí)的時(shí)序圖。
附圖符號(hào)說明10檢測(cè)電路12、16、32預(yù)充電模塊14、34選擇模塊20、40存儲(chǔ)器單元陣列22、42存儲(chǔ)器單元30預(yù)充電及檢測(cè)電路36電荷分配模塊38檢測(cè)模塊44、46、48、50、60、62、64、66、68、70、78、80、82、84 NMOS晶體管52、54電容56、58、72、74、76 PMOS晶體管
具體實(shí)施例方式
請(qǐng)參閱圖2，圖2中表示本發(fā)明的差動(dòng)式只讀存儲(chǔ)器的預(yù)充電及檢測(cè)電路的電路圖。在圖2中，該差動(dòng)式只讀存儲(chǔ)器包含有一預(yù)充電及檢測(cè)電路30及一存儲(chǔ)器單元陣列40，其中存儲(chǔ)器單元陣列40包含有多個(gè)存儲(chǔ)器單元42，其中存儲(chǔ)器單元陣列40是與上述公知技術(shù)的圖1中的存儲(chǔ)器單元陣列20相同，存儲(chǔ)器單元42的地址是經(jīng)由多條字線WL1～W1n及多對(duì)位線(BL11、BL12)～(BLm1、BLm2)來定義，亦即每一條字線及每一對(duì)位線的交叉處均具有一存儲(chǔ)器單元42電連接到該字線及該對(duì)位線。
在圖2中，存儲(chǔ)器單元42是由二NMOS晶體管所組成，在將數(shù)據(jù)寫入存儲(chǔ)器單元42之前，該二NMOS晶體管的源極均接地，其柵極均電連接到該字線，而其漏極則分別電連接到該對(duì)位線的其中一條(例如在圖1中位于左邊的NMOS晶體管電連接到左邊的位線，位于右邊的NMOS晶體管則電連接到右邊的位線)。當(dāng)欲將邏輯數(shù)據(jù)寫入存儲(chǔ)器單元42時(shí)，則須將該二MOS晶體管與位線之間的連接截?cái)?例如用激光燒斷)，以代表將邏輯值不同的數(shù)據(jù)寫入該存儲(chǔ)器單元42中。在以下的說明中，將以當(dāng)左邊的連接被截?cái)鄷r(shí)代表在存儲(chǔ)器單元42中存儲(chǔ)有邏輯值“1”，并以當(dāng)右邊的連接被截?cái)鄷r(shí)代表在存儲(chǔ)器單元42中存儲(chǔ)有邏輯值“0”。
接下來將以上述的位線(BL11、BL12)～(BLm1、BLm2)中的其中一對(duì)為例來進(jìn)行說明，例如位線(BL11、BL12)，第一位線BL11及第二位線BL12是電連接到預(yù)充電及檢測(cè)電路30，預(yù)充電及檢測(cè)電路30包含有一預(yù)充電模塊32，電連接到第一位線BL11及第二位線BL12，用來對(duì)第一位線及BL11第二位線BL12進(jìn)行預(yù)充電；一邏輯模塊34，電連接到第一位線BL11、第二位線BL12、一第一數(shù)據(jù)線DL1及一第二數(shù)據(jù)線DL2，用來依據(jù)一第一控制信號(hào)Y1將第一位線BL11的信號(hào)傳送至第一數(shù)據(jù)線DL1及將第二位線BL12的信號(hào)傳送至第二數(shù)據(jù)線DL2；一電荷分配模塊36，電連接到第一數(shù)據(jù)線DL1及第二數(shù)據(jù)線DL2，用來對(duì)第一數(shù)據(jù)線DL1及第二數(shù)據(jù)線DL2進(jìn)行預(yù)充電，并依據(jù)一第二控制信號(hào)TWL將電荷分配模塊36中所存儲(chǔ)的電荷分配至第一數(shù)據(jù)線DL1及第二數(shù)據(jù)線DL2；以及一檢測(cè)模塊38，電連接到第一數(shù)據(jù)線DL1及第二數(shù)據(jù)線DL2，用來檢測(cè)第一數(shù)據(jù)線DL1及第二數(shù)據(jù)線DL2的信號(hào)以產(chǎn)生一輸出信號(hào)。
請(qǐng)注意，在先前段落中雖僅以一對(duì)位線(BL11、BL12)為例說明，但是在實(shí)際應(yīng)用中通常會(huì)有多對(duì)位線分別通過不同的選擇模塊34電連接到同一對(duì)第一及第二數(shù)據(jù)線DL1、DL2上。
如圖2所示，在本實(shí)施例中，預(yù)充電模塊32包含有一第一充電NMOS晶體管44，其漏極電連接到第一位線BL11，其柵極電連接到第一控制信號(hào)Y1的反相信號(hào)Y1b，其源極接地，第一充電NMOS晶體管44會(huì)依據(jù)第一控制信號(hào)Y1的反相信號(hào)Y1b的控制而導(dǎo)通以對(duì)第一位線BL11進(jìn)行預(yù)充電；以及一第二充電NMOS晶體管46，其漏極電連接到第二位線BL12，其柵極電連接到第一控制信號(hào)Y1的反相信號(hào)Y1b，其源極接地，第二充電NMOS晶體管46亦會(huì)依據(jù)第一控制信號(hào)Y1的反相信號(hào)Y1b的控制而導(dǎo)通以對(duì)第二位線BL12進(jìn)行預(yù)充電。選擇模塊34則包含有一第一選擇NMOS晶體管48，其漏極電連接到第一位線BL11，其柵極電連接到第一控制信號(hào)Y1，其源極電連接到第一數(shù)據(jù)線DL1；以及一第二選擇NMOS晶體管50，其漏極電連接到第二位線BL12，其柵極電連接到第一控制信號(hào)Y1，其源極電連接到第二數(shù)據(jù)線DL2。
又如圖2所示，在本實(shí)施例中，電荷分配模塊36包含有一第一電容52，其一端電連接到一第一節(jié)點(diǎn)N1而另一端接地，用來存儲(chǔ)欲分配至第一數(shù)據(jù)線DL1的電荷；一第一PMOS晶體管56，其源極電連接到一電源電壓VDD，其柵極電連接到第二控制信號(hào)TWL，其漏極電連接到第一節(jié)點(diǎn)N1；一第一NMOS晶體管60，其漏極電連接到第一節(jié)點(diǎn)N1，其柵極電連接到第二控制信號(hào)TWL，其源極電連接到第一數(shù)據(jù)線DL1；一第二電容54，其一端電連接到一第二節(jié)點(diǎn)N2而另一端接地，用來存儲(chǔ)欲分配至第二數(shù)據(jù)線DL2的電荷；一第二PMOS晶體管58，其源極電連接到電源電壓VDD，其柵極電連接到第二控制信號(hào)TWL，其漏極電連接到第二節(jié)點(diǎn)N2；以及一第二NMOS晶體管62，其漏極電連接到第二節(jié)點(diǎn)N2，其柵極電連接到第二控制信號(hào)TWL，其源極電連接到第二數(shù)據(jù)線DL2。當(dāng)?shù)诙刂菩盘?hào)TWL為低電壓(即邏輯值“0”)時(shí)，第一及第二NMOS晶體管60、62會(huì)被關(guān)斷，而第一及第二PMOS晶體管56、58則會(huì)被導(dǎo)通，如此一來被導(dǎo)通的第一及第二PMOS晶體管56、58即會(huì)利用其導(dǎo)通的通道對(duì)第一及第二電容52、54進(jìn)行充電以使得第一及第二電容52、54中存儲(chǔ)有電荷；接下來當(dāng)?shù)诙刂菩盘?hào)TWL被切換為高電壓(即邏輯值“1”)時(shí)第一及第二PMOS晶體管56、58會(huì)被關(guān)斷，而第一及第二NMOS晶體管60、62則會(huì)被導(dǎo)通，如此一來被導(dǎo)通的第一及第二NMOS晶體管60、62即會(huì)利用其導(dǎo)通的通道分別對(duì)第一及第二數(shù)據(jù)線DL1、DL2進(jìn)行電荷分配。
此外，電荷分配模塊36亦包含有一第三NMOS晶體管64，其漏極電連接到第一數(shù)據(jù)線DL1，其柵極電連接到第二控制信號(hào)TWL的反相信號(hào)TWLB，其源極接地，第三NMOS晶體管64會(huì)依據(jù)第二控制信號(hào)TWL的反相信號(hào)TWLB的控制而導(dǎo)通以對(duì)第一數(shù)據(jù)線DL1進(jìn)行預(yù)充電；以及一第四NMOS晶體管66，其漏極電連接到第二數(shù)據(jù)線DL2，其柵極電連接到第二控制信號(hào)TWL的反相信號(hào)TWLB，其源極接地第四NMOS晶體管66亦會(huì)依據(jù)第二控制信號(hào)TWL的反相信號(hào)TWLB的控制而導(dǎo)通以對(duì)第二位線DL2進(jìn)行預(yù)充電。
如圖2所示，在本實(shí)施例中，檢測(cè)模塊38則包含有一第一隔離NMOS晶體管68，其漏極電連接到第一數(shù)據(jù)線DL1，其柵極電連接到一第三控制信號(hào)FIC，其源極電連接到一第一輸出信號(hào)線OUT1；一第二隔離NMOS晶體管70，其漏極電連接到第二數(shù)據(jù)線DL2，其柵極電連接到第三控制信號(hào)FIC，其源極電連接到一第二輸出信號(hào)線OUT2；一第一反相器，其輸入端電連接到第二輸出信號(hào)線OUT2，其輸出端電連接到第一輸出信號(hào)線OUT1；以及一第二反相器，其輸入端電連接到第一輸出信號(hào)線OUT1，其輸出端電連接到第二輸出信號(hào)線OUT2；其中前述的輸出信號(hào)產(chǎn)生在第一輸出信號(hào)線OUT1上，而該輸出信號(hào)的反相信號(hào)則產(chǎn)生在第二輸出信號(hào)線OUT2上。在上述的電路狀態(tài)下，在數(shù)據(jù)讀取的過程中，第一及第二隔離NMOS晶體管68、70會(huì)在適當(dāng)?shù)臅r(shí)間依據(jù)第三控制信號(hào)FIC而被導(dǎo)通，以將第一數(shù)據(jù)線DL1上的信號(hào)傳送至第一輸出信號(hào)線OUT1，并將第二數(shù)據(jù)線DL2上的信號(hào)傳送至第二輸出信號(hào)線OUT2，而由該第一及第二反相器所組成的鎖存器將這些信號(hào)鎖存住以產(chǎn)生該輸出信號(hào)。
在圖2中，檢測(cè)模塊38另包含有一致能PMOS晶體管72，其源極電連接到電源電壓VDD，其柵極電連接到一第四控制信號(hào)SAEB，其漏極電連接到該第一反相器及該第二反相器，用來依據(jù)第四控制信號(hào)SAEB控制檢測(cè)電路38的致能(Enable)及失能(Disable)。在本實(shí)施例中，該第一反相器包含有一PMOS晶體管74及一NMOS晶體管78，PMOS晶體管74及NMOS晶體管78的柵極相連接以作為該第一反相器的輸入端，PMOS晶體管74及NMOS晶體管78的漏極相連接以作為該第一反相器的輸出端，PMOS晶體管74的源極電連接到致能PMOS晶體管72的漏極，而NMOS晶體管78的源極則接地。同樣地，該第二反相器包含有一PMOS晶體管76及一NMOS晶體管80，PMOS晶體管76及NMOS晶體管80的柵極相連接以作為該第二反相器的輸入端，PMOS晶體管76及NMOS晶體管80的漏極相連接以作為該第二反相器的輸出端，PMOS晶體管76的源極電連接到致能PMOS晶體管72的漏極，而NMOS晶體管80的源極則接地。在上述的電路組態(tài)下，則當(dāng)?shù)谒目刂菩盘?hào)SAEB將致能NMOS晶體管72的通道關(guān)斷時(shí)，該第一及第二反相器將失去偏壓而無法動(dòng)作；相反地，當(dāng)?shù)谒目刂菩盘?hào)SAEB將致能NMOS晶體管72的通道導(dǎo)通時(shí)，該第一及第二反相器將正常動(dòng)作而鎖存位于第一及第二輸出信號(hào)線OUT1、OUT2上的信號(hào)。
此外，檢測(cè)模塊38亦包含有一第三NMOS晶體管82，其漏極電連接到第一輸出信號(hào)線OUT1，其柵極電連接到一第五控制信號(hào)PC，其源極接地，用來對(duì)第一輸出信號(hào)線OUT1進(jìn)行預(yù)充電；以及一第四NMOS晶體管84，其漏極電連接到第二輸出信號(hào)線OUT2，其柵極電連接到第五控制信號(hào)PC，其源極接地，用來對(duì)第二輸出信號(hào)線OUT2進(jìn)行預(yù)充電。第三及第四NMOS晶體管82、84是會(huì)依據(jù)第五控制信號(hào)PC的控制而導(dǎo)通以分別對(duì)第一輸出信號(hào)線OUT1及第二輸出信號(hào)線OUT2進(jìn)行預(yù)充電。在圖2中，第五控制信號(hào)PC是由第三控制信號(hào)FIC的反相信號(hào)與第四控制信號(hào)SAEB進(jìn)行AND邏輯運(yùn)算所產(chǎn)生，亦即當(dāng)?shù)谌刂菩盘?hào)FIC的反相信號(hào)及第四控制信號(hào)SAEB當(dāng)中任一信號(hào)的值為邏輯值“0”時(shí)，第五控制信號(hào)即切換為邏輯值“0”以將第三及第四NMOS晶體管82、84關(guān)斷。
接下來圖2及圖3以詳細(xì)說明本發(fā)明的預(yù)充電及檢測(cè)電路30的操作原理，圖3中表示本發(fā)明的預(yù)充電及檢測(cè)電路30在讀取存儲(chǔ)器單元陣列40中其中一個(gè)存儲(chǔ)器單元42(例如字線WL1及位線(BL11、BL12)的交叉處的存儲(chǔ)器單元52)中所存儲(chǔ)的數(shù)字?jǐn)?shù)據(jù)時(shí)，圖2中各個(gè)控制信號(hào)及信號(hào)線的時(shí)序圖。在圖3中是分別依序列出第一控制信號(hào)Y1、第二控制信號(hào)TWL、第三控制信號(hào)FIC、及第四控制信號(hào)SAEB，以及第一位線BL11、第二位線BL12、第一數(shù)據(jù)線DL1、第二數(shù)據(jù)線DL2、第一輸出信號(hào)線OUT1、及第二輸出信號(hào)線OUT2上的信號(hào)。
請(qǐng)注意，為了說明及比較的方便，在圖3當(dāng)中是分別將四個(gè)主動(dòng)的控制信號(hào)Y1、TWL、FIC、SAEB放置在同一時(shí)間軸上，而將其他被動(dòng)的信號(hào)BL11、BL12、DL1、DL2、OUT1、OUT2及放置在其他三條時(shí)間軸上，如圖3所示。在本實(shí)施例中，上述的第一控制信號(hào)Y1的反相信號(hào)Y1b及第二控制信號(hào)TWL的反相信號(hào)TWLB由于分別與第一控制信號(hào)Y1及第二控制信號(hào)TWL呈互補(bǔ)，故無須列在圖3中，而字線WL1的信號(hào)是與第二控制信號(hào)TWL為同步，又第五控制信號(hào)PC是為第三及第四控制信號(hào)FIC、SAEB的邏輯組合，故亦不在圖3中列出。在圖3中，是依照時(shí)間順序分別表示本發(fā)明的預(yù)充電及檢測(cè)電路30在第一輸出信號(hào)線OUT1上的輸出信號(hào)讀取邏輯值“1”及邏輯值“0”的過程。
接下來請(qǐng)參閱圖3以說明本發(fā)明的預(yù)充電及檢測(cè)電路30在讀取存儲(chǔ)器單元陣列40的存儲(chǔ)器單元42中所存儲(chǔ)的數(shù)字?jǐn)?shù)據(jù)“1”(即當(dāng)存儲(chǔ)器單元42左邊的連接被截?cái)鄷r(shí)的情形)時(shí)的動(dòng)作原理。在開始讀取動(dòng)作之前，第一控制信號(hào)Y1、第二控制信號(hào)TWL、第三控制信號(hào)FIC均被設(shè)定為邏輯值“0”，而第四控制信號(hào)SAEB則被設(shè)定為邏輯值“1”，因此反相信號(hào)Y1b及TWLB是為邏輯值“1”，字線的信號(hào)是與第二控制信號(hào)TWL同步故為邏輯值“0”，而第五控制信號(hào)則為邏輯值“1”。在此一狀態(tài)下，選擇模塊34的第一、第二選擇NMOS晶體管48、50及第一、第二隔離NMOS晶體管68、70會(huì)被關(guān)斷，預(yù)充電模塊32的NMOS晶體管44、46、電荷分配模塊的NMOS晶體管64、66及檢測(cè)模塊38的NMOS晶體管82、84則會(huì)被導(dǎo)通，而使得第一及第二位線BL11、BL12、第一及第二數(shù)據(jù)線DL1、DL2、以及第一及第二輸出信號(hào)線OUT1、OUT2均被預(yù)充電至0V；第一及第二電容52、54會(huì)因?yàn)镻MOS晶體管56、58的導(dǎo)通而被充電并存儲(chǔ)有電荷，使得第一及第二節(jié)點(diǎn)N1、N2上的電位均為VDD，同時(shí)此時(shí)NMOS晶體管60、62是處于關(guān)斷狀態(tài)；而在檢測(cè)模塊38中由該第一反相器及該第二反相器所構(gòu)成的鎖存器則會(huì)因?yàn)镻MOS晶體管72被關(guān)斷而處于失能狀態(tài)。
當(dāng)開始讀取動(dòng)作后，首先第一控制信號(hào)Y1及第三控制信號(hào)FIC同時(shí)被切換為邏輯值“1”(即VDD)，則第一及第二充電NMOS晶體管44、46、以及NMOS晶體管82、84會(huì)被關(guān)斷以停止對(duì)第一及第二數(shù)據(jù)線BL11、BL12、以及第一及第二輸出信號(hào)線OUT1、OUT2的充電動(dòng)作，同時(shí)第一及第二選擇NMOS晶體管48、50、以及第一及第二隔離NMOS晶體管68、70則會(huì)被導(dǎo)通，使得第一及第二位線BL11、BL12、第一及第二數(shù)據(jù)線DL1、DL2、以及第一及第二輸出信號(hào)線OUT1、OUT2能夠相互分配電荷。
緊接著第二控制信號(hào)TWL以及與第二控制信號(hào)TWL同步的字線WL被切換為邏輯值“1”，則存儲(chǔ)器單元42當(dāng)中之二NMOS晶體管會(huì)因?yàn)樽志€WL1的切換而被導(dǎo)通，如此則存儲(chǔ)器單元42當(dāng)中連接未被截?cái)嗟囊粋?cè)的位線(在本實(shí)施例中為第二位線BL12)會(huì)經(jīng)由該NMOS晶體管的通道連接至接地端。此外又由于第二控制信號(hào)TWL被切換為邏輯值“1”，NMOS晶體管64、66會(huì)被關(guān)斷而停止對(duì)第一及第二數(shù)據(jù)線DL1、DL2的充電動(dòng)作，同時(shí)PMOS晶體管56、58亦會(huì)被關(guān)斷而停止對(duì)第一及第二電容52、54的充電動(dòng)作，而NMOS晶體管60、62則會(huì)被導(dǎo)通，如此一來第一及第二電容52、54將通過NMOS晶體管60、62的通道開始與第一及第二位線BL11、BL12、第一及第二數(shù)據(jù)線DL1、DL2、以及第一及第二輸出信號(hào)線OUT1、OUT2進(jìn)行電荷分配。
在此假設(shè)第一及第二電容52、54的電容值同為Cc，而第一位線BL11、第一數(shù)據(jù)線DL1、及第一輸出信號(hào)線OUT1的總和電容值(即等于第二位線BL12、第二數(shù)據(jù)線DL2、及第二輸出信號(hào)線OUT2的總和電容值)為C(BL+DL+OUT)，則由于先前第一及第二電容52、54是被充電至VDD，而上述所有位線、數(shù)據(jù)線及輸出信號(hào)線均被充電至0V，因此經(jīng)過電荷分配的過程后，第一位線BL11、第一數(shù)據(jù)線DL1、及第一輸出信號(hào)線OUT1上的電壓將上升至VSHARE＝VDD×CC÷(CC+C(BL+DL+OUT))，如圖3所示。但是第二位線BL12、第二數(shù)據(jù)線DL2、及第二輸出信號(hào)線OUT2上的電壓，則因?yàn)榻逵纱鎯?chǔ)器單元42中的NMOS晶體管的通道連接至接地點(diǎn)之故，會(huì)在短暫時(shí)間的上升后回歸至0V，如圖3所示。
接下來，第四控制信號(hào)SAEB則會(huì)被切換為邏輯值“0”(即0V)，則PMOS晶體管72會(huì)被導(dǎo)通而使得檢測(cè)模塊38中由該二反相器所組成的鎖存器進(jìn)入致能狀態(tài)，如此一來第一及第二輸出信號(hào)線OUT1、OUT2上的信號(hào)會(huì)由于該鎖存器的作用而分別被鎖存在VDD及0V，而位于第一輸出信號(hào)線OUT1上的輸出信號(hào)則可被讀取出來，此時(shí)該輸出信號(hào)是相對(duì)應(yīng)于存儲(chǔ)器單元42中所存儲(chǔ)的數(shù)字?jǐn)?shù)據(jù)，為邏輯值“1”。此外，位于第一位線BL11、第一數(shù)據(jù)線DL1上的電壓，則會(huì)因?yàn)榈谝贿x擇NMOS晶體管48及第一隔離NMOS晶體管68的作用而被限制在(VDD-VTH)的大小(此處VTH是為NMOS晶體管的閾值電壓)，可降低預(yù)充電及檢測(cè)電路30在操作時(shí)的功率耗損。
最后，依序?qū)⒌谌刂菩盘?hào)FIC切換回邏輯值“0”、將第四控制信號(hào)SAEB切換回邏輯值“1”、再將第一控制信號(hào)Y1及第二控制信號(hào)TWL(以及字線WL1)切換回邏輯值“0”，以為下一階段的讀取動(dòng)作進(jìn)行準(zhǔn)備。
在圖3的后半段中是表示本發(fā)明的預(yù)充電及檢測(cè)電路30在讀取存儲(chǔ)器單元陣列40的另一存儲(chǔ)器單元42中所存儲(chǔ)的數(shù)字?jǐn)?shù)據(jù)“0”(即當(dāng)存儲(chǔ)器單元42右邊的連接被截?cái)鄷r(shí)的情形)時(shí)的動(dòng)作原理。此時(shí)第一、第二、第三及第四控制信號(hào)Y1、TWL、FIC、SAEB的動(dòng)作與讀取數(shù)字?jǐn)?shù)據(jù)“1”時(shí)這些控制信號(hào)的動(dòng)作是完全相同，而由于此時(shí)在存儲(chǔ)器單元42中是右邊的連接被截?cái)啵实谝患暗诙痪€BL11、BL12上的電壓值與讀取邏輯值“1”時(shí)相反，第一及第二數(shù)據(jù)線DL1、DL2上的電壓值與讀取邏輯值“1”時(shí)相反，且第一及第二輸出信號(hào)線OUT1、OUT2上的電壓值亦與讀取邏輯值“1”時(shí)相反，如圖3所示。最后則位于第一輸出信號(hào)線OUT1上的輸出信號(hào)可被讀取出來，此時(shí)該輸出信號(hào)是相對(duì)應(yīng)于存儲(chǔ)器單元42中所存儲(chǔ)的數(shù)字?jǐn)?shù)據(jù)，為邏輯值“0”。
與公知技術(shù)相比較，本發(fā)明的預(yù)充電及檢測(cè)電路是利用一預(yù)充電模塊及一電荷分配模塊將該第一位線、該第二位線、一第一數(shù)據(jù)線及一第二數(shù)據(jù)線均預(yù)充電至接地電壓，如此則被選取的位線上的存儲(chǔ)器單元的數(shù)據(jù)讀取將不會(huì)受到未被選取的位線的漏電流效應(yīng)的影響，而該電荷分配模塊亦會(huì)在讀取數(shù)據(jù)時(shí)對(duì)該第一數(shù)據(jù)線及該第二數(shù)據(jù)線進(jìn)行電荷分配，進(jìn)而加快了該第一數(shù)據(jù)線及該第二數(shù)據(jù)線上的信號(hào)進(jìn)入穩(wěn)定狀態(tài)的速度。此外，位于位線及數(shù)據(jù)線上的電壓，則會(huì)因?yàn)橐贿x擇NMOS晶體管及一隔離NMOS晶體管的作用而被限制在(VDD-VTH)的大小，可降低該預(yù)充電及檢測(cè)電路在操作時(shí)的功率耗損。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的等效變化與修改，皆屬于本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種差動(dòng)式只讀存儲(chǔ)器的預(yù)充電及檢測(cè)電路，用來檢測(cè)該只讀存儲(chǔ)器的存儲(chǔ)器單元中所存儲(chǔ)的邏輯數(shù)據(jù)，該存儲(chǔ)器單元可連接到一第一位線及一第二位線二者其中一條位線，用來提供該第一位線或該第二位線數(shù)字信號(hào)，該預(yù)充電及檢測(cè)電路包含有一預(yù)充電模塊，電連接到該第一位線及該第二位線，用來對(duì)該第一位線及該第二位線進(jìn)行預(yù)充電；一選擇模塊，電連接到該第一位線、該第二位線、一第一數(shù)據(jù)線及一第二數(shù)據(jù)線，用來依據(jù)一第一控制信號(hào)將該第一位線的信號(hào)傳送至該第一數(shù)據(jù)線及將該第二位線的信號(hào)傳送至該第二數(shù)據(jù)線；一電荷分配模塊，電連接到該第一數(shù)據(jù)線及該第二數(shù)據(jù)線，用來對(duì)該第一數(shù)據(jù)線及該第二數(shù)據(jù)線進(jìn)行預(yù)充電，并依據(jù)一第二控制信號(hào)將該電荷分配模塊中所存儲(chǔ)的電荷分配至該第一數(shù)據(jù)線及該第二數(shù)據(jù)線；以及一檢測(cè)模塊，電連接到該第一數(shù)據(jù)線及該第二數(shù)據(jù)線，用來檢測(cè)該第一數(shù)據(jù)線及該第二數(shù)據(jù)線的信號(hào)以產(chǎn)生一輸出信號(hào)。
2.如權(quán)利要求1所述的預(yù)充電及檢測(cè)電路，其中該電荷分配模塊包含有一第一電容，其一端電連接到一第一節(jié)點(diǎn)而另一端接地，用來存儲(chǔ)欲分配至該第一數(shù)據(jù)線的電荷；一第一PMOS晶體管，其源極電連接到一電源電壓，其柵極電連接到該第二控制信號(hào)，其漏極電連接到該第一節(jié)點(diǎn)；一第一NMOS晶體管，其漏極電連接到該第一節(jié)點(diǎn)，其柵極電連接到該第二控制信號(hào)，其源極電連接到該第一數(shù)據(jù)線；一第二電容，其一端電連接到一第二節(jié)點(diǎn)而另一端接地，用來存儲(chǔ)欲分配至該第二數(shù)據(jù)線的電荷；一第二PMOS晶體管，其源極電連接到該電源電壓，其柵極電連接到該第二控制信號(hào)，其漏極電連接到該第二節(jié)點(diǎn)；以及一第二NMOS晶體管，其漏極電連接到該第二節(jié)點(diǎn)，其柵極電連接到該第二控制信號(hào)，其源極電連接到該第二數(shù)據(jù)線。
3.如權(quán)利要求2所述的預(yù)充電及檢測(cè)電路，其中該電荷分配模塊另包含有一第三NMOS晶體管，其漏極電連接到該第一數(shù)據(jù)線，其柵極電連接到該第二控制信號(hào)的反相信號(hào)，其源極接地，用來對(duì)該第一數(shù)據(jù)線進(jìn)行預(yù)充電；以及一第四NMOS晶體管，其漏極電連接到該第二數(shù)據(jù)線，其柵極電連接到該第二控制信號(hào)的反相信號(hào)，其源極接地，用來對(duì)該第二數(shù)據(jù)線進(jìn)行預(yù)充電。
4.如權(quán)利要求1所述的預(yù)充電及檢測(cè)電路，其中該預(yù)充電模塊包含有一第一充電NMOS晶體管，其漏極電連接到該第一位線，其柵極電連接到該第一控制信號(hào)的反相信號(hào)，其源極接地；以及一第二充電NMOS晶體管，其漏極電連接到該第二位線，其柵極電連接到該第一控制信號(hào)的反相信號(hào)，其源極接地。
5.如權(quán)利要求1所述的預(yù)充電及檢測(cè)電路，其中該選擇模塊包含有一第一選擇NMOS晶體管，其漏極電連接到該第一位線，其柵極電連接到該第一控制信號(hào)，其源極電連接到該第一數(shù)據(jù)線；以及一第二選擇NMOS晶體管，其漏極電連接到該第二位線，其柵極電連接到該第一控制信號(hào)，其源極電連接到該第二數(shù)據(jù)線。
6.如權(quán)利要求1所述的預(yù)充電及檢測(cè)電路，其中該檢測(cè)模塊包含有一第一隔離NMOS晶體管，其漏極電連接到該第一數(shù)據(jù)線，其柵極電連接到一第三控制信號(hào)，其源極電連接到一第一輸出信號(hào)線；一第二隔離NMOS晶體管，其漏極電連接到該第二數(shù)據(jù)線，其柵極電連接到該第三控制信號(hào)，其源極電連接到一第二輸出信號(hào)線；一第一反相器，其輸入端電連接到該第二輸出信號(hào)線，其輸出端電連接到該第一輸出信號(hào)線；以及一第二反相器，其輸入端電連接到該第一輸出信號(hào)線，其輸出端電連接到該第二輸出信號(hào)線；其中該輸出信號(hào)是產(chǎn)生在該第一輸出信號(hào)線上，而該輸出信號(hào)的反相信號(hào)則產(chǎn)生在該第二輸出信號(hào)線上。
7.如權(quán)利要求6所述的預(yù)充電及檢測(cè)電路，其中該檢測(cè)模塊另包含有一致能PMOS晶體管，其源極電連接到一電源電壓，其柵極電連接到一第四控制信號(hào)，其漏極電連接到該第一反相器及該第二反相器，用來依據(jù)該第四控制信號(hào)控制該檢測(cè)電路的致能及失能。
8.如權(quán)利要求7所述的預(yù)充電及檢測(cè)電路，其中該第一反相器包含有一PMOS晶體管及一NMOS晶體管，該P(yáng)MOS晶體管及該NMOS晶體管的柵極相連接以作為該第一反相器的輸入端，該P(yáng)MOS晶體管及該NMOS晶體管的漏極相連接以作為該第一反相器的輸出端，該P(yáng)MOS晶體管的源極電連接到該致能PMOS晶體管的漏極，而該NMOS晶體管的源極則接地。
9.如權(quán)利要求6所述的預(yù)充電及檢測(cè)電路，其中該第二反相器包含有一PMOS晶體管及一NMOS晶體管，該P(yáng)MOS晶體管及該NMOS晶體管的柵極相連接以作為該第二反相器的輸入端，該P(yáng)MOS晶體管及該NMOS晶體管的漏極相連接以作為該第二反相器的輸出端，該P(yáng)MOS晶體管的源極電連接到該致能PMOS晶體管的漏極，而該NMOS晶體管的源極則接地。
10.如權(quán)利要求6所述的預(yù)充電及檢測(cè)電路，其中該檢測(cè)模塊另包含有一第三NMOS晶體管，其漏極電連接到該第一輸出信號(hào)線，其柵極電連接到一第五控制信號(hào)，其源極接地，用來對(duì)該第一輸出信號(hào)線進(jìn)行預(yù)充電；以及一第四NMOS晶體管，其漏極電連接到該第二輸出信號(hào)線，其柵極電連接到該第五控制信號(hào)，其源極接地，用來對(duì)該第二輸出信號(hào)線進(jìn)行預(yù)充電。
全文摘要
一種差動(dòng)式只讀存儲(chǔ)器的預(yù)充電及檢測(cè)電路，該存儲(chǔ)器單元可連接到一第一位線或一第二位線，該預(yù)充電及檢測(cè)電路包含有一預(yù)充電模塊，電連接到該第一及第二位線，用來對(duì)該第一及第二位線進(jìn)行預(yù)充電；一選擇模塊，電連接到該第一位線、該第二位線、一第一數(shù)據(jù)線及一第二數(shù)據(jù)線，用來依據(jù)一第一控制信號(hào)以傳送數(shù)據(jù)；一電荷分配模塊，電連接到該第一及第二數(shù)據(jù)線，用來依據(jù)一第二控制信號(hào)分配電荷至該第一及第二數(shù)據(jù)線；以及一檢測(cè)模塊，電連接到該第一及第二數(shù)據(jù)線，用來檢測(cè)該第一及第二數(shù)據(jù)線的信號(hào)以產(chǎn)生一輸出信號(hào)。
文檔編號(hào)G11C17/00GK1549273SQ0312344
公開日2004年11月24日 申請(qǐng)日期2003年5月9日 優(yōu)先權(quán)日2003年5月9日
發(fā)明者黃世煌 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司