專利名稱：一種堆棧的指針產生器與指針產生的方法
技術領域：
本發(fā)明涉及一種指針產生器與指針產生的方法，所產生的指針值指向一存儲器的堆棧(stack)或后入先出存儲器(LIFO memory)。
背景技術：
在一般的系統(tǒng)和超大規(guī)模集成電路(VLSI)設計中，經常需要使用一種存儲器，將最后寫入的數據最先讀出，這種存儲器稱為堆?；蚝笕胂瘸龃鎯ζ?。這種存儲器需要一個指針產生器，以產生一指針。當要寫入或讀出數據時，可正確地指向存儲器的地址。
現有技術是利用一上下計數器(up-down counter)來做為指針產生器。當寫入一數據到堆棧時，指針值便加1，即指向下一個地址。當從堆棧讀出一數據時，指針值便減1，即指向上一個地址。利用上下計數器來做為指針產生器雖可順利完成任務，但使用上下計數器需占用很大的電路布局(layout)面積，同時由于電路較為復雜，工作頻率也受到限制。因此，在現今電子產品講求體積小且速度快的前提下，現有的指針產生器已不適合使用。

發(fā)明內容
本發(fā)明公開一種指針產生器，所產生的指針值指向一堆棧，指針產生器包含一選擇輸入端(selection input terminal)和一雙向線性反饋移位寄存器(bi-direction linear feedback shift register)。選擇輸入端是響應存取堆棧的指令，選擇輸入一選擇信號。雙向線性反饋移位寄存器的基本架構為線性反饋移位寄存器，在接收其選擇信號后，執(zhí)行一本質特征多項式(primitive characteristic polynomial)的運算，以產生一數字序列，做為堆棧的指針值。當選擇信號改變時，其雙向線性反饋移位寄存器雖同樣執(zhí)行一線性反饋移位寄存器的功能，但其內含的本質特征多項式會隨之改變，所產生的數字序列的順序會與先前數字序列的順序相反。因此，利用前一個本質特征多項式所產生的數字序列，可用來做為往上計數的指針值(當數據寫入堆棧時)。而利用后一個本質特征多項式所產生的數字序列，可用來做為往下計數的指針值(當數據讀出堆棧時)。
本發(fā)明利用線性反饋移位寄存器，來設計適用于堆棧的指針產生器，以代替現有的上下計數器。其優(yōu)點在于，可節(jié)省電路布局的面積、可工作于高頻的環(huán)境下、可加強保密性等。
并且，本發(fā)明還提供一種指針產生器，所產生的一指針值指向一堆棧，包含一選擇輸入端，用以響應存取該堆棧的一指令，輸入一選擇信號；一雙向運算電路，響應該選擇信號，執(zhí)行一特定的本質特征多項式的一運算；以及一雙向數字序列產生電路，響應該選擇信號與該特定的本質特征多項式運算的一結果，產生相對應于該特定的本質特征多項式往上計數或往下計數的該指針值。
并且，本發(fā)明還提供一種指針產生的方法，所產生的一指針值指向一堆棧，該指針產生方法的步驟包括(A).選擇一第一模式或一第二模式；以及(B).產生一指針值；其中，該第一模式相對應于一第一本質特征多項式運算的往上計數的該指針值，該第二模式相對應于一第二本質特征多項式運算的往下計數的該指針值，該第一本質特征多項式與該第二本質特征多項式彼此互補。


圖1為本發(fā)明的指針產生器的方框圖；圖2為雙向異或門的電路圖；圖3為雙向寄存器的電路圖；圖4為第一雙功能電路的電路圖；圖5為第二雙功能電路的電路圖；圖6(a)為第一狀態(tài)下的指針產生器的電路圖；圖6(b)為第二狀態(tài)下的指針產生器的電路圖；圖7為計算機仿真的指針值圖。
附圖符號說明101指針產生器103選擇輸入端107雙向運算電路
109雙向數字序列產生電路111雙向異或門 113第一輸出/入端115第二輸出/入端 117數據輸入端119選擇輸入端121、121-1、121-3、121-5、121-7雙向寄存器129或非門 131第一雙功能電路133第二雙功能電路201異或門203第一緩沖器 205第二緩沖器207第三緩沖器 209第四緩沖器301寄存器 303第一緩沖器305第二緩沖器 307第三緩沖器309第四緩沖器 401異或門403第一緩沖器 405第二緩沖器407第三緩沖器 501異或門503第一緩沖器 505第二緩沖器具體實施方式
本發(fā)明公開了一種指針產生器，它利用一線性反饋移位寄存器來完成，其所產生的指針值指向一堆棧。本發(fā)明的指針產生器包含一選擇輸入端和一雙向線性反饋移位寄存器。選擇輸入端根據存取其堆棧的指令，選擇輸入一選擇信號。雙向線性反饋移位寄存器基本架構為一線性反饋移位寄存器，為根據選擇信號，執(zhí)行一特定的本質特征多項式的運算，以產生往上計數或往下計數的指針值。此處所指的往上計數或往下計數，并非依照數字順序加1或減1，而是依照其本質特征多項式的運算所產生的特定序列計數。
圖1為本發(fā)明的一實施例。如圖1所示，指針產生器101包含一選擇輸入端103和一雙向線性反饋移位寄存器。雙向線性反饋移位寄存器包含一雙向運算電路(bi-direction computing circuit)107及一雙向數字序列產生電路(bi-direction number sequence generation circuit)109。雙向運算電路107用來執(zhí)行某一特定的本質特征多項式的運算，在本例中本質特征多項式為X4+X+1與X4+X3+1。雙向數字序列產生電路109響應選擇信號選擇(SELECTION)與雙向運算電路107的運算結果，產生一指針值addr
～addr[3]，用來指向一堆棧，供系統(tǒng)存取。
雙向運算電路107為一執(zhí)行特定的本質特征多項式的運算，通常使用邏輯門組合，本例中使用一雙向異或門(bi-direction XOR gate)111。雙向運算電路107具有一第一輸出/入端(firstI/O terminal)113、一第二輸出/入端(secondI/O terminal)115、一數據輸入端117及一選擇輸入端119。雙向運算電路107響應選擇信號SELECTION由選擇輸入端119選擇切換為一第一狀態(tài)和一第二狀態(tài)。例如，當雙向運算電路107處于第一狀態(tài)時，第一輸出/入端113執(zhí)行輸入的功能，并依據數據輸入端117輸入的數據運算后，由第二輸出/入端115執(zhí)行輸出的功能。當雙向運算電路107處于第二狀態(tài)時，第二輸出/入端115執(zhí)行輸入的功能，并依據數據輸入端117輸入的數據運算后，由第一輸出/入端113執(zhí)行輸出的功能。
該實施例中，雙向運算電路107為一雙向異或門。圖2為圖1中雙向異或門111的電路圖。如圖2所示，雙向異或門111包含一異或門201、一第一緩沖器203、一第二緩沖器205、一第三緩沖器207及一第四緩沖器209。異或門201包含一輸出端OUT、一第一輸入端1st及一第二輸入端2nd。第一至第四緩沖器203、205、207及209各包含一輸出端出(OUT)、一輸入端入(IN)及一選擇輸入端SEL。其中，異或門201的第一輸入端1st連結到第二緩沖器205及第四緩沖器209的輸出端OUT，異或門201的第二輸入端2nd為運算電路107的數據輸入端117，異或門201的輸出端OUT連結到第一緩沖器203及第三緩沖器207的輸入端IN，第一緩沖器203的輸出端OUT連結到第四緩沖器209的輸入端IN及雙向運算電路107的第二輸出/入端115，第二緩沖器205的輸入端IN連結到第三緩沖器207的輸出端OUT及雙向運算電路107的第一輸出/入端113，第一至第四緩沖器203、205、207及209的選擇輸入端SEL連結到雙向運算電路107的選擇輸入端119，雙向運算電路107的選擇輸入端119連結到指針產生器101的選擇輸入端103。
第一至第四緩沖器203、205、207及209的選擇輸入端SEL為該緩沖器的致能端。如圖2所示，第一緩沖器203及第二緩沖器205為高電平致能緩沖器，第三緩沖器207及第四緩沖器209為低電平致能緩沖器。當雙向運算電路107的選擇輸入端119為高電平時，第一緩沖器203及第二緩沖器205導通，且第三緩沖器207及第四緩沖器209關閉。因此電流路徑會由雙向運算電路107的第一輸出/入端113經過第二緩沖器205、異或門201、第一緩沖器203，而輸出到雙向運算電路107的第二輸出/入端115。當雙向運算電路107的選擇輸入端119為低電平時，第一緩沖器203及第二緩沖器205關閉，且第三緩沖器207及第四緩沖器209導通。因此電流路徑會由雙向運算電路107的第二輸出/入端115經過第四緩沖器209、異或門201、第三緩沖器207，而輸出到雙向運算電路107的第一輸出/入端113；響應選擇信號SELECTION的輸入電平使雙向運算電路107的輸出端可由第一輸出/入端113或第二輸出/入端115輸出。
雙向數字序列產生電路109用來產生指針值addr
～addr[3]，以指向一堆棧。如圖1所示，該實施例的雙向數字序列產生電路109包含四個串聯(lián)雙向寄存器(bi-direction register)121-1、121-3、121-5及121-7、一或非門(NORgate)129、一第一雙功能電路(first dual function circuit)131及一第二雙功能電路133。每個雙向寄存器121(即121-1、121-3、121-5及121-7)包含一第一輸出/入端1st及一第二輸出/入端2nd，響應該選擇信號SELECTION，選擇切換為第一狀態(tài)或第二狀態(tài)，以執(zhí)行一寄存器的功能。或非門129包含一輸出端OUT及三個輸入端1st、2nd及3rd。第一雙功能電路131及第二雙功能電路133各包含一第一輸出/入端1st、一第二輸出/入端2nd及一輸入端IN，響應選擇信號SELECTION，以選擇切換為第一狀態(tài)或第二狀態(tài)，執(zhí)行一異或門或一緩沖器的功能。其中，第一至第三雙向寄存器121-1、121-3及121-5的第二輸出/入端2nd連結到或非門129的三個輸入端1st、2nd及3rd，或非門129的輸出端OUT連結到第一雙功能電路131及第二雙功能電路133的輸入端IN，第一雙功能電路131的第二輸出/入端2nd連結到第一雙向寄存器121-1的第一輸出/入端1st，第四雙向寄存器121-7的第二輸出/入端2nd連結到第二雙功能電路133的第一輸出/入端1st。
當雙向數字序列產生電路109處于第一狀態(tài)時，雙向寄存器121的第二輸出/入端2nd、第一雙功能電路131的第二輸出/入端2nd及第二雙功能電路133的第二輸出/入端2nd執(zhí)行輸入的功能。同時，雙向寄存器121的第一輸出/入端1st、第一雙功能電路131的第一輸出/入端1st及第二雙功能電路133的第一輸出/入端1st執(zhí)行輸出的功能。當雙向數字序列產生電路109處于第二狀態(tài)時，雙向寄存器121的第一輸出/入端1st、第一雙功能電路131的第一輸出/入端1st及第二雙功能電路133的第一輸出/入端1st執(zhí)行輸入的功能。同時，雙向寄存器121的第二輸出/入端2nd、第一雙功能電路131的第二輸出/入端2nd及第二雙功能電路133的第二輸出/入端2nd執(zhí)行輸出的功能。
如圖1所示，第一雙功能電路131的第一輸出/入端1st連結到雙向異或門111的第一輸出/入端113，第二雙功能電路133的第二輸出/入端2nd連結到雙向異或門111的第二輸出/入端115。該實施例中，當處于第一狀態(tài)時，雙向運算電路107執(zhí)行第一本質特征多項式X4+X3+1的運算。當處于第二狀態(tài)時，雙向運算電路107執(zhí)行第二本質特征多項式X4+X+1的運算。這兩個本質特征多項式彼此互補，即由第一本質特征多項式所產生的序列會與第二本質特征多項式所產生的序列順序相反，已完成向上計數與向下計數的功能。為了執(zhí)行該二個本質特征多項式的運算，第三雙向寄存器121-5的第二輸出/入端2nd連結到雙向運算電路107的數據輸入端117。
圖3為圖1中雙向寄存器121的電路圖。如圖3所示，雙向寄存器121包含一寄存器301、一第一緩沖器303、一第二緩沖器305、一第三緩沖器307及一第四緩沖器309。寄存器301包含一輸入端IN及一輸出端OUT。第一至第四緩沖器303、305、307及309各包含一輸出端OUT、一輸入端IN及一選擇輸入端SEL。其中，寄存器301的輸入端IN連結到第一緩沖器303及第三緩沖器307的輸出端OUT，寄存器301的輸出端OUT連結到第二緩沖器305及第四緩沖器309的輸入端IN，第一緩沖器303的輸入端IN連結到第四緩沖器309的輸出端OUT及雙向寄存器121的第二輸出/入端2nd，第三緩沖器307的輸入端IN連結到第二緩沖器305的輸出端OUT及雙向寄存器121的第一輸出/入端1st，第一緩沖器303、第二緩沖器305、第三緩沖器307及第四緩沖器309的選擇輸入端SEL均連結到指針產生器101的選擇輸入端103。
第一緩沖器303、第二緩沖器305、第三緩沖器307及第四緩沖器309的選擇輸入端SEL為該緩沖器的致能端。如圖3所示，第一緩沖器303及第二緩沖器305為高電平致能緩沖器，第三緩沖器307及第四緩沖器309為低電平致能緩沖器。當選擇信號SELECTION為高電平時，第一緩沖器303及第二緩沖器305導通，且第三緩沖器307及第四緩沖器309關閉。因此電流路徑會由雙向寄存器121的第二輸出/入端2nd經過第一緩沖器303、寄存器301、第二緩沖器305，而輸出到雙向寄存器121的第一輸出/入端1st。當選擇信號SELECTION為低電平時，第一緩沖器303及第二緩沖器305關閉，且第三緩沖器307及第四緩沖器309導通。因此電流路徑會由雙向寄存器121的第一輸出/入端1st經過第三緩沖器307、寄存器301、第四緩沖器309，而輸出到雙向寄存器121的第二輸出/入端2nd。
該實施例中，寄存器301為一D型觸發(fā)器(D flip-flop)。但寄存器301不限于D型觸發(fā)器，任何一種電路組件具有類似功能均可使用。
圖4為圖1中第一雙功能電路131的電路圖。如圖4所示，第一雙功能電路131包含一異或門401、一第一緩沖器403、一第二緩沖器405及一第三緩沖器407。異或門401包含一輸出端OUT、一第一輸入端1st及一第二輸入端2nd。第一至第三緩沖器403、405及407各包含一輸出端OUT、一輸入端IN及一選擇輸入端SEL。其中，異或門401的輸出端OUT連結到第二緩沖器405的輸入端IN，異或門401的第一輸入端1st連結到第一緩沖器403的輸出端OUT，異或門401的第二輸入端2nd為第一雙功能電路131的輸入端IN，第三緩沖器407的輸出端OUT連結到第一緩沖器403的輸入端IN及第一雙功能電路131的第一輸出/入端1st，第三緩沖器407的輸入端IN連結到第二緩沖器405的輸出端OUT及第一雙功能電路131的第二輸出/入端2nd，第一緩沖器403、第二緩沖器405及第三緩沖器407的選擇輸入端SEL連結到指針產生器101的選擇輸入端103。
第一緩沖器403、第二緩沖器405及第三緩沖器407的選擇輸入端SEL為該緩沖器的致能端。如圖4所示，第一緩沖器403及第二緩沖器405為低電平致能緩沖器，第三緩沖器407為高電平致能緩沖器。當選擇信號SELECTION為高電平時，第一緩沖器403及第二緩沖器405關閉，且第三緩沖器407導通。因此電流路徑會由第一雙功能電路131的第二輸出/入端2nd經過第三緩沖器407，而輸出到第一雙功能電路131的第一輸出/入端1st，以執(zhí)行一緩沖器的功能。當選擇信號SELECTION為低電平時，第一緩沖器403及第二緩沖器405導通，且第三緩沖器407關閉。因此電流路徑會由第一雙功能電路131的第一輸出/入端1st經過第一緩沖器403、異或門401、第二緩沖器405，而輸出到第一雙功能電路131的第二輸出/入端2nd，以執(zhí)行一異或門的功能。
圖5為圖1中第二雙功能電路133的電路圖。如圖5所示，第二雙功能電路133包含一異或門501、一第一緩沖器503、一第二緩沖器505及一第三緩沖器507。異或門501包含一輸出端OUT、一第一輸入端1st及一第二輸入端2nd。第一至第三緩沖器503、505及507包含一輸出端OUT、一輸入端IN及一選擇輸入端SEL。其中，異或門501的輸出端OUT連結到第二緩沖器505的輸入端IN，異或門501的第一輸入端1st連結到第一緩沖器503的輸出端OUT，異或門501的第二輸入端2nd為第二雙功能電路133的輸入端IN，第三緩沖器507的輸出端OUT連結到第一緩沖器503的輸入端IN及第二雙功能電路133的第二輸出/入端2nd，第三緩沖器507的輸入端IN連結到第二緩沖器505的輸出端OUT及第二雙功能電路133的第一輸出/入端1st，第一緩沖器503、第二緩沖器505及第三緩沖器507的選擇輸入端SEL連結到指針產生器101的選擇輸入端103。
第一緩沖器503、第二緩沖器505及第三緩沖器507的選擇輸入端SEL為該緩沖器的致能端。如圖5所示，第一緩沖器503及第二緩沖器505為高電平致能緩沖器，第三緩沖器507為低電平致能緩沖器。當選擇信號SELECTION為高電平時，第一緩沖器503及第二緩沖器505導通，且第三緩沖器507關閉。因此電流路徑會由第二雙功能電路133的第二輸出/入端2nd經過第一緩沖器503、異或門501、第二緩沖器505，而輸出到第二雙功能電路133的第一輸出/入端1st，以執(zhí)行一異或門的功能。當選擇信號SELECTION為低電平時，第一緩沖器503及第二緩沖器505關閉，且第三緩沖器507導通。因此電流路徑會由第二雙功能電路133的第一輸出/入端1st經過第三緩沖器507，而輸出到第二雙功能電路133的第二輸出/入端2nd，以執(zhí)行一緩沖器的功能。
圖1的實施例中，選擇信號SELECTION為高電平時，即為上述的第一狀態(tài)。此時圖1的指針產生器101可簡化為圖6(a)的電路，它是一線性反饋移位寄存器，可執(zhí)行第一本質特征多項式X4+X3+1的運算，產生一個數字序列，做為指向堆棧的指針值。選擇信號SELECTION為低電平時，即為上述的第二狀態(tài)。此時圖1的指針產生器101可簡化為圖6(b)的電路，它也是一線性反饋移位寄存器，執(zhí)行第二本質特征多項式X4+X+1的運算，產生另一個數字序列，做為指向堆棧的指針值。值得注意的是，圖6(a)與圖6(b)的電路圖其結構看似相同，但由于第一本質特征多項式與第二本質特征多項式彼此互補，因此指針值的位順序彼此相反。圖6(a)的指針值由左至右為addr
、addr[1]、addr[2]及addr[3]，而圖6(b)的指針值由左至右為addr[3]、addr[2]、addr[1]及addr
，故圖6(a)與圖6(b)所產生的指針值順序也相反。因此當其中的一狀態(tài)定義為往上計數時，則另一狀態(tài)為往下計數。
圖7為該實施例經計算機軟件仿真的結果。圖中信號updown即為圖1中的選擇信號SELECTION。信號clk與其它圖中的信號clk相同，都是時鐘脈沖控制信號。信號addr out[3:0]為圖1、圖6(a)、圖6(b)的指針值addr
～addr[3]，是一個四位輸出信號，可產生16個位階，以0123456789abcdef來表示。利用此16個位階來做為堆棧的指針時，便可指向16個地址。如圖7所示，當信號updown在一段時間內都為低電平時(表示不斷有數據寫入堆棧)，指針addr out[3:0]便不斷地往上計數，由1-＞0-＞8-＞4-＞2-＞9-＞c-＞6-＞b。信號updown由低電平轉變?yōu)楦唠娖綍r(表示不斷有數據讀出堆棧)，指針addr out[3:0]便不斷地往下計數，由6-＞c-＞9-＞2-＞4-＞8-＞0-＞1。該兩個數字序列彼此順序顛倒，故可準確地做為堆棧的指針值，完成堆棧讀出或寫入數據的動作。
本發(fā)明并不限于僅使用四個串接的雙向寄存器121。而應根據實際的需要，在本發(fā)明的范圍內進行變化。例如，要產生2N個指針值(指向堆棧2N個地址)，則需有N個串接的雙向寄存器121。雙向異或門111的數目也不是固定的，而依所選擇的本質特征多項式而定。同樣的，雙向寄存器121的第二輸出/入端2nd也依據其本質特征多項式，選擇性地連接到雙向運算電路107的數據輸入端117。
本發(fā)明利用線性反饋移位寄存器，來設計適用于堆棧的指針產生器。由于所需要的電路組件比現有技術的少，可節(jié)省電路布局的面積，以降低成本。同時線性反饋移位寄存器的結構簡單，可工作于高頻的環(huán)境下。此外，本發(fā)明的指針產生器所產生的指針值并非連續(xù)的數字串行，不同的本質特征多項式會產生不同的指針值序列。因此前后相關的數據并不一定儲存在相鄰的存儲器地址中。故可增加其保密性，使儲存在堆棧中的數據不易被竊取。
由上述可知，本發(fā)明也是一種指針產生的方法，所產生的一指針值指向一堆棧，其指針產生方法的步驟包括先選擇一第一模式或一第二模式，以及產生一指針值。其中，第一模式(即上述的第一狀態(tài))相對應于一第一本質特征多項式運算的往上計數的指針值，第二模式(即上述的第二狀態(tài))相對應于一第二本質特征多項式運算的往下計數的指針值。第一本質特征多項式與第二本質特征多項式彼此互補，即產生的指針值順序相反。在上述的實施例中，第一本質特征多項式為X4+X3+1，而第二本質特征多項式為X4+X+1。在選擇第一或第二模式時，當數據需寫入堆棧即選擇第一模式，當數據需讀出堆棧即選擇第二模式。
通過以上較佳具體實施例的詳述，希望能更加清楚地描述本發(fā)明的特征與精神，而并非以上述所披露的較佳具體實施例來對本發(fā)明的范圍加以限制。相反地，其目的是希望能涵蓋各種改變及具等同性的安排在本發(fā)明所要申請的權利要求范圍內。因此，本發(fā)明所申請的權利要求的范圍應該根據上述的說明作最寬廣的解釋，以致使其涵蓋所有可能的改變以及具等同性的安排。
權利要求
1.一種指針產生器，所產生的一指針值指向一堆棧，包含一選擇輸入端，用以響應存取該堆棧的一指令，輸入一選擇信號；以及一雙向線性反饋移位寄存器，用以執(zhí)行一本質特征多項式運算，響應該選擇信號選擇性地產生相對應于該本質特征多項式運算后的順序的往上計數與往下計數的該指針值。
2.如權利要求1所述的指針產生器，其中該雙向線性反饋移位寄存器包含一雙向運算電路，包含一雙向異或門，執(zhí)行該本質特征多項式運算；以及一雙向數字序列產生電路，響應該選擇信號與該本質特征多項式運算的結果，產生該指針值。
3.如權利要求2所述的指針產生器，其中該雙向運算電路具有一第一輸出/入端、一第二輸出/入端、一數據輸入端與一選擇輸入端，響應該選擇輸入端輸入的該選擇信號，該雙向運算電路具有一第一狀態(tài)和一第二狀態(tài)，當該雙向運算電路處于該第一狀態(tài)時，該第一輸出/入端執(zhí)行輸入的功能，該數據輸入端的數據經運算后，通過該第二輸出/入端輸出運算結果，當該雙向運算電路處于該第二狀態(tài)時，該第二輸出/入端執(zhí)行輸入的功能，該數據輸入端的數據經過運算后，通過該第一輸出/入端輸出運算結果。
4.如權利要求3所述的指針產生器，其中該雙向運算電路為一雙向異或門，包含一異或門，包含一輸出端、一第一輸入端及一第二輸入端；一第一緩沖器，包含一輸出端、一輸入端及一選擇輸入端；一第二緩沖器，包含一輸出端、一輸入端及一選擇輸入端；一第三緩沖器，包含一輸出端、一輸入端及一選擇輸入端；一第四緩沖器，包含一輸出端、一輸入端及一選擇輸入端；該異或門的第一輸入端連結到該第二緩沖器及該第四緩沖器的輸出端，該異或門的第二輸入端為該雙向異或門的輸入端，該異或門的輸出端連結到該第一緩沖器及該第三緩沖器的輸入端，該第一緩沖器的輸出端連結到該第四緩沖器的輸入端及該雙向異或門的第二輸出/入端，該第二緩沖器的輸入端連結到該第三緩沖器的輸出端及該雙向異或門的第一輸出/入端，該第一緩沖器、該第二緩沖器、該第三緩沖器及該第四緩沖器的選擇輸入端連結到該雙向異或門的第二輸入端，該雙向異或門的第二輸入端連結到該指針產生器的選擇輸入端。
5.如權利要求3所述的指針產生器，其中該雙向數字序列產生電路包含多個雙向寄存器，以串聯(lián)連接，每個該雙向寄存器包含一第一輸出/入端及一第二輸出/入端，響應該選擇信號，以選擇切換為該第一狀態(tài)和該第二狀態(tài)，執(zhí)行一寄存器的功能；一或非門，包含一輸出端及多個輸入端；以及一第一雙功能電路，包含一第一輸出/入端、一第二輸出/入端及一輸入端，響應該選擇信號，以選擇切換為該第一狀態(tài)及該第二狀態(tài)，執(zhí)行一異或門及一緩沖器的功能；以及一第二雙功能電路，包含一第一輸出/入端、一第二輸出/入端及一輸入端，響應該選擇信號，以選擇切換為該第一狀態(tài)及該第二狀態(tài)，執(zhí)行一緩沖器及一異或門的功能；其中，該多個雙向寄存器的第二輸出/入端選擇性地連結到該或非門的輸入端，該或非門的輸出端連結到該第一雙功能電路及該第二雙功能電路的輸入端，該第一雙功能電路的第一輸出/入端連結到該該雙向運算電路的第一輸出/入端，該第一雙功能電路的第二輸出/入端連結到該第一雙向寄存器的第一輸出/入端，該多個雙向寄存器串聯(lián)最后的雙向寄存器的第二輸出/入端連結到該第二雙功能電路的第一輸出/入端，該第二雙功能電路的第二輸出/入端連結到該雙向運算電路的第二輸出/入端，該多個雙向寄存器的第二輸出/入端響應該特定的本質特征多項式，至少有一連結到該雙向異或門的數據輸入端，當該雙向數字序列產生電路處于該第一狀態(tài)時，該多個雙向寄存器的第二輸出/入端、該第一雙功能電路的第二輸出/入端及該第二雙功能電路的第二輸出/入端執(zhí)行輸入的功能，且該多個雙向寄存器的第一輸出/入端、該第一雙功能電路的第一輸出/入端及該第二雙功能電路的第一輸出/入端執(zhí)行輸出的功能，當該雙向數字序列產生電路處于該第二狀態(tài)時，該多個雙向寄存器的第一輸出/入端、該第一雙功能電路的第一輸出/入端及該第二雙功能電路的第一輸出/入端執(zhí)行輸入的功能，且該多個雙向寄存器的第二輸出/入端、該第一雙功能電路的第二輸出/入端及該第二雙功能電路的第二輸出/入端執(zhí)行輸出的功能。
6.如權利要求5所述的指針產生器，其中該雙向寄存器包含一寄存器，包含一輸入端及一輸出端；一第一緩沖器，包含一輸出端、一輸入端及一選擇輸入端；一第二緩沖器，包含一輸出端、一輸入端及一選擇輸入端；一第三緩沖器，包含一輸出端、一輸入端及一選擇輸入端；以及一第四緩沖器，包含一輸出端、一輸入端及一選擇輸入端；其中，該寄存器的輸入端連結到該第一緩沖器及該第三緩沖器的輸出端，該寄存器的輸出端連結到該第二緩沖器及該第四緩沖器的輸入端，該第一緩沖器的輸入端連結到該第四緩沖器的輸出端及該雙向寄存器的第二輸出/入端，該第三緩沖器的輸入端連結到該第二緩沖器的輸出端及該雙向寄存器的第一輸出/入端，該第一緩沖器、該第二緩沖器、該第三緩沖器及該第四緩沖器的選擇輸入端連結到該指針產生器的選擇輸入端。
7.如權利要求6所述的指針產生器，其中該寄存器包含一D型觸發(fā)器。
8.如權利要求5所述的指針產生器，其中該第一雙功能電路包含一異或門，包含一輸出端、一第一輸入端及一第二輸入端；一第一緩沖器，包含一輸出端、一輸入端及一選擇輸入端；一第二緩沖器，包含一輸出端、一輸入端及一選擇輸入端；以及一第三緩沖器，包含一輸出端、一輸入端及一選擇輸入端；其中，該異或門的輸出端連結到該第二緩沖器的輸入端，該異或門的第一輸入端連結到該第一緩沖器的輸出端，該異或門的第二輸入端為該第一雙功能電路的輸入端，該第三緩沖器的輸出端連結到該第一緩沖器的輸入端及該第一雙功能電路的第一輸出/入端，該第三緩沖器的輸入端連結到該第二緩沖器的輸出端及該第一雙功能電路的第二輸出/入端，該第一緩沖器、該第二緩沖器及該第三緩沖器的選擇輸入端連結到該指針產生器的選擇輸入端。
9.如權利要求5所述的指針產生器，其中該第二雙功能電路包含一異或門，包含一輸出端、一第一輸入端及一第二輸入端；一第一緩沖器，包含一輸出端、一輸入端及一選擇輸入端；一第二緩沖器，包含一輸出端、一輸入端及一選擇輸入端；以及一第三緩沖器，包含一輸出端、一輸入端及一選擇輸入端；其中，該異或門的輸出端連結到該第二緩沖器的輸入端，該異或門的第一輸入端連結到該第一緩沖器的輸出端，該異或門的第二輸入端連結到該第二雙功能電路的輸入端，該第三緩沖器的輸出端連結到該第一緩沖器的輸入端及該第二雙功能電路的第二輸出/入端，該第三緩沖器的輸入端連結到該第二緩沖器的輸出端及該第二雙功能電路的第一輸出/入端，該第一緩沖器、該第二緩沖器及該第三緩沖器的選擇輸入端連結到該指針產生器的選擇輸入端。
10.如權利要求3所述的指針產生器，其中該第一狀態(tài)相對應于一第一本質特征多項式運算的往上計數的該指針值，該第二狀態(tài)相對應于一第二本質特征多項式運算的往下計數的該指針值，該第一本質特征多項式與該第二本質特征多項式彼此互補。
11.如權利要求10所述的指針產生的方法，其中該第一本質特征多項式為X4+X3+1，該第二本質特征多項式為X4+X+1。
12.一種指針產生器，所產生的一指針值指向一堆棧，包含一選擇輸入端，用以響應存取該堆棧的一指令，輸入一選擇信號；一雙向運算電路，響應該選擇信號，執(zhí)行一特定的本質特征多項式的一運算；以及一雙向數字序列產生電路，響應該選擇信號與該特定的本質特征多項式運算的一結果，產生相對應于該特定的本質特征多項式往上計數或往下計數的該指針值。
13.如權利要求12所述的指針產生器，其中該雙向運算電路包含一雙向異或門，該雙向異或門包含一第一輸出/入端、一第二輸出/入端、一第一輸入端及一第二輸入端，響應該選擇信號，以選擇切換為一第一狀態(tài)和一第二狀態(tài)，執(zhí)行一異或門的功能，其中，當該雙向異或門處于該第一狀態(tài)時，該第一輸出/入端執(zhí)行輸入的功能，且該第二輸出/入端執(zhí)行輸出的功能，當該雙向異或門處于該第二狀態(tài)時，該第二輸出/入端執(zhí)行輸入的功能，且該第一輸出/入端執(zhí)行輸出的功能。
14.如權利要求13所述的指針產生器，其中該雙向異或門包含一異或門，包含一輸出端、一第一輸入端及一第二輸入端；一第一緩沖器，包含一輸出端、一輸入端及一選擇輸入端；一第二緩沖器，包含一輸出端、一輸入端及一選擇輸入端；一第三緩沖器，包含一輸出端、一輸入端及一選擇輸入端；以及一第四緩沖器，包含一輸出端、一輸入端及一選擇輸入端；其中，該異或門的第一輸入端連結到該第二緩沖器及該第四緩沖器的輸出端，該異或門的第二輸入端為該雙向異或門的輸入端，該異或門的輸出端連結到該第一緩沖器及該第三緩沖器的輸入端，該第一緩沖器的輸出端連結到該第四緩沖器的輸入端及該雙向異或門的第二輸出/入端，該第二緩沖器的輸入端連結到該第三緩沖器的輸出端及該雙向異或門的第一輸出/入端，該第一緩沖器、該第二緩沖器、該第三緩沖器及該第四緩沖器的選擇輸入端連結到該雙向異或門的第二輸入端，該雙向異或門的第二輸入端連結到該指針產生器的選擇輸入端。
15.如權利要求12所述的指針產生器，其中該雙向數字序列產生電路包含N個雙向寄存器串聯(lián)，每個雙向寄存器包含一第一輸出/入端及一第二輸出/入端，響應該選擇信號，以選擇切換為該第一狀態(tài)和該第二狀態(tài)，執(zhí)行一寄存器的功能，其中N為一正整數；一或非門，包含一輸出端及N-1個輸入端；以及一第一雙功能電路，包含一第一輸出/入端、一第二輸出/入端及一輸入端，響應該選擇信號，以選擇切換為該第一狀態(tài)及該第二狀態(tài)，執(zhí)行一異或門及一緩沖器的功能；以及一第二雙功能電路，包含一第一輸出/入端、一第二輸出/入端及一輸入端，響應該選擇信號，以選擇切換為該第一狀態(tài)及該第二狀態(tài)，執(zhí)行一緩沖器及一異或門的功能；其中，該第一至第N-1雙向寄存器的第二輸出/入端連結到該或非門的N-1個輸入端，該或非門的輸出端連結到該第一雙功能電路及該第二雙功能電路的輸入端，該第一雙功能電路的第一輸出/入端連結到該雙向異或門的第一輸出/入端，該第一雙功能電路的第二輸出/入端連結到該第一雙向寄存器的第一輸出/入端，該第N雙向寄存器的第二輸出/入端連結到該第二雙功能電路的第一輸出/入端，該第二雙功能電路的第二輸出/入端連結到該雙向異或門的第二輸出/入端，該N個雙向寄存器的第二輸出/入端響應該特定的本質特征多項式，至少有一連結到該雙向異或門的第一輸入端，該雙向數字序列產生電路可產生2的N次方個該指針值；其中，當該雙向數字序列產生電路處于該第一狀態(tài)時，該N個雙向寄存器的第二輸出/入端、該第一雙功能電路的第二輸出/入端及該第二雙功能電路的第二輸出/入端執(zhí)行輸入的功能，且該N個雙向寄存器的第一輸出/入端、該第一雙功能電路的第一輸出/入端及該第二雙功能電路的第一輸出/入端執(zhí)行輸出的功能，當該雙向數字序列產生電路處于該第二狀態(tài)時，該N個雙向寄存器的第一輸出/入端、該第一雙功能電路的第一輸出/入端及該第二雙功能電路的第一輸出/入端執(zhí)行輸入的功能，且該N個雙向寄存器的第二輸出/入端、該第一雙功能電路的第二輸出/入端及該第二雙功能電路的第二輸出/入端執(zhí)行輸出的功能。
16.如權利要求13所述的指針產生器，其中該第一狀態(tài)相對應于一第一本質特征多項式運算的往上計數的該指針值，該第二狀態(tài)相對應于一第二本質特征多項式運算的往下計數的該指針值，該第一本質特征多項式與該第二本質特征多項式彼此互補。
17.如權利要求16所述的指針產生的方法，其中該第一本質特征多項式為X4+X3+1，該第二本質特征多項式為X4+X+1。
18.一種指針產生的方法，所產生的一指針值指向一堆棧，該指針產生方法的步驟包括(A).選擇一第一模式或一第二模式；以及(B).產生一指針值；其中，該第一模式相對應于一第一本質特征多項式運算的往上計數的該指針值，該第二模式相對應于一第二本質特征多項式運算的往下計數的該指針值，該第一本質特征多項式與該第二本質特征多項式彼此互補。
19.如權利要求14所述的指針產生的方法，其中該第一本質特征多項式為X4+X+1，該第二本質特征多項式為X4+X3+1。
20.如權利要求14所述的指針產生的方法，其步驟(A)還包含(C).當數據寫入堆棧時選擇第一模式，數據讀出堆棧時選擇第二模式。
全文摘要
本發(fā)明公開了一種指針產生器與指針產生的方法，所產生的一指針值指向一堆棧(后入先出存儲器)，包含一選擇輸入端和一雙向線性反饋移位寄存器。選擇輸入端響應存取堆棧的指令，輸入一選擇信號。雙向線性反饋移位寄存器的基本架構為線性反饋移位寄存器，在接收選擇信號后，執(zhí)行一特定本質特征多項式的運算，產生一數字序列。當選擇信號改變時，所產生的數字序列與先前數字序列的順序恰好相反，故可響應數據讀出或寫入堆棧，做為往上或往下計數的指針值。
文檔編號G11C7/00GK1521758SQ0310385
公開日2004年8月18日 申請日期2003年2月13日 優(yōu)先權日2003年2月13日
發(fā)明者石穎衡 申請人:明基電通股份有限公司