專利名稱：位線預(yù)充電的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及內(nèi)容可尋址存儲器(CAM)。尤其是，本發(fā)明涉及一種用于在一種開位線結(jié)構(gòu)CAM設(shè)備中的位線高速預(yù)充電的電路和方法。
背景技術(shù)：
在多種傳統(tǒng)的存儲器系統(tǒng)(例如隨機存取存儲器)中，二進(jìn)制數(shù)字(位)存儲在存儲器單元中，并且由指定與所給單元相關(guān)聯(lián)的線性地址的處理器來存取該二進(jìn)制數(shù)字。這種系統(tǒng)提供在某些約束條件內(nèi)的對該存儲器系統(tǒng)中的任何部分進(jìn)行快速存取。為了便于處理器的控制，存取存儲器的每個操作都必須作為指令的一部分說明所要求的存儲器單元的地址。標(biāo)準(zhǔn)存儲器系統(tǒng)對于基于搜索的內(nèi)容來說設(shè)計得不好。標(biāo)準(zhǔn)存儲器中基于內(nèi)容的搜索要求在微處理器控制下基于軟件的算法搜索。為了執(zhí)行搜索，要求很多次存儲器操作。這些搜索在利用處理器資源時既不快效率也不高。
為了克服這些不足，已經(jīng)開發(fā)了一種稱作內(nèi)容可尋址存儲器(CAM)的相聯(lián)存儲器系統(tǒng)。CAM允許單元由其內(nèi)容來索引，所以CAM在查找表實現(xiàn)例如超高速緩沖存儲器子系統(tǒng)中得到了第一個應(yīng)用，并且如今它很快地在聯(lián)網(wǎng)系統(tǒng)中得到了應(yīng)用。CAM最有價值的特點是能夠作為單一的操作對多個單元執(zhí)行搜索和比較，其中，搜索數(shù)據(jù)是與存儲在該CAM中的數(shù)據(jù)進(jìn)行比較。典型地，搜索數(shù)據(jù)裝載到搜索線上并且與該CAM中所存儲的字進(jìn)行比較。在搜索-比較操作期間中，會在匹配線上產(chǎn)生與每個所存儲的字有關(guān)的匹配或不匹配信號，從而表明該搜索字與所存儲的字是否匹配。典型的存儲數(shù)據(jù)的字包括具有附加了數(shù)字標(biāo)題位的實際數(shù)據(jù)，比如舉例來說一個“E”位或一個空位，盡管在搜索-比較操作過程中并不特地搜索該標(biāo)題位。
CAM以單元矩陣的方式存儲數(shù)據(jù)，這些單元通常要么是基于SRAM的單元要么是基于DRAM的單元。直到現(xiàn)在，基于SRAM的CAM單元由于其實現(xiàn)簡單而變得非常普遍。然而，為了提供三變量(ternary)CAM(即其中搜索和比較操作返回“0”、“1”或“自由”的結(jié)果)，典型地，基于三變量SRAM的單元比基于DRAM的單元所要求的晶體管要多。結(jié)果，基于三變量SRAM的CAM具有比三變量DRAM單元低很多的存儲密度。


圖1中示出了一種典型的CAM的框圖。CAM10包括設(shè)置在行和列上的基于DRAM的CAM單元(未示出)的矩陣或陣列100?；贒RAM的三變量CAM單元的陣列具有其占據(jù)的硅面積顯著小于其基于SRAM的配對物之優(yōu)點。一行中的預(yù)定數(shù)量CAM單元存儲一個數(shù)據(jù)字。地址譯碼器17用于選擇該CAM陣列100中的任何一行以允許數(shù)據(jù)被寫入到所選擇的行中或者從所選擇的行中讀出。數(shù)據(jù)存取電路例如位線及列選擇設(shè)備，設(shè)置于該陣列100中以便將數(shù)據(jù)傳送給該陣列100或從該陣列100中取出。匹配線讀出電路設(shè)置于用于CAM單元每一行的CAM陣列100中，這些匹配線讀出電路并沒有示出，它們用在搜索及比較操作中從而輸出表示搜索字與在該行中所存儲的字成功或不成功匹配的結(jié)果。所有行的該結(jié)果由優(yōu)先譯碼器22來處理從而輸出相應(yīng)匹配字單元的地址(匹配地址)。該匹配地址在由該匹配地址輸出塊19輸出之前被存儲在匹配地址寄存器18中。數(shù)據(jù)通過數(shù)據(jù)I/O塊11和多種數(shù)據(jù)寄存器15寫入到陣列100中。數(shù)據(jù)通過數(shù)據(jù)輸出寄存器23和數(shù)據(jù)I/O塊11從該陣列100中讀出。該CAM的其它部件包括控制電路塊12、標(biāo)志邏輯塊13、電源電壓產(chǎn)生塊14、多種控制和地址寄存器16、刷新計數(shù)器20以及JTAG塊21。
圖2示出了一種在1999年3月31日申請的加拿大專利申請No.2,266,062中描述的典型的三變量DRAM型CAM單元140，其中公開的內(nèi)容在此作為參考。單元140具有一個包括與在匹配線ML和尾線之間的n-溝道比較晶體管142串聯(lián)連接的n-溝道搜索晶體管141。搜索線SL*與搜索晶體管141的柵極相連。存儲電路包括n-溝道存取晶體管143，該晶體管143具有與字線WL相連的柵極、并且143在位線BL和單元陽極電壓電位VCP之間與電容器144串聯(lián)。電荷存儲節(jié)點CELL1與比較晶體管142的柵極相連，從而，如果電容器144中存有電荷，即CELL1為邏輯“1”，則導(dǎo)通晶體管142。其余晶體管和電容器重復(fù)晶體管141、142、143和電容器144以用于該三變量數(shù)據(jù)位的另一半，并且與響應(yīng)線SL和BL*相連，以及提供對三變量數(shù)據(jù)存儲的支持。它們一起可存儲表示邏輯“1”、邏輯“0”或“自由”的三變量值。

典型地，尾線TL接地，并且所有的晶體管都是n-溝道晶體管。在前述參考資料中已詳細(xì)給出三變量DRAM單元的操作的說明。
如之前所述，存儲器陣列100使用DRAM型存儲器單元來為每單位面積的硅獲得高的單元密度，這就有利于減少制造的全部成本。然而，在DRAM存儲器領(lǐng)域中，有兩種用于放置存儲器單元和位線的結(jié)構(gòu)已被公知，當(dāng)將該結(jié)構(gòu)應(yīng)用在本發(fā)明的三變量CAM中時，每個結(jié)構(gòu)都向CAM設(shè)備提供不同的優(yōu)點和缺點。
第一種結(jié)構(gòu)是開位線結(jié)構(gòu)，通常如圖3中所示。圖3中所示的配置表示有關(guān)已加工設(shè)備上的位線讀出放大器(BLSA)的位線物理布局。字線、存儲器單元和讀/寫電路已被故意省略，以簡化原理圖。但本領(lǐng)域技術(shù)人員可以理解，字線是垂直于位線走線的，存儲器單元置于每條字線和位線之間的交點附近，并且讀/寫電路與位線耦合。互補的位線32和34向著遠(yuǎn)離位線讀出放大器(BLSA)33的左側(cè)和右側(cè)的方向進(jìn)行擴展。位線讀出放大器例如BLSA33在本領(lǐng)域中是公知的，典型地，它包括一對交叉耦合的互補CMOS晶體管。n-溝道均衡晶體管31連接在位線32和34之間用于將這兩條位線電短接在一起，并且它具有由位線均衡信號BLEQ來控制的柵極。位線32和34、均衡晶體管31和BLSA33形成了一個開位線對。另一個位線對由位線36和37、均衡晶體管35和BLSA38組成，與第一開位線對的相應(yīng)元件相同地配置。在存儲器陣列中，如圖3中所示，多個開位線對配置成一個在另一個之下的結(jié)構(gòu)，其中，與BLSA的左側(cè)相連的所有的位線都是左子陣列的一部分，并且與BLSA的右側(cè)相連的所有的位線都是右子陣列的一部分。對于DRAM存儲器，在從與位線相連的DRAM存儲器單元中讀數(shù)據(jù)之前，有必要預(yù)先給位線充電并通過位線預(yù)先給晶體管(未示出)充電，充到中值電位電平。典型地，這種中值電位電平是該位線讀出放大器所使用的高電源電壓電位的一半。這是為了允許位線讀出放大器在由存儲器單元存儲電容器添加或移除電荷時檢測位線的電位電平中的小變化。
下面對圖3的開位線結(jié)構(gòu)的讀和預(yù)先充電操作做一個簡要的論述。假設(shè)在之前的操作中，所有的位線都已經(jīng)預(yù)先充電到高邏輯電位電平和低邏輯電位電平之間的中值電位電平。在讀操作過程中，左子陣列或右子陣列中任一個的一條字線被驅(qū)動從而對與相應(yīng)子陣列的每條位線相連的一個存儲器單元進(jìn)行存取。未存取的子陣列的位線保持在中值電位電平，該電平是在進(jìn)行存取的子陣列位線上的數(shù)據(jù)的讀出過程中由BLSA使用的參考電位電平。當(dāng)所存取的存儲器單元的存儲電容器與該位線相耦合時，BLSA檢測位線電位電平中的偏移，并且放大和鎖存位線的整個CMOS邏輯電位電平。由于BLSA是交叉耦合的鎖存電路，所以在數(shù)據(jù)已經(jīng)被讀出以后，所存取的位線及其相應(yīng)的互補位線都被驅(qū)動為相反的邏輯電位電平，并且由于所選擇的字線保持激活狀態(tài)，所以整個CMOS電平被重新存儲在所存取的單元中。
為了給位線預(yù)先充電以備下一個讀操作，控制信號BLEQ被驅(qū)動為高邏輯電平從而導(dǎo)通所有的均衡晶體管并將每對互補位線短接在一起。具有高邏輯電位電平的位線將通過電荷共享來與具有低邏輯電位電平的位線進(jìn)行均衡，以便，兩者都達(dá)到中值電位電平。
開位線結(jié)構(gòu)為三變量CAM存儲器單元的有效地封裝作好了準(zhǔn)備，從而減少了被存儲器陣列所占用的總面積。開位線結(jié)構(gòu)的一個缺點是，由于有效字線僅與互補位線對的一條位線電容耦合而使得位線不均衡。用作參考位線的位線與有效字線不進(jìn)行交叉，這樣，該位線就不會以與和有效字線交叉的位線相同的方式受到干擾。從而可能導(dǎo)致電位讀誤差。另一個更嚴(yán)重的缺點是預(yù)充電速度很慢。隨著存儲器密度的增加，位線變得越來越長，這種位線必將具有比短的位線更大的電阻和電容。如果附加均衡晶體管連接在互補位線最遠(yuǎn)的兩端之間，而不是僅連接在如圖3所示最近的兩端，那么位線的預(yù)充電和均衡速度就會得到提高。然而，增加這樣的附加均衡晶體管是不切實際的。用于連接的這樣的附加均衡晶體管的金屬線將跟該位線一樣長，從而給系統(tǒng)增加了更大的電容。因此，當(dāng)均衡很慢時，CAM的整個存取速度都會變慢，這將限制CAM在高速應(yīng)用中的使用。
第二種結(jié)構(gòu)是折疊式位線結(jié)構(gòu)，通常如圖4中所示。圖4中所示的配置表示有關(guān)已加工設(shè)備上的位線讀出放大器(BLSA)的位線物理布局。字線、存儲器單元和讀/寫電路已被故意省略，以簡化原理圖。但本領(lǐng)域技術(shù)人員可以理解，字線是垂直于位線走線的，存儲器單元置于每條字線和位線之間的交點附近，并且讀/寫電路與位線耦合?；パa位線46和47向著遠(yuǎn)離共享位線讀出放大器(BLSA)41左側(cè)的方向進(jìn)行擴展，而互補位線48和49向著遠(yuǎn)離BLSA41的右側(cè)的方向進(jìn)行擴展。共享位線讀出放大器例如BLSA41在本領(lǐng)域中是公知的，典型地，它包括一對交叉耦合的互補CMOS晶體管。N-溝道均衡晶體管42和43連接在位線46和47的相對兩端的位線46與47之間。同樣地，n-溝道均衡晶體管44和45連接在位線48和49的相對兩端的位線48與49之間。均衡晶體管42和43具有由左子陣列位線均衡信號BLEQ_L控制的柵極，均衡晶體管44和45具有由右子陣列位線均衡信號BLEQ_R控制的柵極。在典型的陣列中，共享的BLSA和相應(yīng)的折疊式位線對配置成一列，并且?guī)讉€列可以并排地配置。圖4中，位線46和47以及均衡晶體管42和43設(shè)置于左子陣列中，而位線48和49以及均衡晶體管44和45設(shè)置于右子陣列中。
下面就圖4的折疊式位線結(jié)構(gòu)的讀和預(yù)充電操作作簡要的論述。假定在之前的操作中，所有的位線都已經(jīng)預(yù)先充電到高邏輯電位電平和低邏輯電位電平之間的中值電位電平。在讀操作過程中，左子陣列或右子陣列中任一個的一條字線被驅(qū)動從而對與相應(yīng)子陣列的每條位線，例如BL0或BL0*，相連的一個存儲器單元進(jìn)行存取，并且斷開相應(yīng)的均衡控制信號BLEQ_L或BLEQ_R。未存取的子陣列的折疊式互補位線，例如BL1和BL1*，保持在已預(yù)充電的中值電位電平。如果與BL0相連的存儲器單元由所驅(qū)動的字線來存取，那么該互補位線BL0*就保持在已經(jīng)預(yù)先充電的中值電位電平，該電平是由BLSA41使用的參考電位電平。由此，如果對與BL0*相連而不是與BL0相連的存儲器單元進(jìn)行存取，則每條位線的作用就是反向的。進(jìn)一步，如果所驅(qū)動的字線對與BL1或BL1*相連的存儲器單元進(jìn)行存取，則兩個折疊式位線對的作用就是反向的。由于BLSA是交叉耦合的鎖存電路，所以在數(shù)據(jù)已經(jīng)被讀出之后，所存取的位線及其相應(yīng)的互補位線都被驅(qū)動為相反的邏輯電位電平。為了給位線預(yù)先充電以備下一個讀操作，用于進(jìn)行存取的子陣列的均衡信號(BLEQ_L或BLEQ_R)被驅(qū)動為高邏輯電位電平從而導(dǎo)通其相應(yīng)的均衡晶體管。具有高邏輯電位電平的位線將通過電荷共享來與具有低邏輯電位電平的位線進(jìn)行均衡，以便兩者都達(dá)到中值電位電平。未存取的子陣列的位線在整個讀取操作中都保持已經(jīng)預(yù)先充電的狀態(tài)。因為均衡晶體管42、43和44、45放置在其各自的折疊式位線對的兩末端附近，所以與圖3中所示的開位線結(jié)構(gòu)的均衡速度相比均衡所需時間要短。
假定圖3和圖4的位線的長度和寬度相同，對于圖3中每條位線的時間常數(shù)用τopen＝RC來表示，其中R是該位線總電阻而C是該位線的總電容。由于放置在折疊式位線末端的附加均衡晶體管的緣故，圖4的每條位線都具有圖3的位線的電阻和電容的一半。因此，相對于圖3的位線，該時間常數(shù)用τfolded=R2C2]]>來表示。由此，用于均衡圖4的位線所需時間比用于均衡圖3的位線所需時間快大約4倍。
現(xiàn)有幾種預(yù)先充電方案，其中均衡晶體管不用于將位線預(yù)先充電到中值電位電平，而是將預(yù)先充電電壓直接提供給位線。不幸的是，用于產(chǎn)生這種預(yù)先充電電壓的電路必須是高質(zhì)量的電路，這種電路很難設(shè)計并且易受半導(dǎo)體制造過程中的變化的影響。
盡管折疊式位線結(jié)構(gòu)比開位線結(jié)構(gòu)在預(yù)先充電速度上有優(yōu)勢，但折疊式位線結(jié)構(gòu)不允許有效地封裝三變量CAM單元。為了得到最高的封裝密度，三變量CAM單元在公共字線節(jié)點下及公共匹配線節(jié)點下排成單行單元的陣列。如此一來，相鄰位線在行存取操作過程中必然有效。這就排除了要求相鄰位線作為預(yù)先充電-電平參考而起作用的折疊式位線結(jié)構(gòu)的使用。然而，使用開位線結(jié)構(gòu)的三變量CAM存儲器陣列由于其預(yù)先充電速度慢而不適用于高速應(yīng)用。
因此，希望提供一種在高速下操作并且以有效的封裝密度來排列以便占用很小硅面積的三變量CAM存儲器陣列結(jié)構(gòu)。
發(fā)明概述本發(fā)明的目的是克服或減輕已有的三變量CAM存儲器陣列結(jié)構(gòu)的至少一個缺點。尤其是，本發(fā)明的目的是提供一種在高速下操作并且占用很小硅面積的三變量CAM存儲器陣列結(jié)構(gòu)。
在第一方面，本發(fā)明提供了一種用于均衡第一和第二位線的位線預(yù)先充電電路。該電路包括用于將預(yù)置互補邏輯電位電平寫到該第一和第二位線上的位線重寫電路，以及用于在該預(yù)置互補邏輯電位電平被寫到該第一和第二位線上之后將該第一和第二位線短路到一起的均衡電路。
在本方面的進(jìn)一步實施例中，該位線重寫電路包括與各自的數(shù)據(jù)總線相連的位線寫驅(qū)動器，或局部位線寫電路。在本替換實施例的另一個方面，該局部位線寫電路包括用于將該第一位線耦合到低邏輯電位電平的晶體管和用于將該第二位線耦合到高邏輯電位電平的晶體管。
在本方面的再一個替換實施例中，該均衡電路包括至少一個連接在該第一和第二位線之間的均衡晶體管，或兩個連接在該第一和第二位線之間的均衡晶體管，此處，該第一和第二均衡晶體管分別連接在該第一和第二位線的相反的端部。
在另一方面，本發(fā)明提供了一種用于三變量內(nèi)容可尋址存儲器的位線結(jié)構(gòu)。該位線結(jié)構(gòu)包括與以開位線結(jié)構(gòu)配置的第一和第二互補位線相連的第一位線讀出放大器、與以開位線結(jié)構(gòu)配置的第三和第四互補位線相連的第二位線讀出放大器、與該第一和第三位線相連，用于存儲兩位數(shù)據(jù)的三變量內(nèi)容可尋址存儲器單元、與該第二和第四位線相連，用于存儲兩位數(shù)據(jù)的三變量內(nèi)容可尋址存儲器單元、用于將預(yù)置互補邏輯電位電平寫到該第一和第三位線上的第一位線重寫電路、用于將預(yù)置互補邏輯電位電平寫到該第二和第四位線上的第二位線重寫電路、用于均衡該第一和第三位線的第一預(yù)先充電電路以及用于均衡該第二和第四位線的第二預(yù)先充電電路。
在本方面的一個替換實施例中，該第一和第二位線讀出放大器包括CMOS交叉耦合反相器。在本方面的另一個替換實施例中，該三變量內(nèi)容可尋址存儲器單元是三變量DRAM型CAM單元。
在本發(fā)明的再一個方面，提供了一種內(nèi)容可尋址存儲器。該內(nèi)容可尋址存儲器包括以行和列配置的內(nèi)容可尋址存儲器單元，每個單元都具有第一和第二位線；以及用于每一對第一和第二位線的位線重寫電路，用于將預(yù)置互補邏輯電位電平寫到該第一和第二位線上；用于每一對第一和第二位線的均衡電路，用于在將預(yù)置互補邏輯電位電平寫到該第一和第二位線上之后將該第一和第二位線短路到一起；地址譯碼器，用于尋址單元的行；寫數(shù)據(jù)電路，用于將數(shù)據(jù)寫到該單元中；以及讀電路，用于從該單元讀數(shù)據(jù)。
在本發(fā)明的再另一個方面，提供了一種用于對內(nèi)容可尋址存儲器中的第一和第二位線進(jìn)行預(yù)先充電的方法。該方法包括將預(yù)置互補邏輯電位電平寫到該第一和第二位線上；以及均衡該第一和第二互補信號線。
附圖的簡要說明下面僅以舉例的形式參考附圖描述本發(fā)明的實施例，其中圖1示出了按照本發(fā)明的實施例的一種CAM的框圖。
圖2示出了基于DRAM的CAM單元的示意圖。
圖3表示一種現(xiàn)有技術(shù)的開位線結(jié)構(gòu)。
圖4表示一種現(xiàn)有技術(shù)的折疊式位線結(jié)構(gòu)。
圖5表示按照本發(fā)明的一般的位線預(yù)先充電和均衡結(jié)構(gòu)。
圖6A和6B示出了圖5的位線預(yù)先充電和均衡結(jié)構(gòu)的詳細(xì)電路的示意圖。
圖7示出了一種局部位線重寫電路的示意圖。
詳細(xì)說明一般地，本發(fā)明提供了一種用于在高密度封裝的三變量內(nèi)容可尋址存儲器中位線快速均衡的位線結(jié)構(gòu)和方法。更具體地，本發(fā)明的位線結(jié)構(gòu)是組合了開位線結(jié)構(gòu)的高密度和折疊式位線結(jié)構(gòu)的高預(yù)先充電速度的混合結(jié)構(gòu)。數(shù)據(jù)讀和寫操作都以與傳統(tǒng)的開位線結(jié)構(gòu)相一致的方式執(zhí)行，而位線預(yù)先充電和均衡都以與傳統(tǒng)的折疊式位線結(jié)構(gòu)相一致的方式執(zhí)行。
圖5示出了本發(fā)明混合結(jié)構(gòu)的一般的電路圖。為簡化示意圖而省略了多個控制信號、字線和讀電路。在圖6A和6B中示出了一種示出混合結(jié)構(gòu)省略了的元件的更詳細(xì)電路圖。圖5中示出了三變量CAM單元的一行110以及相聯(lián)的均衡電路，其中，陣列可包含以列配置的多個行110，并且多個列并排配置。在圖5的本實施例中，行110包括一對分別用參考標(biāo)號111和112標(biāo)明的數(shù)據(jù)總線DBn和DBn+1；三態(tài)反相器113、114、115、116、117、118、119和120；兩對分別用參考標(biāo)號125、127與126、128標(biāo)明的第一和第二位線BLn、BLn*與BLn+1、BLn+1*；均衡晶體管121、122、123和124；三變量CAM單元140；以及位線讀出放大器130。位線125和127相對于其BLSA130以開位線結(jié)構(gòu)的方式來配置，而位線126和128相對于其BLSA131以開位線結(jié)構(gòu)的方式來配置。第一和第二位線BLn、BLn*和BLn+1、BLn+1*的每一對在讀操作過程中都不必僅傳送互補數(shù)據(jù)。然而，BLn和BLn+1如BLn*和BLn+1*那樣，是位線的互補對。下標(biāo)n可以是大于0的任何整數(shù)。該三態(tài)反相器用作位線寫驅(qū)動器，其中，三態(tài)反相器113、114、117和118、位線125和126以及均衡晶體管121和122都是行110的左子陣列的一部分，而三態(tài)反相器115、116、119和120、位線127和128以及均衡晶體管123和124都是行110的右子陣列的一部分。
因為每個三變量CAM單元140存儲信息的兩位，所以要用兩條位線來將數(shù)據(jù)傳送到該單元中以及從該單元中傳送出來，如之前圖2的CAM單元示意圖中所示。因此，當(dāng)從存取單元讀數(shù)據(jù)時，數(shù)據(jù)的一位插入到第一位線BLn或BLn+1，而數(shù)據(jù)的另一位插入到第二位線BLn*或BLn+1*。每個互補位線對與其自己的用于將其電位電平放大和讀取的位線讀出放大器相連。在行110中，BLn和BLn+1分別是用于左子陣列的三變量CAM單元的第一和第二位線，相應(yīng)地，BLn+1和BLn+1*分別是用于右子陣列的三變量CAM單元的第一和第二位線。
均衡晶體管121和122都具有與左側(cè)位線均衡信號BLSEQ_L相連的柵極，還具有連接在BLn和BLn+1之間的源極/漏極端子。均衡晶體管121和122位于將三變量CAM單元140置于其間的位線BLn和BLn+1的相對的端部。三態(tài)反相器113和114將來自數(shù)據(jù)總線111的數(shù)據(jù)驅(qū)動到位線125，而三態(tài)反相器117和118將來自數(shù)據(jù)總線112的數(shù)據(jù)驅(qū)動到位線126。三態(tài)反相器113、114、117和118都由互補信號BLWR_L和BLWR_L*來起動。之前提到的用于行110的左子陣列的元件配置是用于行110的右子陣列的相應(yīng)元件的鏡象。均衡器123和124都具有與右側(cè)位線均衡信號BLSEQ R相連的柵極，還具有連接在BLn*和BLn+1*之間的源極/漏極端子。均衡晶體管123和124也位于將三變量CAM單元140置于其間的位線BLn*和BLn+1*的相對的端部。三態(tài)反相器115和116將來自數(shù)據(jù)總線111的數(shù)據(jù)驅(qū)動到位線127，而三態(tài)反相器119和120將來自數(shù)據(jù)總線112的數(shù)據(jù)驅(qū)動到位線128。三態(tài)反相器115、116、119和120都由互補信號BLWR_R和BLWR_R*來起動。
因為每個位線互補對都是相對于其位線讀出放大器以開位線結(jié)構(gòu)來配置的，所以執(zhí)行來自圖5的混合位線結(jié)構(gòu)的讀操作是與執(zhí)行所述圖3的開位線結(jié)構(gòu)的讀操作相類似的。因此，不必對用于圖5的混合位線結(jié)構(gòu)的一般的讀操作進(jìn)行說明。下面在用于圖6A和6B的詳細(xì)的混合位線結(jié)構(gòu)的說明中給出了讀操作的詳細(xì)說明。
下面描述用于圖5的混合位線結(jié)構(gòu)的預(yù)先充電和均衡操作。在讀操作之后，位線讀出放大器130將其各自的位線驅(qū)動為互補邏輯電位電平，因此，行110的所有四條位線都保持高或低的邏輯電位電平。下面的表1表示在完成讀操作之后行110的四條位線的可能的邏輯電位電平。
表1

為了在折疊方式中通過均衡將位線預(yù)先充電到中值電位電平，所有的第一和第二位線都必須具有互補的邏輯電位電平。更具體地，在使均衡晶體管導(dǎo)通之前，左子陣列的BLn和BLn+1可以具有互補的邏輯電位電平，而右子陣列的位線BLn*和BLn+1*可以具有互補的邏輯電位電平。從以上表1中可知，在2和3的情況下可以均衡該位線。換言之，當(dāng)位線具有情況在2和3中所示的邏輯電位電平時，如果均衡晶體管121、122、123和124都被其各自的控制信號BLSEQ_L和BLSEQ_R導(dǎo)通，則將產(chǎn)生共享電荷并且所有的位線都將均衡到在高和低邏輯電位電平之間的中值電位電平。因此，混合位線結(jié)構(gòu)的預(yù)先充電時間與傳統(tǒng)的DRAM折疊式位線結(jié)構(gòu)的預(yù)先充電時間是相等的。然而情況1和4中的位線，因為左側(cè)和右子陣列的第一和第二位線具有相同的邏輯電位電平而不能被均衡。
為了按照本發(fā)明在所有四種情況下都允許位線的均衡，在均衡之前，兩個子陣列的第一和第二位線都被翻轉(zhuǎn)或被重寫成來自數(shù)據(jù)總線DBn和DBn+1的預(yù)置互補邏輯電位電平。例如，在讀操作之后，可將高邏輯電位電平寫到數(shù)據(jù)總線DBn上并且可將低邏輯電位電平寫到數(shù)據(jù)總線DBn+1上。因此，BLn和BLn*都通過三態(tài)反相器113、114、115和116而被驅(qū)動為低邏輯電位電平，而BLn+1和BLn+1*都通過三態(tài)反相器117、118、119和120而被驅(qū)動為該高邏輯電位電平。既然所有的第一和第二位線都具有互補的邏輯電位電平，就將均衡晶體管121、122、123和124都導(dǎo)通并且左和右子陣列的所有位線都均衡到中值電位電平。換句話說，可以使寫到數(shù)據(jù)總線DBn和DBn+1上的邏輯電位電平反相來將互補邏輯電平電位電平驅(qū)動到第一和第二位線上。盡管沒有示出，但可以配置包括全局寫驅(qū)動器的重寫電路來將預(yù)置數(shù)據(jù)寫到該數(shù)據(jù)總線上，或者附加驅(qū)動器可以直接連接到數(shù)據(jù)總線上。然而，已經(jīng)有多種用于將預(yù)置數(shù)據(jù)寫到數(shù)據(jù)總線上的方法，這對本領(lǐng)域技術(shù)人員來說是顯而易見的。
在圖6A和6B中示出了一種按照本發(fā)明的混合位線結(jié)構(gòu)的詳細(xì)的電路圖。為了簡化示意圖而沒有示出字線和存儲器單元。但本領(lǐng)域技術(shù)人員可以理解，字線是垂直于位線走線的并且存儲器單元設(shè)置于每條字線和位線的交點處。圖5中示出的多個元件是與圖6A和6B中具有相同參考標(biāo)號的元件相對應(yīng)的。圖6A和6B表示與一行三變量CAM單元有關(guān)的讀、寫和預(yù)先充電電路。多個這樣的行可以以列配置，并且可以把多個列并排地配置在CAM存儲器陣列中。在本實施例中，該行的左和右子陣列的第一和第二位線的每一條與128三變量CAM單元相連。值得注意的是，與第一和第二位線的每一對相連的單元的數(shù)量取決于所需的存儲器陣列的大小，這樣替換的實施例可以具有每對第一和第二位線比1 28三變量CAM單元的數(shù)量更多或更少的單元。圖6A和6B的混合位線結(jié)構(gòu)包括位線讀電路、位線寫電路以及位線預(yù)先充電電路。圖6A中用a、b、c和d標(biāo)定的內(nèi)部節(jié)點與圖6B中用相同標(biāo)定的節(jié)點相連。
用于BLn和BLn+1的位線讀電路包括位線讀出放大器130、傳輸門157和158以及數(shù)據(jù)總線讀驅(qū)動器149、150和151、152。位線讀出放大器130包括一對交叉耦合的反相器。第一反相器包括串聯(lián)連接在回復(fù)電壓PR和讀出電壓PSb之間的p-溝道晶體管153和n-溝道晶體管154。第二反相器包括串聯(lián)連接在回復(fù)電壓PR和讀出電壓PSb之間的p-溝道晶體管155和n-溝道晶體管156。對所有的位線讀出放大器130來說，PR和PSb分別是可控的內(nèi)部高和低電源電壓。第一反相器的輸出與n-溝道傳輸門157的第一端子相連，并且第二反相器的輸出與n-溝道傳輸門158的第一端子相連。傳輸門157和158都由信號TG來控制，用于在讀操作過程中在其各自的第二端子上將位線讀出放大器130連接到位線BLn和BLn*。第一數(shù)據(jù)總線讀驅(qū)動器包括串聯(lián)連接在DBn和VSS之間的n-溝道晶體管149和150。晶體管149的柵極與讀左子陣列信號RD_L相連，而晶體管150的該柵極與位線讀出放大器130的第一反相器的輸出相連。第二數(shù)據(jù)讀驅(qū)動器包括串聯(lián)連接在DBn和VSS之間的n-溝道晶體管151和152。晶體管151的柵極與讀右子陣列信號RD_R相連，而晶體管152的柵極與位線讀出放大器130的第二反相器的輸出端相連。用于BLn+1和BLn+1*的位線讀電路配置成與之前所述的用于BLn和BLn*的位線讀電路相同。位線讀出放大器130的晶體管163、164、165和166分別相應(yīng)于晶體管153、154、155和156。傳輸門167和168分別相應(yīng)于晶體管157和158。數(shù)據(jù)總線讀驅(qū)動器晶體管159、160和161、162分別相應(yīng)于晶體管149、150和151、152。
位線寫電路包括三態(tài)反相器113、114、115、116、117、118、119和120。通常，兩個三態(tài)反相器將數(shù)據(jù)總線的數(shù)據(jù)驅(qū)動到每條位線上，其中，每個三態(tài)反相器都具有串聯(lián)連接在電源電壓VDD和位線之間的p-溝道晶體管131和132、串聯(lián)連接在位線和電源電壓VSS或地線之間的n-溝道晶體管133和134。每個三態(tài)反相器的起動晶體管131和132都具有與位線寫信號和互補位線寫信號相連的柵極。由每個三態(tài)反相器的晶體管132和133所形成的互補對具有與其各自的數(shù)據(jù)總線相連的柵極。下面是對三態(tài)反相器的更詳細(xì)的說明。三態(tài)反相器113在距離位線讀出放大器130的大約最遠(yuǎn)的位置處與位線BLn相連，而三態(tài)反相器114在距離位線讀出放大器130的大約最近的位置處與位線BLn相連。兩個三態(tài)反相器113和114都具有分別與左子陣列寫信號BLWR_L*及其互補的BLWR_L相連的起動晶體管131和134，還具有其與數(shù)據(jù)總線DBn相連的晶體管132和133互補對。三態(tài)反相器117和118在與三態(tài)反相器113和114與位線BLn相連的相同位置處，與位線BLn+1相連。兩個三態(tài)反相器117和118也具有分別與左子陣列寫信號BLWR_L*及其互補的BLWR_L相連的起動晶體管131和134，但也具有其與數(shù)據(jù)總線DBn+1相連的晶體管132和133互補對。三態(tài)反相器115、116和119、120類似地與其各自的位線BLn*和BLn+1*相連。三態(tài)反相器115、116和119、120的起動晶體管131和134分別與右子陣列寫信號BLWR_R*及其互補的BLWR R相連。三態(tài)反相器115、116和119、120的132和133互補對分別與數(shù)據(jù)總線DBn和DBn+1相連。
位線預(yù)先充電電路包括n-溝道均衡晶體管121、122、123、124、169和170以及n-溝道位線預(yù)先充電晶體管147、148、172和174。盡管三態(tài)反相器是寫電路的一部分，但本實施例中，在預(yù)先充電操作過程中也是位線預(yù)先充電電路的一部分。下面給出了用于該行的左子陣列的預(yù)先充電電路的說明。均衡晶體管121具有其與BLn和BLn+1在距離位線讀出放大器130大約最遠(yuǎn)的位置處相連的源極/漏極端子。均衡晶體管122也具有其與BLn和BLn+1相連的源極/漏極端子，但卻是在距離該位線讀出放大器130大約最近的位置處相連。這樣，均衡晶體管就連接在這對第一和第二位線相對的兩端。預(yù)先充電晶體管147將位線預(yù)先充電電壓VBLP耦合到BLn，而預(yù)先充電晶體管148將位線預(yù)先充電電壓VBLP耦合到BLn+1。該預(yù)先充電晶體管可以在沿著位線的任何適宜的位置處與其各自的位線相連。右子陣列的均衡晶體管123和124以及位線預(yù)先充電晶體管172和174都以與上述用于左子陣列的相應(yīng)的晶體管相同的配置將位線與BLn*和BLn+1*相連。附加均衡晶體管169和170都具有與其各自的位線讀出放大器交叉耦合反相器的輸出相連的源極/漏極端子。所有的均衡晶體管和預(yù)先充電晶體管都具有其與位線均衡信號BLSEQ相連的柵極。
下面給出了參照圖5、6A和6B的讀、寫和預(yù)先充電操作的說明，并且更具體地，給出了與位線BLn和BLn+1相連的電路。
用于本發(fā)明的混合位線結(jié)構(gòu)的讀操作與用于圖3中所述的開位線結(jié)構(gòu)的讀操作是相類似的。假設(shè)位線BLn和BLn+1都已經(jīng)預(yù)先充電到中值電位電平，并且在之前操作之后數(shù)據(jù)總線DBn已經(jīng)預(yù)先充電到該高電位電平。
在低邏輯電位電平下信號RD_L和RD_R是無效的，而信號TG是在高邏輯電位電平下來將位線讀出放大器連接到其各自的位線。信號PR和PSb保持在位線的中值電位電平上。為了從位線中讀數(shù)據(jù)，來自左或右子陣列中任一個的一條位線被激活來對與第一和第二位線的每一對相連的128個三變量CAM單元中任一個進(jìn)行存取。如果圖2的三變量CAM單元用在該陣列中，那么該有效的字線將被驅(qū)動為VPP，VPP是比VDD更高的電位電平。依賴于在所存取的CAM單元中所存儲的數(shù)據(jù)，電荷要么添加到其相應(yīng)的位線來增加其在中值電位電平之上的電位電平，要么從其相應(yīng)的第一位線中移除來減少其在中值電位電平之下的電位電平。值得注意的是，未存取的子陣列的位線因該子陣列中沒有字線被激活而保持在已預(yù)先充電的中值電位電平，并且因此該位線就用作位線讀出放大器130的參考位線。位線讀出放大器電壓PR和PSb被驅(qū)動為其各自的內(nèi)部高和低電位電壓以便激活位線讀出放大器。然后位線讀出放大器130將所存取的位線與參考位線的參考電位電平進(jìn)行比較。如果所存取的位線具有比參考電位電平低的電位電平，那么鎖存邏輯“0”或低電位電平。換句話說，如果所存取的位線具有比參考電位電平大的電位電平，那么就鎖存邏輯“1”或高電位電平。由此，一旦位線讀出放大器130鎖存了所存取的位線的數(shù)據(jù)，參考位線就被驅(qū)動為相反的邏輯電平。由位線讀出放大器130驅(qū)動為該高電位電平的位線導(dǎo)通其相應(yīng)的讀晶體管150或152。在信號PR和PSb被驅(qū)動為其各自的高和低電位電平之后不久，信號TG就被驅(qū)動為低邏輯電位電平。一旦斷開傳輸門晶體管，則BLSA鎖存就完成了而不用由位線電容來裝入。依賴于所存取的子陣列，讀左子陣列信號RD_L或讀右子陣列信號RD_R中的一個被驅(qū)動為高電位電平以便分別導(dǎo)通讀起動晶體管149或151。如果一對串聯(lián)連接的讀起動和讀晶體管，例如149和150，被導(dǎo)通，那么DBn就會對地放電。否則，DBn保持在已預(yù)先充電的高電位電平。在位線讀存取操作過程中通過將信號BLWR_L*、BLWR_R*驅(qū)動為高電位電平和將信號BLWR_L、BLWR_R驅(qū)動為低電位電平，三態(tài)反相器113、114、115和116被斷開。然而，三態(tài)反相器可以在讀操作的結(jié)束處導(dǎo)通以便將位線電位回復(fù)到VDD電壓干線。該電路的這種特殊的特征將在后面作更詳細(xì)的描述。盡管已經(jīng)參照與位線BLn和BLn+1相連的電路對讀操作作了如前的說明，但同樣的說明也適用于與位線BLn*和BLn+1*相連的電路。
將數(shù)據(jù)寫到位線上并不包含之前描述的讀取電路，但仍就需要激活來自左子陣列或右子陣列的任意一條字線，以便存取與第一和第二位線的每一對相連的128三變量CAM單元中的一個。在寫操作過程中關(guān)斷傳輸門157和158以及讀起動晶體管149和151來使得該位線讀出放大器130與位線BLn和BLn+1以及數(shù)據(jù)總線DBn隔離。假設(shè)位線BLn和BLn+1已經(jīng)預(yù)先充電到中值電位電平，數(shù)據(jù)總線DBn已經(jīng)以來自全局寫驅(qū)動器(未示出)的高或低電位電平寫數(shù)據(jù)驅(qū)動，并且子陣列位線寫信號BLWR_L*、BLWR_R*和BLWR_L、BLWR_R都分別處于高和低電位電平來使得三態(tài)反相器113、114、115和116一開始就保持?jǐn)嚅_。接著，一對與有效字線BLWR_L*、BLWR_L或BLWR_R*、BLWR_R相聯(lián)的互補子陣列寫信號都被分別驅(qū)動為低或高電位電平。因此，只有將三態(tài)反相器113、114或115、116導(dǎo)通來將來自DBn的寫數(shù)據(jù)分別驅(qū)動到位線BLn或BLn+1上。取決于DBn的電位電平，將高或低電位電平驅(qū)動到該位線上。盡管已經(jīng)參照與位線BLn和BLn+1相連的電路對寫操作作了之前的說明，但同樣的說明也適用于與位線BLn*和BLn+1*相連的電路。
一個讀或?qū)懖僮髦?，位線就為其后的讀取操作做準(zhǔn)備而預(yù)先充電到中值電位電平。傳輸門157和158一開始就被關(guān)斷并且在預(yù)先充電操作過程中讀起動晶體管149和151保持關(guān)斷，以便使得該位線讀出放大器130與位線BLn和BLn+1以及數(shù)據(jù)總線DBn隔離。位線讀出放大器電壓PR和PSb被驅(qū)動為中值電位電平以禁止位線讀出放大器工作。數(shù)據(jù)總線DBn和DBn+1首先由全局寫驅(qū)動器以預(yù)置互補邏輯電位電平來驅(qū)動，接著激活左和右子陣列三態(tài)反相器和傳輸門157、158、167和168。換言之，信號BLWR_L*、BLWR_R*和BLWR_L、BLWR_R分別被驅(qū)動為低和高電位電平，并且信號TG被驅(qū)動為高電位電平。因此，來自之前讀/寫操作的位線上的之前的邏輯電位電平被重寫，或被翻轉(zhuǎn)成預(yù)置邏輯電位電平。例如，如果DBn和DBn+1分別被驅(qū)動為高和低電位電平，那么位線BLn、BLn*就通過三態(tài)反相器113、114、115和116而被驅(qū)動為低電位電平，并且位線BLn+1、BLn+1*就通過三態(tài)反相器117、118、119和120而被驅(qū)動為該高電位電平。該三態(tài)反相器保持有效直到所有的位線全部被驅(qū)動為其最后的互補電平。接著，信號BLWR_L*、BLWR_R*和BLWR_L、BLWR_R分別被驅(qū)動為高和低電位電平來以禁止三態(tài)反相器工作。這里，可發(fā)生位線均衡。然后，位線均衡信號BLSEQ和傳輸門信號TG都被驅(qū)動為高電位電平來將預(yù)先充電電路和傳輸門導(dǎo)通。具體地，均衡晶體管121、122、123、124、169和170都被導(dǎo)通從而將所有的四條位線短路到一起，并且傳輸門157、158、167和168都被導(dǎo)通以便互補位線對通過均衡晶體管169和170來耦合到一起。所有的四條位線通過共享電荷最終都均衡到中值電位電平。預(yù)先充電晶體管147、148、172和174也都導(dǎo)通來將位線預(yù)先充電電壓(VBLP)耦合到所有的位線上，從而使得位線保持在中點VBLP電位電平。VBLP是由沒有示出的電壓產(chǎn)生器產(chǎn)生的中值電位電平。
本發(fā)明的混合位線結(jié)構(gòu)具有超過現(xiàn)有技術(shù)位線結(jié)構(gòu)的幾個優(yōu)點。該預(yù)先充電操作以與折疊式位線結(jié)構(gòu)相一致的方式來執(zhí)行，并且因此因在與第一和第二位線的每一對的相反的端部相連的附加均衡晶體管的緣故而使得該預(yù)先充電操作比用于具有相同長度位線的傳統(tǒng)的開位線結(jié)構(gòu)的預(yù)先充電操作要快大約四倍。由于該位線一開始就通過均衡而預(yù)先充電到中值電位電平，所以可以使用以很少的限制而設(shè)計的VBLP產(chǎn)生器在位線上維持中值電位電平。開位線結(jié)構(gòu)允許三變量動態(tài)CAM單元在陣列中最大的封裝效率來使得面積消耗和由此產(chǎn)生的費用保持很低。
盡管數(shù)據(jù)總線DBn和DBn+1以與位線并聯(lián)的方式示出，但替換實施例可以使得用段形成的DBn和DBn+1與垂直于這些段形成的全局?jǐn)?shù)據(jù)總線相連。
在圖7所示的本發(fā)明的另一個替換實施例中，附加局部重寫電路與位線相連從而將位線驅(qū)動為該預(yù)定的數(shù)據(jù)電位電平而不利用寫驅(qū)動器和數(shù)據(jù)總線來將預(yù)定的數(shù)據(jù)寫到位線上。在圖7中示出了位線BLn和BLn+1，此處，p-溝道重寫晶體管180將VDD耦合到BLn上并n-溝道重寫晶體管182將地耦合到BLn+1上。晶體管182的柵極和反相器184的輸入連接到重寫起動信號OWE，并且晶體管180的柵極連接到反向器184的輸出。因此，當(dāng)OWE被驅(qū)動為高電位電平時，晶體管180被導(dǎo)通來將BLn驅(qū)動為高電位電平，并且晶體管182被導(dǎo)通而將BLn+1驅(qū)動為該接地電壓的低電位電平。盡管沒有示出位線BLn*和BLn+1*，但相應(yīng)于重寫晶體管180和182的晶體管可以以相同的配置來與位線BLn*和BLn+1*相連。由此，在重寫晶體管的這種特殊的配置下分別驅(qū)動了相應(yīng)于位線BLn、BLn*、BLn+1和BLn+1*的邏輯模式1、1、0、0。換句話說，可以連接重寫晶體管而將四條位線中的每一條以交替的高和低邏輯電位電平來驅(qū)動。在這種替換配置中，得到相應(yīng)于位線BLn、BLn*、BLn+1和BLn+1*的邏輯模式1、0、1、0。在兩種重寫晶體管配置下，存在分別相反的配置，采用這種配置也能夠通過均衡預(yù)先充電到中值電位電平。之前所論述的多種位線邏輯電平模式匯總到以下的表2中。
表2

當(dāng)已經(jīng)具有互補邏輯電位電平的第一和第二位線在均衡之前以相反的互補邏輯電位電平進(jìn)行重寫時，本發(fā)明的混合位線結(jié)構(gòu)就會受到高功耗的損害。
在本發(fā)明的替換實施例中，可以在讀操作過程中在位線數(shù)據(jù)被讀出并被插入到數(shù)據(jù)總線之后不久通過將適當(dāng)?shù)淖雨嚵械膶戲?qū)動器激活而將該位線回復(fù)。通過利用寫驅(qū)動器來回復(fù)位線電位電平而不是利用位線讀出放大器的p-溝道晶體管，實現(xiàn)了更高速的操作。
本發(fā)明的上述實施例僅僅是舉例。本領(lǐng)域技術(shù)人員可以對特定的實施例進(jìn)行替換、修改和變化而不脫離僅由后附的權(quán)利要求所限定的本發(fā)明的范圍。
權(quán)利要求
1.一種用于均衡第一和第二位線的位線預(yù)先充電電路，包括位線重寫電路，用于將預(yù)置互補邏輯電位電平寫到該第一和第二位線上；以及均衡電路，用于在該預(yù)置互補邏輯電位電平被寫到該第一和第二位線上之后將第一和第二位線短路到一起。
2.根據(jù)權(quán)利要求1的位線預(yù)先充電電路，其中該位線重寫電路包括與各自的數(shù)據(jù)總線相連的位線寫驅(qū)動器。
3.根據(jù)權(quán)利要求1的位線預(yù)先充電電路，其中該位線重寫電路包括局部位線寫電路。
4.根據(jù)權(quán)利要求3的位線預(yù)先充電電路，其中該局部位線寫電路包括用于將該第一位線耦合到低邏輯電位電平的晶體管和用于將該第二位線耦合到高邏輯電位電平的晶體管。
5.根據(jù)權(quán)利要求1的位線預(yù)先充電電路，其中該均衡電路包括至少一個連接在該第一和第二位線之間的均衡晶體管。
6.根據(jù)權(quán)利要求1的位線預(yù)先充電電路，其中均衡電路包括兩個連接在該第一和第二位線之間的均衡晶體管，該第一和第二均衡晶體管分別連接在該第一和第二位線相反的端部。
7.一種用于三變量內(nèi)容可尋址存儲器的位線結(jié)構(gòu)，包括第一位線讀出放大器，與以開位線結(jié)構(gòu)配置的第一和第二互補位線相連；第二位線讀出放大器，與以開位線結(jié)構(gòu)配置的第三和第四互補位線相連；三變量內(nèi)容可尋址存儲器單元，與該第一和第三位線相連，用于存儲兩位數(shù)據(jù)；三變量內(nèi)容可尋址存儲器單元，與該第二和第四位線相連，用于存儲兩位數(shù)據(jù)；第一位線重寫電路，用于將預(yù)置互補邏輯電位電平寫到該第一和第三位線上；第二位線重寫電路，用于將預(yù)置互補邏輯電位電平寫到該第二和第四位線上；第一預(yù)先充電電路，用于均衡該第一和第三位線；以及第二預(yù)先充電電路，用于均衡該第二和第四位線。
8.根據(jù)權(quán)利要求1的位線結(jié)構(gòu)，其中該第一和第二位線讀出放大器包括CMOS交叉耦合的反相器。
9.根據(jù)權(quán)利要求1的位線結(jié)構(gòu)，其中該三變量內(nèi)容可尋址存儲器單元是三變量DRAM型CAM單元。
10.一種內(nèi)容可尋址存儲器陣列，包括以行和列配置的內(nèi)容可尋址存儲器單元，每個單元都具有第一和第二位線；以及用于每一對第一和第二位線的位線重寫電路，用于將預(yù)置互補邏輯電位電平寫到該第一和第二位線上；用于每一對第一和第二位線的均衡電路，用于在將預(yù)置互補邏輯電位電平寫到該第一和第二位線上之后將該第一和第二位線短路到一起；地址譯碼器，用于尋址單元的行；寫數(shù)據(jù)電路，用于將數(shù)據(jù)寫到該單元中；以及讀電路，用于從該單元讀數(shù)據(jù)。
11.一種用于對內(nèi)容可尋址存儲器中的第一和第二位線進(jìn)行預(yù)先充電的方法，包括(i)將預(yù)置互補邏輯電位電平寫到該第一和第二位線上；以及(ii)均衡該第一和第二互補信號線。
全文摘要
公開了一種用于在高密度封裝的動態(tài)內(nèi)容可尋址存儲器中的位線快速預(yù)先充電的結(jié)構(gòu)和方法。按照一種開位線結(jié)構(gòu)設(shè)置了動態(tài)內(nèi)容可尋址存儲器單元來獲得高的封裝密度。在每兩條相鄰開位線對之間通過均衡，來預(yù)先充電位線。更具體地，位線讀出放大器的同一側(cè)的位線及其相鄰位線在沿著位線的幾個單元上進(jìn)行了均衡以便它們以高速均衡，典型地，這在開位線結(jié)構(gòu)中是無法實現(xiàn)的。因此，相鄰位線以類似于折疊式位線結(jié)構(gòu)的方式進(jìn)行預(yù)先充電。附加均衡電路連接在每個開位線對的互補位線之間，從而在該預(yù)先充電階段中，這兩個開位線對的所有四條位線都彼此均衡。為了確保所有的四條位線都均衡到中點電壓電平，在均衡之前將互補邏輯電平寫到位線上。
文檔編號G11C7/18GK1513185SQ02809118
公開日2004年7月14日 申請日期2002年4月25日 優(yōu)先權(quán)日2001年4月30日
發(fā)明者P·P·馬, A·阿梅德, V·L·萊恩斯, P P 馬, 萊恩斯, 返 申請人:莫塞德技術(shù)公司