專利名稱：Dram及訪問方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在DRAM中，通過將訪問限定于分割的多個(gè)塊，鎖定其行地址、激活讀出放大器，再一直到回寫后的預(yù)充電(precharge)，全部通過此塊內(nèi)的電路產(chǎn)生的信號(hào)進(jìn)行控制，使得就像有非常多的存儲(chǔ)體那樣的使訪問成為可能的方法，本發(fā)明涉及在隨機(jī)行訪問中獲得高數(shù)據(jù)傳輸率的DRAM及訪問方法。
背景技術(shù)：
DRAM與MPU等相比速度較慢，這成為提高計(jì)算機(jī)的性能的很大的障礙。特別是在行地址連續(xù)改變的動(dòng)作(隨機(jī)行訪問)中，除了訪問時(shí)間長，前面的訪問的預(yù)充電也需要時(shí)間，DRAM的動(dòng)作變得太慢。為了盡量防止隨機(jī)行訪問，作為最近的高性能DRAM的SDRAM(同步DRAM)、SDRAM DDR(SDRAM雙數(shù)據(jù)速率)、Rambus等全部都設(shè)置有存儲(chǔ)體。為使DRAM高速化，在程序和存儲(chǔ)器的映射上下功夫以便訪問同一頁面內(nèi)的列地址。
但是，在各個(gè)程序之間，這樣的事情辦不到，結(jié)果一定要訪問其它行地址。通過設(shè)置存儲(chǔ)體，如果下一個(gè)行地址是在與現(xiàn)在訪問的行的不同的另一個(gè)存儲(chǔ)體，不對(duì)此現(xiàn)在訪問中的行進(jìn)行預(yù)充電，而開始對(duì)下一個(gè)行地址進(jìn)行訪問。所以，如果前一個(gè)脈沖串結(jié)束，同時(shí)下一個(gè)的脈沖串開始，數(shù)據(jù)總線沒有時(shí)間上的空閑而可以進(jìn)行高速處理。
這樣，為了使存儲(chǔ)體無沖突地從一個(gè)移動(dòng)到另一存儲(chǔ)體，必須大大增加存儲(chǔ)體的數(shù)目。對(duì)于每個(gè)存儲(chǔ)體都需要Active、Precharge、Read、Write信號(hào)及對(duì)此信號(hào)的控制。因?yàn)樵O(shè)置多個(gè)存儲(chǔ)體會(huì)增大芯片尺寸，在SDRAM中只設(shè)置4個(gè)存儲(chǔ)體。
Rambus，通過加大芯片尺寸，72Mb的為16個(gè)存儲(chǔ)體，144Mb的為32個(gè)存儲(chǔ)體。在Rambus的場(chǎng)合，因?yàn)橹芷跁r(shí)間長和跨過共享讀出放大器的結(jié)構(gòu)，一次行訪問實(shí)質(zhì)上占有3個(gè)存儲(chǔ)體，因此如后所述，如果將存儲(chǔ)體的數(shù)目增加到32個(gè)，芯片尺寸會(huì)加大到很大，但效果也很小。所以，現(xiàn)狀是無論哪一種DRAM，對(duì)于隨機(jī)行訪問都做不到高數(shù)據(jù)傳輸率。
下面將上述的內(nèi)容以128Mb(8Mb×16)的同一硬件為例予以詳細(xì)說明。如圖3所示，在現(xiàn)有的SDRAM 40的場(chǎng)合，是4個(gè)存儲(chǔ)體，1個(gè)存儲(chǔ)體相當(dāng)于32Mb，這些是獨(dú)立的塊。在一次行訪問中，8Kb的讀出放大器激活。一根位線與512根字線正交橫切。所以，這是將512×8K＝4Mb的單元陣列組成的塊激活。32Mb的一個(gè)存儲(chǔ)體內(nèi)有8個(gè)塊。按照這種設(shè)計(jì)，不能訪問同一塊內(nèi)的其他行地址。
不過，實(shí)際上在同一個(gè)4Mb的塊內(nèi)絕對(duì)不能訪問的行地址只有511根字線。不共有讀出放大器的其他7塊的字線即使是同一存儲(chǔ)體，實(shí)際可以訪問。盡管如此，之所以不將這一塊單位做成為存儲(chǔ)體，是因?yàn)槿绻鎯?chǔ)體多，存儲(chǔ)體的控制的復(fù)雜性和信號(hào)線的增加導(dǎo)致芯片尺寸會(huì)變大之故。由于從每個(gè)存儲(chǔ)體發(fā)出的16根數(shù)據(jù)線是與16個(gè)I/O焊盤(pad)相連接，如果增加存儲(chǔ)體，對(duì)I/O焊盤的布線會(huì)增加。
另一方面，Rambus42的存儲(chǔ)體是由共有讀出放大器的512根的字線所包圍的4Mb的塊單位構(gòu)成的，在整個(gè)芯片上有32個(gè)存儲(chǔ)體，比SDRAM多。為了避免數(shù)據(jù)線混雜，如圖4所示，結(jié)構(gòu)采用垂直堆積結(jié)構(gòu)，但由于各存儲(chǔ)體的控制信號(hào)多，芯片尺寸的增大不可避免。另外，因?yàn)樵僭黾哟鎯?chǔ)體會(huì)使頁縮短而使頁缺失的幾率增加，就必須增加激活的存儲(chǔ)體數(shù)目。
然而，因?yàn)樾碌男性L問可以利用的存儲(chǔ)體變少，導(dǎo)致存儲(chǔ)體沖突的幾率增加，從而增加存儲(chǔ)體數(shù)目的重要的目的，即削減存儲(chǔ)體沖突不能達(dá)到。所以，如果增加存儲(chǔ)體數(shù)目而保持多數(shù)存儲(chǔ)體為不激活，存儲(chǔ)體沖突的幾率下降，但頁的命中率會(huì)下降。這樣，在頁模式中期待高命中率和在存儲(chǔ)體多的情況下避免存儲(chǔ)體沖突是互相矛盾的特性，無論增加還是減少存儲(chǔ)體數(shù)目，性能都不會(huì)有很大提高。要以存儲(chǔ)體數(shù)目解決頁缺失和存儲(chǔ)體沖突兩個(gè)問題本質(zhì)上就是無理的。
于是，本發(fā)明提供一種在隨機(jī)行訪問中可以獲得高數(shù)據(jù)傳輸率的DRAM及DRAM訪問方法。

發(fā)明內(nèi)容
本發(fā)明的DRAM包含以存儲(chǔ)數(shù)據(jù)的多個(gè)段構(gòu)成的塊，在多根子字線內(nèi)選擇規(guī)定根數(shù)的子字線的主字線，在上述多個(gè)段內(nèi)選擇一個(gè)和在規(guī)定根數(shù)的子字線內(nèi)選擇一根的角塊，上述角塊的構(gòu)成包括發(fā)送在上述規(guī)定根數(shù)的子字線內(nèi)選擇一根的信號(hào)的多根全局Z線，發(fā)送選擇段的信號(hào)的段選擇線，連接子字線和段選擇線的NAND電路，以及利用該NAND電路發(fā)出的規(guī)定信號(hào)動(dòng)作的多個(gè)鎖定電路。
本發(fā)明的訪問方法是一種將一個(gè)塊利用段譯碼器分割為多個(gè)，從該塊內(nèi)的多根子字線中選擇所需要的子字線的DRAM的訪問方法，其構(gòu)成包括通過激活主字線從上述多根子字線中選擇規(guī)定根數(shù)的子字線的步驟；通過在角塊內(nèi)包含的多根全局Z線內(nèi)激活所需要的全局Z線和段選擇線，激活包含在該角塊的多根局域Z線內(nèi)的與該所需要的全局Z線相對(duì)應(yīng)的多根局域Z線的步驟；以及從上述規(guī)定根數(shù)的子字線中選擇與已經(jīng)激活的上述局域Z線相對(duì)應(yīng)的子字線的步驟。


圖1為示出本發(fā)明的DRAM的結(jié)構(gòu)的示圖。
圖2為分四個(gè)階段示出圖1的DRAM的結(jié)構(gòu)的示圖。
圖3為示出現(xiàn)有的SDRAM的結(jié)構(gòu)的示圖。
圖4為示出現(xiàn)有的RAMBUS的結(jié)構(gòu)的示圖。
具體實(shí)施例方式
下面根據(jù)附圖對(duì)本發(fā)明的DRAM及訪問方法的實(shí)施方式予以說明。
圖1所示的本發(fā)明的DRAM 10是以在隨機(jī)行訪問中的無縫(無縫)動(dòng)作為目標(biāo)的存儲(chǔ)器為基礎(chǔ)，由于不使用頁模式，不需要頁長。在理想情況下，只要讀出放大器(SA)的數(shù)目對(duì)脈沖串的長度足夠就可以了。因此，可以使極小的塊12激活和具有多個(gè)塊12，不考慮頁命中及缺失，只以存儲(chǔ)體沖突減少為目的，通過盡量增加塊12的數(shù)目，可達(dá)到提高隨機(jī)行訪問的性能。
為防止數(shù)據(jù)線的混雜，DRAM10是一個(gè)將16根的I/O分割為四部分，從分割為32Mb的陣列15取出4個(gè)I/O的結(jié)構(gòu)。DRAM10的塊12具有將512根字線和512根位線對(duì)配置成為矩陣形狀并在各個(gè)格子中存儲(chǔ)數(shù)據(jù)的單元。塊12，可存儲(chǔ)512×512＝256Kb的數(shù)據(jù)。由于陣列15是32Mb，一個(gè)陣列15的塊12的數(shù)為128個(gè)。
圖2示出一個(gè)256Kb的塊12的結(jié)構(gòu)。塊12，由行(Row)的段譯碼器(Segment Row Decoder)20分割為4個(gè)段21。塊12內(nèi)的512根位線對(duì)(Bit Line Pairs)18，利用行的段譯碼器20進(jìn)行四等分。從穿過1024根位線對(duì)(Bit Line Pairs)18的一根主字線(Main Word Line)14選擇由8個(gè)Polycide構(gòu)成的子字線16，從這8個(gè)之中選擇一個(gè)。在一個(gè)塊12中，主字線(Main Word Line)14為64根。Polycide構(gòu)成的子字線16，跨過256根位線對(duì)18配置于段譯碼器20的左右兩端。在一個(gè)段譯碼器20中，在4根內(nèi)選擇一根子字線16。
圖2的右端是段譯碼器20及角塊(CB)24的電路結(jié)構(gòu)。角塊24包含發(fā)送在4根子字線16內(nèi)選擇一根子字線16的信號(hào)的全局Z線26，發(fā)送作為選擇段21的信號(hào)的激活信號(hào)的段選擇線28，4個(gè)NAND電路30，以及鎖定電路32。此外，還包含輸入復(fù)位信號(hào)的復(fù)位線36。
在行的段譯碼器20中，包含與鎖定電路32相連接的4根局域Z線34。在4根局域Z線34內(nèi)，通過使一根局域Z線34激活，選擇與局域Z線34相連接的子字線16。在各段21中，設(shè)置有讀出放大器(SA)23。
下面對(duì)子字線16的選擇方法，即本發(fā)明的DRAM 10的訪問方法予以說明。通過選擇主字線14，選擇8根子字線16。關(guān)于選擇主字線14的方法將在后面敘述。
從分割為32Mb的陣列15的下方經(jīng)數(shù)據(jù)線對(duì)(Data LinePairs)22，行的預(yù)譯碼器的輸出信號(hào)傳輸?shù)?根全局Z線26內(nèi)的一根。就是說，對(duì)4根全局Z線26內(nèi)的一根供給選擇子字線16的信號(hào)。數(shù)據(jù)線對(duì)22，在一個(gè)塊12中有16根。對(duì)角塊24的段選擇線28也發(fā)送激活信號(hào)。激活信號(hào)也與上述輸出信號(hào)同樣供給。選擇子字線16的信號(hào)及激活信號(hào)是高電平(High)的脈沖，由于這一信號(hào)，在4個(gè)NAND電路30的輸出內(nèi)的一個(gè)成為低電平(Low)。并且此脈沖也是開始一系列的定時(shí)鏈的信號(hào)。
在角塊24內(nèi)，接受從NAND電路30發(fā)出的低電平信號(hào)的鎖定電路32，將與該鎖定電路32相連接的局域Z線34鎖定為高電平。鎖定后，激活信號(hào)的脈沖變?yōu)榈碗娖?Low)。這樣，鎖定電路32以低電平信號(hào)動(dòng)作，從4根局域Z線34中選擇一根。在段譯碼器20內(nèi)使與變?yōu)楦唠娖降木钟騔線34相連接的子字線16激活。換言之，在由主字線14選擇的8根子字線16內(nèi)，選擇一根子字線16。
綜上所述，由主字線14從512根子字線16中選擇8根(規(guī)定根數(shù))子字線16，利用選擇子字線16的信號(hào)及激活信號(hào)選擇一根子字線16。
另外，主字線14也利用圖2所示的主行譯碼器(Main RowDecoder)38，以同樣的方法鎖定這一點(diǎn)，在256Kb的塊12中使穿過256根位線對(duì)18的2個(gè)Polycide子字線16激活。就是說，利用2根子字線16使512根位線對(duì)18激活。
在CB24內(nèi)，也設(shè)置有驅(qū)動(dòng)讀出放大器的設(shè)置點(diǎn)的電路。在CB24內(nèi)還包含在接受該電路的驅(qū)動(dòng)脈沖時(shí)產(chǎn)生表示重寫完成的信號(hào)的復(fù)位信號(hào)的電路，在CB24內(nèi)產(chǎn)生復(fù)位信號(hào)，供給鎖定電路32。復(fù)位信號(hào)，是表示重寫結(jié)束的信號(hào)。通過將此信號(hào)應(yīng)用于局域Z線34的鎖定的解除，子字線16可恢復(fù)。復(fù)位信號(hào)還可在延遲任意的時(shí)間之后，使用于讀出放大器的設(shè)置點(diǎn)的恢復(fù)。
這樣，與讀出時(shí)和寫入時(shí)一起，從子字線16的激活起至預(yù)充電止的一系列動(dòng)作，由產(chǎn)生于此CB24內(nèi)的信號(hào)順序處理。在這一系列的動(dòng)作結(jié)束之前，即使是下一個(gè)行訪問來到另外的256Kb的塊12，先開始訪問的塊12也不會(huì)受到全局Z線26的變化的影響，其塊12的處理可繼續(xù)進(jìn)行。并且同時(shí)，下一個(gè)256Kb的塊12的處理并行進(jìn)行，可以利用其獨(dú)自的信號(hào)結(jié)束周期。這樣，因?yàn)閴K12，可以像即使是沒有作為特別的存儲(chǔ)體的Global信號(hào)也可以進(jìn)行同樣的動(dòng)作，所以稱為虛擬存儲(chǔ)體(Virtual Bank(VB))。此VB結(jié)構(gòu)，容許在沒有存儲(chǔ)體控制信號(hào)的情況下具有多個(gè)存儲(chǔ)體。
對(duì)于試圖通過在短周期流水線中、在對(duì)全脈沖串長度數(shù)據(jù)進(jìn)行預(yù)取(Prefetch)或同時(shí)在單元中寫入預(yù)裝的全脈沖串長度數(shù)據(jù)之后進(jìn)行自動(dòng)預(yù)充電的方式下訪問行地址從而進(jìn)行無縫隨執(zhí)行訪問動(dòng)作的存儲(chǔ)器，實(shí)際上可以沒有存儲(chǔ)體控制而設(shè)置多個(gè)VB，使數(shù)據(jù)傳輸率高速化。
在本發(fā)明中，廢棄頁模式，不需要頁命中和頁缺失這樣的概念，如果沒有存儲(chǔ)體沖突，即使是完全的行對(duì)行(Row-to-Row)訪問，也可以進(jìn)行無縫動(dòng)作，可以使數(shù)據(jù)傳輸率保持為峰值。因此，從存儲(chǔ)體沖突的幾率的觀點(diǎn)出發(fā)將現(xiàn)有技術(shù)與本發(fā)明的性能的比較示于表1。
比較是在假設(shè)存儲(chǔ)器系統(tǒng)總線為64位寬(但Rambus為16位寬)，高速緩存線為32字節(jié)的情況下進(jìn)行的。在存儲(chǔ)體沖突的觀點(diǎn)中，還有一個(gè)重要的項(xiàng)目是周期時(shí)間與脈沖串所需時(shí)間之比。比如，在以64位寬處理32字節(jié)的高速緩存線時(shí)要求4位脈沖串。在Rambus的場(chǎng)合是16位寬度，要求16位脈沖串。表1示出隨機(jī)行訪問為無縫的幾率。
首先，因?yàn)楫?dāng)周期時(shí)間等于或短于脈沖串時(shí)間時(shí)，即使是沒有存儲(chǔ)體也可以在行對(duì)行(Row-to-Row)訪問中訪問任何地址，其幾率為100％。在周期時(shí)間等于脈沖串時(shí)間的2倍時(shí)，現(xiàn)在訪問的存儲(chǔ)體可以用于下一個(gè)之后的行訪問。因此，如果有兩個(gè)存儲(chǔ)體，則另一個(gè)存儲(chǔ)體可以應(yīng)用于下一個(gè)周期，結(jié)果幾率為50％。因?yàn)檫@一周期時(shí)間和脈沖串時(shí)間之比對(duì)于企圖在隨機(jī)行訪問中進(jìn)行無縫動(dòng)作的存儲(chǔ)器為1或2，因此，存儲(chǔ)體沖突不發(fā)生而無縫動(dòng)作的成功率高的幾率很高。
與此相比，現(xiàn)有的SDRAM DDR及Rambus周期時(shí)間長，此比值大到4至5。在此場(chǎng)合，為使無縫動(dòng)作成功，必須在此4至5周期內(nèi)連續(xù)地避免存儲(chǔ)體沖突。所以，必然達(dá)不到高幾率。比如，在SDRAM DDR中，在上述的比為4，存儲(chǔ)體為4個(gè)的場(chǎng)合，最初的行訪問可訪問任何存儲(chǔ)體，第二次可使用4個(gè)存儲(chǔ)體中的3個(gè)，第三次為2個(gè)，而第四次只能使用剩下的一個(gè)，因?yàn)樽畛醯拇鎯?chǔ)體預(yù)充電還未結(jié)束不能使用，所以4個(gè)周期全部沒有存儲(chǔ)體沖突完成無縫動(dòng)作的幾率為(1×3/4×2/4×1/4)×100＝9.375％。一般，在存儲(chǔ)體數(shù)目為B，周期時(shí)間和脈沖串時(shí)間的比為R時(shí)，成功幾率可以以下面的式1表示。
在Rambus的場(chǎng)合，當(dāng)共享讀出放大器使用一個(gè)存儲(chǔ)體時(shí)，因?yàn)槠渖舷碌拇鎯?chǔ)體也由讀出放大器使用，合計(jì)使用3個(gè)存儲(chǔ)體，其成功率由式2給出，相對(duì)存儲(chǔ)體數(shù)目其成功幾率很低。
另一方面，在本發(fā)明中，提供的是企圖在R為1或2的隨機(jī)行訪問中進(jìn)行無縫動(dòng)作的存儲(chǔ)器，在2個(gè)存儲(chǔ)體時(shí)，上述幾率為50％，并且隨著存儲(chǔ)體數(shù)目的增加而急劇增加。16個(gè)存儲(chǔ)體時(shí)為94％，在128Mb中可能的128個(gè)存儲(chǔ)體中為99.3％，這表示幾乎是對(duì)于任何地址的隨機(jī)行訪問都可以實(shí)現(xiàn)無縫動(dòng)作。另外，即使是Rambus這樣的共享讀出放大器，16個(gè)存儲(chǔ)體也可以達(dá)到81％。
另外，本發(fā)明的VB方式，由于大幅度削減測(cè)試時(shí)間而可以降低成本。在通常的SDRAM及Rambus的存儲(chǔ)體結(jié)構(gòu)中，由于是在保持一個(gè)存儲(chǔ)體為激活的情況下訪問另一個(gè)存儲(chǔ)體，組合這些訪問需要進(jìn)行種種的測(cè)試。當(dāng)存儲(chǔ)體數(shù)目增加時(shí)，此組合數(shù)變得龐大，測(cè)試成本大幅上升。因此，存儲(chǔ)體數(shù)目不能增加。事實(shí)上對(duì)具有16個(gè)或32個(gè)存儲(chǔ)體的Rambus，可同時(shí)激活的存儲(chǔ)體數(shù)目限于4個(gè)。這意味著減小頁長，而這又成為不能提高頁命中率的原因。另一方面，在本發(fā)明中，不需要存儲(chǔ)體控制，并且在保持一個(gè)存儲(chǔ)體為激活的情況下不訪問另外的存儲(chǔ)體，因而不需要種種復(fù)雜的組合測(cè)試。對(duì)于本發(fā)明的DRAM 10，只要進(jìn)行通常的短周期的隨機(jī)行訪問的測(cè)試即可。
另外，本發(fā)明是對(duì)從字線選擇起一直到預(yù)充電結(jié)束的行訪問動(dòng)作以發(fā)生于CB內(nèi)的信號(hào)進(jìn)行處理的方法的發(fā)明，其巨大效果是通過將下面兩者組合而達(dá)到的1)在企圖進(jìn)行隨機(jī)行訪問的無縫動(dòng)作的存儲(chǔ)器中在進(jìn)行預(yù)取或成組寫入之后進(jìn)行自動(dòng)預(yù)充電的方法；和2)在企圖進(jìn)行隨機(jī)行訪問的無縫動(dòng)作的存儲(chǔ)器中使用的Cycle/Burst時(shí)間比為2的這樣的小比值的方法。
上面對(duì)本發(fā)明的實(shí)施方式進(jìn)行了描述，但本發(fā)明的實(shí)施方式不限定于此。比如，角塊24的鎖定電路32也可以改變?yōu)橐愿唠娖叫盘?hào)動(dòng)作的電路。此時(shí)，NAND電路30，改變?yōu)锳ND電路。
此外，本發(fā)明，在不脫離本發(fā)明的精神的范圍內(nèi)本領(lǐng)域技術(shù)人士根據(jù)其知識(shí)可以實(shí)現(xiàn)具有多種改進(jìn)、修改和變型的實(shí)施方式。
根據(jù)本發(fā)明的DRAM及訪問方法，可以克服現(xiàn)有技術(shù)中的考慮由于大量使用頁模式而造成頁缺失來提供存儲(chǔ)體的想法。就是說，廢棄頁模式，通過塊激活大幅度減小周期時(shí)間，從而可以提高隨機(jī)行訪問的性能。本發(fā)明，由于充分利用這一塊激活方法而可以在沒有存儲(chǔ)體控制的情況下進(jìn)行實(shí)際上就像有很多存儲(chǔ)體的動(dòng)作而可以將數(shù)據(jù)傳輸率提高達(dá)80％以上。
權(quán)利要求
1.一種DRAM，其中包含以存儲(chǔ)數(shù)據(jù)的多個(gè)段構(gòu)成的塊，在多根子字線內(nèi)選擇規(guī)定根數(shù)的子字線的主字線，在上述多個(gè)段內(nèi)選擇一個(gè)和在規(guī)定根數(shù)的子字線內(nèi)選擇一根的角塊，上述角塊的構(gòu)成包括發(fā)送在上述規(guī)定根數(shù)的子字線內(nèi)選擇一根的信號(hào)的多根全局Z線，發(fā)送選擇段的信號(hào)的段選擇線，連接子字線和段選擇線的多個(gè)NAND電路，以及利用該NAND電路發(fā)出的規(guī)定信號(hào)動(dòng)作的多個(gè)鎖定電路。
2.如權(quán)利要求1所述的DRAM，其構(gòu)成還包括與上述電路相連接并由該鎖定電路的動(dòng)作激活的局域Z線。
3.如權(quán)利要求1或2所述的DRAM，其中角塊的構(gòu)成包括生成用來驅(qū)動(dòng)上述讀出放大器的設(shè)置點(diǎn)的信號(hào)的電路。
4.如權(quán)利要求3所述的DRAM，其中角塊的構(gòu)成包括按照用于驅(qū)動(dòng)上述設(shè)置點(diǎn)的信號(hào)產(chǎn)生表示數(shù)據(jù)重寫結(jié)束的復(fù)位信號(hào)的電路。
5.一種DRAM的訪問方法，該方法是一種將一個(gè)塊利用段譯碼器分割為多個(gè)，從該塊內(nèi)的多根子字線中選擇所需要的子字線的DRAM的訪問方法，其構(gòu)成包括通過激活主字線從上述多根子字線中選擇規(guī)定根數(shù)的子字線的步驟；通過在角塊內(nèi)包含的多根全局Z線內(nèi)激活所需要的全局Z線和段選擇線，激活包含在該角塊的多根局域Z線中與該所需要的全局Z線相對(duì)應(yīng)的局域Z線的步驟；以及從上述規(guī)定根數(shù)的子字線中選擇與已經(jīng)激活的上述局域Z線相對(duì)應(yīng)的子字線的步驟。
6.如權(quán)利要求5所述的訪問方法，其中每個(gè)塊包含讀出放大器，其中包含從上述角塊發(fā)送驅(qū)動(dòng)該讀出放大器的設(shè)置點(diǎn)的信號(hào)的步驟。
7.如權(quán)利要求5或6所述的方法，其中包含利用上述角塊的電路將上述激活的局域Z線復(fù)位的步驟。
全文摘要
一種DRAM及可以獲得隨機(jī)行訪問的高數(shù)據(jù)率的訪問DRAM的方法。通過從多個(gè)主字線(14)中選擇一個(gè)，從512個(gè)子字線(16)中選擇8個(gè)子字線(16)，由一個(gè)子字線(16)選取信號(hào)和一個(gè)激活信號(hào)選擇一個(gè)子字線(16)。
文檔編號(hào)G11C11/401GK1526139SQ0280746
公開日2004年9月1日 申請(qǐng)日期2002年3月6日 優(yōu)先權(quán)日2001年3月29日
發(fā)明者砂永登志男, 渡邊晉平, 細(xì)川浩二, 二, 平 申請(qǐng)人:國際商業(yè)機(jī)器公司