專利名稱：低功率供應電壓偵測電路的制作方法
技術領域：
本發(fā)明有關于一種電壓偵測裝置，特別是有關于一種不會受到裝置本身因操作溫度或是制造過程的不同而造成對于臨限電壓值的變化所影響，因此具有穩(wěn)定電壓偵測操作的電壓偵測裝置。
背景技術：
閃存(Flash EPROM)在非揮發(fā)性儲存集成電路中具有舉足輕重的角色。這些閃存在芯片中具有可電性擦除(Electrically Erasing)、程序化(Programming)或是讀取存儲單元(Memory Cell)的能力。因為這些閃存可通過施予電壓到這些裝置中，借此以程序化或是擦除其所儲存的數(shù)據(jù)，因此，加入閃存的系統(tǒng)則必須提供這些閃存供應電壓(Vcc)與程序化電壓(Vpp)。對于目前逐漸采用低電壓作為操作電壓的系統(tǒng)而言，幸運地，大部份的閃存都可被設計為在低電壓(約1.8伏特)到高電壓(約12伏特)電壓來源下，可順利地完成程序化的操作。
然而，仍有一點必須注意，當計算機系統(tǒng)例如個人數(shù)字助理(PDA)系統(tǒng)使用閃存作為其儲存媒介時，會隨著電池的電壓下降而可能影響到整個裝置的操作。而會發(fā)生何種情況呢？此時，控制信號以及在系統(tǒng)中的程序化或是電性擦除的操作過程，將無法保證有效，而這些裝置可能還可以使用，但是，所進行的程序化或是擦除的操作可能是錯誤的。在某些情況下，沒有必要的操作有可能會因而產(chǎn)生，這些將會進而縮小芯片的壽命。
供應電壓偵測電路也因此被設計作為監(jiān)控電壓的變化，一旦當電池的電壓低于一預定的范圍時，這些電路將會產(chǎn)生一未準備信號(Not-Ready Signals)，以通知系統(tǒng)作為因應之據(jù)。例如圖1所示的電路圖，供應非揮發(fā)性存儲器存儲單元 12的操作電壓Vcc除了耦接到此非揮發(fā)性存儲器存儲單元12之外，還耦接到一低電壓偵測裝置14。當所供應的操作電壓小于一低電壓值時，則此低電壓偵測裝置14將會輸出一低電壓偵測信號(Low Voltage Detector Signal，LVcc)以代表所供應的操作電壓之值已小于安全值。但是，大部份的偵測電路具有供應電壓約為3.3伏特。但是對于低電壓的偵測電路(例如1.8伏特)而言，電壓減少的幅度將會使這些偵測電路相當難設計，除此之外，降低功率的消耗與芯片所占的面積也是增加此偵測電路整體復雜性的因素。
圖2顯示傳統(tǒng)的功率偵測裝置200的電路方塊圖。串行的電阻R1與R2在功率供應電壓VDD以及接地電位之間串接。而電阻R3與一NMOS晶體管M1也連接到功率供應電壓VDD以及接地電位之間。而此NMOS晶體管M1的柵極連接到在電阻R1與R2之間的節(jié)點N1，而同時一電容器C1一端連接到此節(jié)點N1與接地電位之間。串行連接的一PMOS晶體管M3與NMOS晶體管M2連接到此功率供應電壓VDD與接地電位之間，其中，PMOS晶體管M3的另一源/漏極則連接到此功率供應電壓VDD，而NMOS晶體管M2的另一源/漏極則連接至接地電位。PMOS晶體管M3與NMOS晶體管M2的柵極則連接到節(jié)點N2，而此節(jié)點N2位于電阻R3與NMOS晶體管M1之間。除此之外，一電容器C2也連接到節(jié)點N2與功率供應電壓VDD之間。
CMOS晶體管M4與M5具有與晶體管M2與M3相同的結構。晶體管M4與M5的柵極連接到在晶體管M2與M3之間的節(jié)點N3。而晶體管M4與M5之間的柵極經(jīng)過一電容器C3連接到接地電位。而節(jié)點N4晶體管M4與M5所連接的節(jié)點。此CMOS晶體管M2與M3的輸入端與輸出端分別為節(jié)點N2與N3。而CMOS晶體管M4與M5的輸入端與輸出端分別為節(jié)點N3與N4。
當功率供應電壓VDD從接地電位(Ground，底下簡稱GND)的電位位準上升到一預定的電壓位準時，則將會輸出一高電壓脈沖以代表低電壓偵測信號(Low Voltage Detector Signal)LVCC。此功能可通過一端連接到接地電壓位準的電容器C1與C3，以及一端連接到功率供應電壓VDD的電容器C2所完成。當所供應的功率為功率供應電壓VDD的電位時，這些電容器C1、C2與C3則將不會被充電，因此，節(jié)點N1、N2與N3將會具有相同的電壓位準，如功率供應電壓VDD或是接地電位GND。而節(jié)點N4首先會變成高電位，而電容器C1、C2、與C3將會依序充電，而在節(jié)點N1、N2與N3的電壓位準將會是VX＝VDD*R2/(R1+R2)、接地電壓以及功率供應電壓VDD，因此，節(jié)點4的輸出將會變成低電壓位準。
如上所描述，當VX電壓高于晶體管M1的臨限電壓(Thresholdvoltage)時，晶體管節(jié)點N4會變成低電壓位準。當VX電壓低于晶體管M1的臨限電壓(Threshold voltage)時，晶體管節(jié)點N4會變成高電壓位準。因此，此電路將可以偵測功率供應電壓VDD高于或是低于VTH1*(R1+R2)/R2，VTH1晶體管M1的臨限電壓。若是調整電阻R1與R2之值以及晶體管M1的柵極寬度/長度比(Width/Length)，則可以調整偵測的電壓范圍。
一般而言，此電路可以告知低電池電壓位準，并進而在此低電池電壓位準毀壞整個系統(tǒng)前停止任何的操作。但是，此電路若是在高速操作的系統(tǒng)時，將會使整個操作電壓的范圍因而變的相當窄。因為如圖2所示的傳統(tǒng)偵測電路所能偵測的電壓決定于晶體管M1的臨限電壓值。如此，將會使這個電路有相當大的制造變化差異(ManufacturingVariation)，以及溫度的影響因素。除此之外，(R1+R2)/R2的斜率將會使整個情況更糟糕。由于上述的考慮因素，可以知道所能偵測的電壓的最大值與最小值將可能大于0.5伏特，嚴重影響電路的表現(xiàn)與適用性。
上述的情況會發(fā)生的理由詳述如下。在圖2中的電路電路仿真軟件PSPICETM仿真其操作。首先，先假設在仿真期間，溫度固定，因此僅需要考慮制造過程的差異所造成的影響。因為晶體管M1的臨限電壓具有制造上的差異值約±0.1到±0.2伏特，(假設電阻R1的值等于電阻R2的值)，偵測的電壓位準將會二倍于制造過程的差異值。如圖3所示，功率供應電壓VDD為一直流上升電壓，而節(jié)點N1的電壓位準將會線性地跟著功率供應電壓VDD變化，而節(jié)點N4的電壓位準也就是圖2的偵測電路的輸出。在電阻R1維持在相同電阻值條件下，電阻R2的阻值減少將會此仿真的線條更加的平(Flatter)，因此，將會有相當大的偵測電壓位準差異。在此以參數(shù)k值代表(R1+R2)/R2，則當對于k值的臨限值差異等于一，也就是最小的k值時，偵測電壓位準差異將會是k倍。
為了解釋溫度依賴性所造成的影響，請參照圖4。對于NMOS晶體管與PMOS晶體管的傳統(tǒng)模式，其具有溫度的依賴性約-2mV/℃，類似已解釋的內(nèi)容，臨限值的差異將會由參數(shù)k值大小影響偵測電壓位準差異，而k值大于一的值，因此，此差異將會造成如放大器般的結果。
考慮到制造上的差異與溫度的依賴性兩個因素，將不可能設計一低電壓偵測裝置，其所偵測的電壓位準差異將低于0.5伏特。
雖然傳統(tǒng)的電壓偵測裝置可在高電壓時運作的非常好(約大于3V)，然而其不可避免地需要減少由于制造上的差異與溫度上的依賴性所造成偵測范圍的最大值與最小值之間的變化程度。
由上述圖2的傳統(tǒng)電壓偵測裝置可知，要降低變化量到低于一很小的電壓變化量，例如0.4伏特，似乎不太可能達成。因此，無法達到較高的偵測精確度。

發(fā)明內(nèi)容
本發(fā)明的目的提供一種電壓偵測裝置，其可以較高的準確性監(jiān)控供應電壓的變化。除此之外，更能減少因為制作工藝上的差異或是操作溫度的變化所造成對于電壓偵測裝置的影響。
為了達上述的目的，本發(fā)明提供一種低功率供應電壓偵測電路，用以接收一供應電壓，包括一比較電壓產(chǎn)生器、一參考電壓產(chǎn)生器與一差異放大器。上述的比較電壓產(chǎn)生器根據(jù)供應電壓產(chǎn)生并輸出一比較電壓。參考電壓產(chǎn)生器根據(jù)供應電壓用以一線性相依關系產(chǎn)生一參考電壓。差異放大器耦接到比較電壓產(chǎn)生器與參考電壓產(chǎn)生器，用以接收比較電壓與參考電壓并輸出一低電壓偵測信號，其中當參考電壓大于比較電壓時，低電壓偵測信號將為一第一電壓位準，用以表示供應電壓低于一預定偵測電壓值，當參考電壓小于比較電壓時，低電壓偵測信號將為一第二電壓位準，用以表示供應電壓高于預定偵測電壓值。
上述的低功率供應電壓偵測電路，其中比較電壓產(chǎn)生器根據(jù)在供應電壓增加時，比較電壓亦同時增加，但當該供應電壓超過一預定電壓值時，比較電壓將會趨近一固定電壓值。
上述的低功率供應電壓偵測電路，其中比較電壓產(chǎn)生器包括一分壓電路，其中分壓電路分為兩組據(jù)以分壓供應電壓，其中第一組包括一第一電阻所組成，第二組包括一第二電阻與一晶體管所組成，其中當供應電壓增加時，比較電壓為兩組隊供應電壓分壓中的第二組分壓值，但當供應電壓超過第二組中的該晶體管的一臨限電壓值后，比較電壓將會趨近臨限電壓值。
上述的低功率供應電壓偵測電路，其中參考電壓產(chǎn)生器根據(jù)供應電壓之值，線性地輸出參考電壓，其中當供應電壓減少時，參考電壓也線性地減少，當供應電壓增加時，參考電壓亦線性地增加。而此參考電壓產(chǎn)生器對供應電壓經(jīng)過一分壓電路作分壓后線性地輸出參考電壓值，其中分壓電路分為兩組據(jù)以分壓供應電壓。第一組包括一晶體管所組成，第二組包括一電阻所組成，而參考電壓即為第二組的分壓。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明。


圖1說明一種傳統(tǒng)的電壓偵測裝置方塊圖；圖2說明圖1中的傳統(tǒng)電壓偵測裝置詳細電路圖；圖3說明圖2中的傳統(tǒng)電壓偵測裝置的電路仿真結果；圖4說明圖2中的傳統(tǒng)電壓偵測裝置，考慮操作溫度的變化所得的電路仿真結果；圖5說明一種電壓偵測裝置詳細電路圖；圖6說明圖5中的電壓偵測裝置的方塊圖；圖7說明圖5中的電壓偵測裝置的節(jié)點N1與N2的電壓變化圖；圖8說明圖5中的電壓偵測裝置的節(jié)點N1與N2的另一個電壓變化圖；圖9說明本發(fā)明一較佳實施例的電壓偵測裝置的詳細電路圖；圖10理想的參考電壓值，與根據(jù)本發(fā)明圖9較佳實施例的電壓偵測裝置所產(chǎn)生的實際參考電壓值的比較圖。
圖號說明12非揮發(fā)性存儲器存儲單元
14低電壓偵測裝置200功率偵測裝置R1、R2、R3電阻M1、M2、MVT、M12NMOS晶體管M3、MPL、M11PMOS晶體管N1、N2、N3、N4節(jié)點 C1、C2電容器M4、M5CMOS晶體管R3電阻MVTNMOS晶體管 N2節(jié)點500輸出電壓偵測電路 940反相器510、610、910比較電壓產(chǎn)生器520、620、920差異放大器530、630、930參考電壓產(chǎn)生器具體實施方式
請參照圖5，為一種電壓偵測電路。而其電路方塊圖，則如圖6所示的內(nèi)容。首先，先參照圖6的電壓偵測電路600，在中間部分為一差異放大器(Different Amplifier)620，而左邊部分為一比較電壓產(chǎn)生器610，右邊為一參考電壓產(chǎn)生器630。比較電壓產(chǎn)生器610與參考電壓產(chǎn)生器630分別輸出一比較電壓(Comparative Voltage)與一參考電壓(Reference Voltage)給差異放大器620。而此差異放大器620具有相當好的功能，能在比較電壓的位準(Comparative Voltage Potential)高于參考電壓時，將會輸出接近功率供應電壓VDD電壓位準的一高電壓值，而相反地，若是比較電壓的位準低于參考電壓時，將會輸出一低電壓值。
而其詳細的電路圖請參照圖5，并描述如下。在圖5中，一由電阻R3與NMOS晶體管MVT串接的電路連接到功率供應電壓VDD與接地電位之間，其中電阻R3的一端連接到功率供應電壓VDD，而NMOS晶體管MVT的一源/漏極端則接地。NMOS晶體管MVT的柵極及與電阻R3連接的源/漏極端則同時連接到節(jié)點N2。而這些器件則組成一比較電壓產(chǎn)生器510，如同圖6中所示的比較電壓產(chǎn)生器610，以便產(chǎn)生比較電壓的位準。
而圖6中的差異放大器620則與圖5中所示的差異放大器520相同，由晶體管M1到M5所組成。晶體管M1與M2類似的NMOS晶體管，也就是具有相同的柵極寬度/長度比(Gate Width/Gate Lengthratio)，而其源極連接在一起。晶體管M1的柵極連接到在比較電壓產(chǎn)生器510中的節(jié)點N2，而晶體管M2的柵極連接到參考電壓產(chǎn)生器530的節(jié)點N1，此如同圖6中所示的參考電壓產(chǎn)生器630。晶體管M1的漏極連接到PMOS晶體管M3的柵極與漏極，也就是圖標中的節(jié)點N3。晶體管M3與M4類似的PMOS晶體管，也就是具有相同的柵極寬度/長度比(Gate Width/Gate Length ratio)，而其源極連接在一起(節(jié)點N3)，而其源極則同樣接到功率供應電壓VDD。晶體管M2與M4的漏極則連接到節(jié)點N4，此節(jié)點N4即為輸出電壓偵測電路500的輸出。
參考電壓產(chǎn)生器530由兩個電阻R1與R2所組成，此串接的電阻R1與R2連接于功率供應電壓VDD與接地電位之間。而電阻R1與R2連接點節(jié)點N1，此節(jié)點N1當成此參考電壓產(chǎn)生器530對差異放大器520的輸入端。
這些電路的操作方法詳述如下。圖5中所描述的整個電路用以作為低功率偵測的電路。參考電壓產(chǎn)生器530使用非常簡單的電路設計，在節(jié)點N1的電壓位準可輕易地獲得，即VN1＝R2/(R1+R2)*VDD。相同地，在比較電壓產(chǎn)生器5 10中，節(jié)點N2的電壓位準可依照底下的公式獲得VN2＝RMVT/(RMVT+R3)，當VN2＜VTH；VN2＝VTH，當VN2＞＝VTH在此VTH代表NMOS晶體管MVT的臨限電壓，而RMVT則代表NMOS晶體管MVT的電阻值。當考慮到節(jié)點N1與N2的電壓位準時，也就是VN1與VN2時，因為這兩個電壓值有不同的電壓變化，所以，會如圖7所示在某一點有交會處。因此，功率供應電壓VDD的偵測電壓位準為當節(jié)點N1與N2的電壓位準相等時，也就是VN1＝VN2時。
因為NMOS晶體管MVT的臨限電壓會因為制造上的差異有約±0.1到±0.2伏特的變化，或是對于溫度的依賴性約-2mV/℃，因此，當操作的溫度從-45℃到95℃時，最大的臨限電壓值與最小的臨限電壓值的差異將會非常的大。也因為如上所述相同的理由，雖然節(jié)點N1的電壓會線性地跟著功率供應電壓VDD之值，然而因為臨限值得差異變化將會由一參數(shù)k的大小值而影響到所偵測電壓位準的變化，此參數(shù)k大于一之值，因此，低功率偵測的電路所輸出的結果將會是此差異變化值得放大值。
雖然傳統(tǒng)的電壓偵測裝置可在高電壓時運作的非常好(約大于3V)，然而其不可避免地需要減少由于制造上的差異與溫度上的依賴性所造成偵測范圍的最大值與最小值之間的變化程度。
在圖5中，比較電壓(VN2)的位準由比較電壓產(chǎn)生器510所產(chǎn)生，而其值最主要由晶體管MVT的臨限值所決定。而參考電壓(VN1)由參考電壓產(chǎn)生器530所產(chǎn)生。如果比較電壓產(chǎn)生器510所能產(chǎn)生的比較電壓VN2可如同圖8所示產(chǎn)生理想的比較電壓VN2值，則電壓偵測電路500由于制成上的差異與操作溫度的差異所造成的偵測錯誤情形將會非常明顯的減少。因此，此問題端視如何產(chǎn)生如圖8所示的理想的比較電壓VN2值。
本發(fā)明所提供一較佳實施例的電壓偵測電路，如圖9所示的一實施例的電壓偵測電路詳細電路圖，將可具有相當接近此理想的比較電壓輸出的功能。在圖9中，包含在中間部分一差異放大器(DifferentAmplifier)920，而左邊部分為一比較電壓產(chǎn)生器910，右邊為一參考電壓產(chǎn)生器930。比較電壓產(chǎn)生器910與參考電壓產(chǎn)生器930分別輸出一比較電壓(Comparative Voltage)與一參考電壓(Reference Voltage)給差異放大器920。而差異放大器920的輸出則經(jīng)過一反相器(Inverter)940輸出一低電壓偵測信號(Low Voltage Detector Signal，底下簡稱LVCC)。此LVCC信號若是在節(jié)點N4的電位為邏輯低電位時，則輸出接近功率供應電壓VDD之值，若是在節(jié)點N4的電位為邏輯高電位時，則輸出零電位。上述的LVCC電壓位準用以代表功率供應電壓VDD是否低于一預定的偵測電壓位準，若低于此偵測電壓位準，則LVCC電壓位準將為高電位，若高于此偵測電壓位準，則LVCC電壓位準將為低電位。
上述的比較電壓產(chǎn)生器910可由兩分壓部分串接所組成，利用此分壓部分輸出比較電壓。而此第一部份的分壓可由例如一電阻R2所組成，而此第二部分的分壓可由例如一NMOS晶體管MVT與電阻R1串接的電路所組成。因此，如圖所示，電阻R2、NMOS晶體管MVT與電阻R1串接在功率供應電壓VDD與接地電位之間，其中電阻R3的一端連接到功率供應電壓VDD，而NMOS晶體管MVT的一源/漏極端則接到電阻R1，并由電阻R1的另外一端接地。NMOS晶體管MVT的柵極及與電阻R3連接的源/漏極端則同時連接到節(jié)點N2。而這些器件則組成一比較電壓產(chǎn)生器910，以便產(chǎn)生比較電壓的位準。
而圖9中所示的差異放大器920由晶體管M1到M5所組成。晶體管M1與M2類似的NMOS晶體管，也就是具有相同的柵極寬度/長度比(Gate Width/Gate Length ratio)，而其源極連接在一起。晶體管M1的柵極連接到在比較電壓產(chǎn)生器910中的節(jié)點N2，而晶體管M2的柵極連接到參考電壓產(chǎn)生器930的節(jié)點N1。晶體管M1的漏極連接到PMOS晶體管M3的柵極與漏極，也就是圖標中的節(jié)點N3。晶體管M3與M4類似的PMOS晶體管，也就是具有相同的柵極寬度/長度比(Gate Width/Gate Length ratio)，而其源極連接在一起(節(jié)點N3)，而其源極則同樣接到功率供應電壓VDD。晶體管M2與M4的漏極則連接到節(jié)點N4。
參考電壓產(chǎn)生器930由兩分壓部分所組成，利用對功率供應電壓VDD的分壓以便產(chǎn)生參考電壓。而參考電壓與功率供應電壓VDD線性地相依(Linearly Dependent)，也就是說，當功率供應電壓VDD減少時，參考電壓會線性地減少，當功率供應電壓VDD增加時，參考電壓會線性地增加。至于線性地增加的比率，則必須視兩分壓部分的功能而定。而本發(fā)明的一特點，即利用分壓的調整而進而穩(wěn)定地控制并輸出此參考電壓。
此兩分壓部分的第一部份例如是由一PMOS晶體管MPL所組成，此PMOS晶體管MPL的柵極接地，使此晶體管保持在開啟(TurnON)的狀態(tài)。而第二分壓部分則可由例如一電阻R2所組成，當然，本發(fā)明也不限制在具有固定電阻值的電阻或是晶體管所組成，也可由可調整阻值得可變電阻所組成，此根據(jù)設計上的需要而定。此串接的PMOS晶體管MPL與電阻RL連接于功率供應電壓VDD與接地電位之間。而PMOS晶體管MPL與電阻RL連接點節(jié)點N1，此節(jié)點N1當成此參考電壓產(chǎn)生器930對差異放大器920的輸入端。通過調整PMOS晶體管MPL的柵極寬度/柵極長度比(Ratio of Gate Width/GateLength)，即可控制參考電壓產(chǎn)生器930所輸出的參考電壓。
而圖9的實施例電路圖，與圖5所描述的電壓偵測電路非常接近，除了有部分的差異。這些差異包括，首先，一PMOS晶體管MPL取代圖5中所示的參考電壓產(chǎn)生器530中的電阻R1，其次是，電容器CCPA1與CCAP2加到此電路中。其中電容器CCPA1包括一端接地，而另外一端則接到節(jié)點N1，以便穩(wěn)定參考電壓產(chǎn)生器930所輸出的參考電壓。而電容器CCPA2包括一端接地，而另外一端則接到晶體管MVT的源極端(節(jié)點N2)，以便穩(wěn)定比較電壓產(chǎn)生器910所輸出的比較電壓。在圖9中，PMOS晶體管MPL與一電阻RL串接在一起，一端連接到功率供應電壓VDD，而另外一端則接地。當功率供應電壓VDD的電壓位準高于晶體管MPL的臨限電壓值時，晶體管MPL將會關閉，而節(jié)點N1的電壓位準將會很快地降到接地位準。
請參照圖10，理想的參考電壓值，與根據(jù)本發(fā)明圖9較佳實施例的電壓偵測裝置所產(chǎn)生的實際參考電壓值的比較圖。其顯示使用一PMOS晶體管MPL以取代原有的電阻將會是非常實際且有其特殊的功效。
如上所解釋，在節(jié)點N1與N2的電壓值VN1與VN2的交叉點是一個非常重要的點，從此點以上，當功率供應電壓VDD增加時，VN2將大于VN1，因此圖9較佳實施例的電壓偵測裝置所輸出的一低電壓偵測信號(LVCC)將會輸出一接近零電位之值。而若是從此點以下，則當功率供應電壓VDD減少時，VN1將大于VN2，因此，LVCC將會輸出一接近功率供應電壓VDD的高電壓值。因此，在此交叉點所供應的功率相當?shù)闹匾?。一般而言，若是電路設計的規(guī)格要求偵測點在例如1.2伏特，但容許變化值從1.1伏特到1.3伏特。因此，有兩個目的可以達成，首先，如何控制此偵測點，其次是如何控制差異以符合此規(guī)格的要求。
以此規(guī)格為例，此要求將很容易達成。在如圖9中的較佳實施例的電壓偵測裝置，有兩種選擇可改變偵測點，第一個選擇維持所有的參數(shù)在此電路中都不改變，唯一改變的是電阻R1的電阻值。當對電阻R1從零開始加入電阻值后，節(jié)點N2的電壓位準VN2將會上升，進而影響交叉點的位置并最后影響偵測點。第二個選擇即維持在此電路中的所有參數(shù)都不變，除了PMOS晶體管MPL的柵極寬度/柵極長度比(Ratio of Gate Width/Gate Length)。調整晶體管MPL的柵極寬度/柵極長度比可改變晶體管MPL的電流，并且因而影響在節(jié)點N1的電壓位準。因為VN1與VN2的交叉點最關鍵的點，此調整晶體管MPL的柵極寬度/柵極長度比將可達成調整控制偵測點的目的。
關于上述的第二項選擇，為了達到偵測點控制在一預定的范圍內(nèi)，如上述的0.3伏特的規(guī)格為例，將會非常不容易。從圖8中所示的理想的參考電壓位準波形可知，比較電壓產(chǎn)生器的制作工藝差異與溫度的依賴性將不會影響偵測的差異。而在圖9中的較佳實施例的電壓偵測裝置中可知，若電阻R1的值固定，節(jié)點N1的電壓VN1將會固定，因此，在此電路中唯一會影響偵測點差異的因素則為晶體管MPL。雖然晶體管MPL本身亦有制作工藝上的差異與溫度的依賴性，但是若小心地選擇電阻RL的電阻值，其特性將會使溫度的依賴性所造成的影響變得相對地非常小。而此設計將會使偵測點的變動范圍可控制在上述的預定范圍內(nèi)，而不需考慮制作工藝差異與溫度的變化。
雖然本發(fā)明已以一較佳實施例公開如上，然其并非用以限定本發(fā)明，任何熟悉此技術者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍當視權利要求書所界定者為準。
權利要求
1.一種低功率供應電壓偵測電路，用以接收一供應電壓，其特征在于包括一比較電壓產(chǎn)生器，根據(jù)該供應電壓產(chǎn)生并輸出一比較電壓；一參考電壓產(chǎn)生器，根據(jù)該供應電壓用以根據(jù)一線性相依關系產(chǎn)生一參考電壓；一差異放大器，耦接到該比較電壓產(chǎn)生器與該參考電壓產(chǎn)生器，用以接收該比較電壓與該參考電壓并輸出一低電壓偵測信號，當該參考電壓大于該比較電壓時，該低電壓偵測信號將為一第一電壓位準，用以表示該供應電壓低于一預定偵測電壓值，當該參考電壓小于該比較電壓時，該低電壓偵測信號將為一第二電壓位準，用以表示該供應電壓高于該預定偵測電壓值。
2.如權利要求1所述的低功率供應電壓偵測電路，其特征在于該比較電壓產(chǎn)生器根據(jù)在該供應電壓增加時，該比較電壓也同時增加，但當該供應電壓超過一預定電壓值時，該比較電壓將會趨近一固定電壓值。
3.如權利要求2所述的低功率供應電壓偵測電路，其特征在于該比較電壓產(chǎn)生器包括一分壓電路，其中該分壓電路分為兩組據(jù)以分壓該供應電壓，其中該第一組包括一第一電阻所組成，該第二組包括一第二電阻與一晶體管所組成，其中當該供應電壓增加時，該比較電壓為該兩組隊供應電壓分壓中的該第二組分壓值，但當該供應電壓超過該第二組中的該晶體管的一臨限電壓值后，該比較電壓將會趨近該臨限電壓值。
4.如權利要求1所述的低功率供應電壓偵測電路，其特征在于該參考電壓產(chǎn)生器根據(jù)該供應電壓之值，線性地輸出該參考電壓，其中當該供應電壓減少時，該參考電壓也線性地減少，當該供應電壓增加時，該參考電壓也線性地增加。
5.如權利要求4所述的低功率供應電壓偵測電路，其特征在于該參考電壓產(chǎn)生器對該供應電壓經(jīng)過一分壓電路作分壓后線性地輸出該參考電壓值，其中該分壓電路分為兩組據(jù)以分壓該供應電壓，其中該第一組包括一晶體管所組成，該第二組包括一電阻所組成，而該參考電壓即為該第二組的分壓。
6.如權利要求5所述的低功率供應電壓偵測電路，其特征在于該參考電壓可根據(jù)該第一組中的該晶體管的一柵極寬度/柵極長度比調整大小，據(jù)以調整該晶體管的一臨限電壓值而控制該低電壓偵測信號的電壓位準。
7.如權利要求1所述的低功率供應電壓偵測電路，其特征在于在該比較電壓產(chǎn)生器的輸出端還包括一電容器，保持該比較電壓的電位。
8.如權利要求1所述的低功率供應電壓偵測電路，其特征在于在該參考電壓產(chǎn)生器的輸出端還包括一電容器，保持該參考電壓的電位。
9.如權利要求1所述的低功率供應電壓偵測電路，其特征在于還包括一反相裝置，接收該差異放大器的輸出，并將該輸出反相后據(jù)以輸出該低電壓偵測信號。
全文摘要
一種供應電壓偵測電路，使用于當非揮發(fā)性存儲器裝置在供應電壓低于一偵測點時，可避免其擦除(Erasing)及程序化(Programming)。一低電壓偵測裝置耦接到低電壓供應來源，并且具有一電路，可在當供應電壓輸入的供應電壓值低于一預定低電壓臨界值時，能提供第一未準備(Not－Ready)信號。此未準備信號可避免對非揮發(fā)性存儲器的擦除或程序化的操作。根據(jù)本發(fā)明的低電壓偵測裝置所能偵測的電壓位準變化可控制在0.3伏特范圍內(nèi)，而不會受到此裝置制造條件或者溫度的差異而影響。
文檔編號G11C16/06GK1480735SQ0213223
公開日2004年3月10日 申請日期2002年9月3日 優(yōu)先權日2002年9月3日
發(fā)明者王競, 楊念釗, 朱美虹, 王 競 申請人:旺宏電子股份有限公司