專利名稱：半導(dǎo)體數(shù)據(jù)存儲電路裝置及其檢查方法以及替換該裝置中有缺陷單元的方法
專利說明半導(dǎo)體數(shù)據(jù)存儲電路裝置及其檢查方法以及 替換該裝置中有缺陷單元的方法 [發(fā)明所屬的技術(shù)領(lǐng)域]本發(fā)明涉及半導(dǎo)體數(shù)據(jù)存儲電路裝置及其檢查方法以及替換該裝置中有缺陷單元的方法。


圖19是表示作為現(xiàn)有的半導(dǎo)體數(shù)據(jù)存儲電路裝置的一例的裝設(shè)了SRAM芯的系統(tǒng)LSI的結(jié)構(gòu)的框圖，圖中，101是半導(dǎo)體芯片，102是端子(焊區(qū))，103是存儲器芯(RAM芯)，104是邏輯電路，105是有選擇地切換邏輯電路104和試驗工作用的端子202的切換電路。
圖20是表示圖19中的存儲器芯103的結(jié)構(gòu)的框圖，圖中，106是由8個行數(shù)與16個列數(shù)之積的存儲單元數(shù)構(gòu)成的存儲單元陣列，106a是8×16＝128個存儲單元(以下，稱為「單元」)，106b是16條位線，106c是8條字線，107是行譯碼器，108是預(yù)充電電路，109和110是列譯碼器，111是每2列的8個2對1的多路轉(zhuǎn)換器，112是每4列的4個2對1的信號分離器，113是每4列的4個2對1的多路轉(zhuǎn)換器，114是每2列的8個讀出放大器，115是每2列的8個寫入驅(qū)動器，116是每4列的4個輸入緩沖器，117是每4列的4個輸出緩沖器，D0～D3是每4列的4個數(shù)據(jù)輸入管腳，Q0～Q3是每4列的4個數(shù)據(jù)輸出管腳。
即，圖20的存儲單元陣列106是8行×16列的單元結(jié)構(gòu)，同時，輸入輸出數(shù)據(jù)的每1位對應(yīng)4列，所以，成為32字×4位的結(jié)構(gòu)。
下面，說明其工作。
如果由輸入行譯碼器107的行地址指定了行、由輸入列譯碼器109和110的列地址指定了列，則在寫入模式時，數(shù)據(jù)輸入管腳D0～D3的數(shù)據(jù)經(jīng)過輸入緩沖器116、信號分離器112、寫入驅(qū)動器115以及多路轉(zhuǎn)換器111寫入指定行和指定列的單元。另一方面，在讀出模式時，指定行和指定列的單元的數(shù)據(jù)經(jīng)過多路轉(zhuǎn)換器111、讀出放大器114、多路轉(zhuǎn)換器113以及輸出緩沖器117，從數(shù)據(jù)輸出管腳Q0～Q3讀出。
圖21是表示圖19的存儲器芯103內(nèi)包含檢查電路時的內(nèi)部結(jié)構(gòu)的框圖，圖中，118是每4列的4個2對1的多路轉(zhuǎn)換器，119是每4列的4個2對1的信號分離器，120是控制器，121a及121b是列地址選擇器，122是行地址選擇器，TD0～TD3是試驗數(shù)據(jù)輸入管腳，TQ0～TQ3是試驗數(shù)據(jù)輸出管腳。其他結(jié)構(gòu)和圖20的結(jié)構(gòu)相同，用相同的符號表示。
下面，說明圖21的工作。
輸入到控制器120的工作模式切換信號是通常工作模式時，各多路轉(zhuǎn)換器118與數(shù)據(jù)輸入管腳D0～D3連接，列地址選擇器121a及121b選擇列地址，行地址選擇器122選擇行地址。這時，和上述圖20的工作相同。
另一方面，輸入到控制器120的工作模式切換信號是試驗工作模式時，各多路轉(zhuǎn)換器118與試驗數(shù)據(jù)輸入管腳TD0～TD3連接，列地址選擇器121a及121b選擇試驗列地址，行地址選擇器122選擇試驗行地址。
這時，由輸入到行譯碼器107的試驗行地址指定行，由輸入到列譯碼器109和110的試驗列地址指定列。在寫入模式時，試驗數(shù)據(jù)輸入管腳TD0～TD3的數(shù)據(jù)經(jīng)過輸入緩沖器116、多路轉(zhuǎn)換器118、信號分離器112、寫入驅(qū)動器115和多路轉(zhuǎn)換器111寫入指定行和指定列的單元。另一方面，在讀出模式時，指定行和指定列的單元的數(shù)據(jù)經(jīng)過多路轉(zhuǎn)換器111、讀出放大器114、多路轉(zhuǎn)換器113、信號分離器119和輸出緩沖器117從試驗數(shù)據(jù)輸出管腳TQ0～TQ3讀出。
即，在圖21的試驗工作模式中，和通常工作模式時一樣，是8行×16列的單元結(jié)構(gòu)，同時，輸入輸出試驗數(shù)據(jù)的每1位對應(yīng)4列，所以，成為32字×4位的結(jié)構(gòu)。因此，根據(jù)32字×4位用的檢查程序進(jìn)行制造時工作的檢查?，F(xiàn)有的半導(dǎo)體數(shù)據(jù)存儲電路裝置的芯片具有以上所述的結(jié)構(gòu)，所以，在通常工作用的輸入輸出管腳多時，難于確保試驗工作用的輸入輸出管腳，這就是本發(fā)明所要解決的課題。
另外，還要解決這樣的課題在通常工作用的數(shù)據(jù)輸入輸出電路的1位對應(yīng)多個列數(shù)時，試驗工作時間將延長，從而制造成本提高。
另外，還要解決這樣的課題對于每個位/字結(jié)構(gòu)的不同存儲器芯，必須作成不同的檢查程序，開發(fā)成本提高，同時不能實現(xiàn)有效的試驗工作。
例如，即使存儲單元陣列是由相同的8行×8列構(gòu)成的64單元結(jié)構(gòu)時，在字·位結(jié)構(gòu)為16字×4位、32字×2位和64字×1位時，相同的第0位、第10個地址的單元有缺陷時，如圖22(1)、(2)、(3)所示，有缺陷單元的物理位置不同，所以，需要與存儲單元陣列的字·位結(jié)構(gòu)相應(yīng)的檢查算法，用于替換該有缺陷單元的有缺陷單元的替換方法也必須根據(jù)存儲單元陣列的字·位結(jié)構(gòu)進(jìn)行研究。
另外，還要解決這樣的課題在相同的芯片上存在行數(shù)和列數(shù)不同的多個存儲器芯時，為了1個芯片制造時的工作試驗，需要多個檢查程序，從而開發(fā)成本(檢查成本)提高。
另外，還要解決這樣的課題在相同的芯片上存在行數(shù)和列數(shù)不同的多個存儲器芯并且存在類型不同的存儲器芯時，為了1個芯片制造時的工作試驗，需要極多的檢查程序，從而開發(fā)成本(檢查成本)大大提高。
另外，還要解決這樣的課題現(xiàn)有的半導(dǎo)體數(shù)據(jù)存儲電路裝置的芯片具有以上所述的結(jié)構(gòu)，所以，將用于替換有缺陷單元的預(yù)備存儲單元陣列設(shè)置在相同的存儲器芯內(nèi)時，無法在預(yù)備存儲單元陣列的替換前進(jìn)行試驗。
另外，還要解決這樣的課題在存儲單元陣列的單元的缺陷是由工作速度引起時，不能保證用于替換該有缺陷單元的預(yù)備存儲單元陣列可以消除缺陷。
另外，還要解決這樣的課題在相同的芯片上存在行數(shù)和列數(shù)不同的多個存儲單元陣列時，將用于對各個存儲單元陣列替換有缺陷單元的預(yù)備存儲單元陣列設(shè)置在相同的存儲器芯內(nèi)時，從檢查到替換的處理非常繁雜，從而效率降低。
本發(fā)明就是考慮了上述課題而提出的，目的在提供減少了制造時工作試驗的輸入輸出管腳的半導(dǎo)體數(shù)據(jù)存儲電路裝置及其檢查方法。
另外，本發(fā)明的目的在于，提供縮短了制造時工作試驗時間的半導(dǎo)體數(shù)據(jù)存儲電路裝置及其檢查方法。
另外，本發(fā)明的目的在于，提供即使位/字結(jié)構(gòu)不同時也可以用相同的檢查程序進(jìn)行試驗的半導(dǎo)體數(shù)據(jù)存儲電路裝置及其檢查方法。
另外，本發(fā)明的目的在于，提供在相同的芯片上存在行數(shù)和列數(shù)不同的多個存儲器芯時也可以用共同的檢查程序進(jìn)行試驗的半導(dǎo)體數(shù)據(jù)存儲電路裝置及其檢查方法。
另外，本發(fā)明的目的在于，提供在相同的芯片上存在行數(shù)和列數(shù)不同的多個存儲器芯并且存在類型不同的存儲器芯時對于各類型都可以用共同的檢查程序進(jìn)行試驗的半導(dǎo)體數(shù)據(jù)存儲電路裝置及其檢查方法。
另外，本發(fā)明的目的在于，提供將用于替換有缺陷單元的預(yù)備存儲單元陣列設(shè)置在相同的存儲器芯內(nèi)時也可以有效地進(jìn)行有缺陷單元的替換的半導(dǎo)體數(shù)據(jù)存儲電路裝置及該有缺陷單元的替換方法。
另外，本發(fā)明的目的在于，提供在相同的芯片上存在行數(shù)和列數(shù)不同的多個存儲單元陣列時將用于對各個存儲單元陣列替換有缺陷單元的預(yù)備存儲單元陣列設(shè)置在相同的存儲器芯內(nèi)時可以統(tǒng)一而有效地進(jìn)行從檢查到替換的處理的半導(dǎo)體數(shù)據(jù)存儲電路裝置及其有缺陷單元替換方法。按照本發(fā)明，在半導(dǎo)體芯片的存儲器芯內(nèi)，具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、用于上述存儲單元陣列的通常工作的配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路以及用于上述存儲單元陣列的制造時檢查的配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按與第1指定列數(shù)不同的上述存儲單元陣列的第2指定列數(shù)配置的檢查電路。
按照本發(fā)明，是一種在半導(dǎo)體芯片上裝設(shè)了多個存儲器芯的半導(dǎo)體數(shù)據(jù)存儲電路裝置，在各自的存儲器芯中，具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、用于上述存儲單元陣列的通常工作的配置在各自的存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)配置的數(shù)據(jù)輸入輸出電路以及配置在各自的存儲器芯內(nèi)的用于該存儲器芯的存儲單元陣列的制造時檢查的、不論與上述通常工作用數(shù)據(jù)輸入輸出電路的1位數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線對應(yīng)的列數(shù)如何而各自的1位試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按對存儲器芯共同的上述存儲單元陣列的某一恒定的列數(shù)配置的檢查電路。
按照本發(fā)明，存儲單元陣列的行數(shù)和列數(shù)在多個存儲器芯中是相同的，各自的存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)可以與其他存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)不同。
按照本發(fā)明，各自的存儲單元陣列的行數(shù)和列數(shù)的組合可以與其他存儲器芯的存儲單元陣列的行數(shù)和列數(shù)的組合不同。
按照本發(fā)明，可以具有設(shè)置在各自的存儲器芯內(nèi)的、由與該存儲器芯的存儲單元陣列的任意列的有缺陷存儲單元替換用而設(shè)置在上述存儲器芯內(nèi)的上述檢查電路的1位對應(yīng)的列數(shù)的整數(shù)倍的列數(shù)構(gòu)成的預(yù)備存儲單元陣列。
按照本發(fā)明，存儲器芯分為多個類型，按各自的存儲器芯的類型，各自的存儲單元陣列的行數(shù)和列數(shù)的組合與其他存儲器芯的存儲單元陣列的行數(shù)和列數(shù)的組合不同，對各自的存儲器芯的每一類型，數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線在數(shù)據(jù)輸入輸出電路中按上述存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)配置的、對各自的存儲器芯的每一類型，不論與通常工作用數(shù)據(jù)輸入輸出電路的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線對應(yīng)的列數(shù)如何，1位的輸入線或輸出線或輸入輸出線在檢查電路中都可以與對存儲器芯共同的上述存儲單元陣列的某一恒定的列數(shù)對應(yīng)。
按照本發(fā)明，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、用于上述存儲單元陣列的通常工作的配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路、用于上述存儲單元陣列的制造時檢查的配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路、上述存儲單元陣列的任意列的有缺陷存儲單元的替換用而配置在上述存儲器芯內(nèi)由與上述檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列以及按與上述數(shù)據(jù)輸入輸出電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列切換為上述預(yù)備存儲單元陣列的列的切換電路。
按照本發(fā)明，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、用于上述存儲單元陣列的通常工作而配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路、用于上述存儲單元陣列的制造時檢查而配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路、對上述存儲單元陣列的任意列的有缺陷存儲單元的替換用而配置在上述存儲器芯內(nèi)的由與上述存儲單元陣列制造檢查時與檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列、與上述存儲單元陣列直接連接的在通常工作時切換上述存儲單元陣列的列的第1切換電路以及按用上述第1切換電路處理的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列切換為上述預(yù)備存儲單元陣列的列的第2切換電路。
按照本發(fā)明，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、用于上述存儲單元陣列的通常工作而配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路、用于上述存儲單元陣列的制造時檢查而配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路、對上述存儲單元陣列的任意列的有缺陷存儲單元的替換用而配置在上述存儲器芯內(nèi)的由與上述檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列以及按與上述數(shù)據(jù)輸入輸出電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列切換為上述預(yù)備存儲單元陣列的列的切換電路。
這樣，就可以進(jìn)行有缺陷單元的替換。另外，可以不區(qū)別存儲單元陣列和預(yù)備存儲單元陣列而進(jìn)行工作試驗，同時，在進(jìn)行替換前可以對預(yù)備存儲單元陣列進(jìn)行制造時的工作試驗。
按照本發(fā)明，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、用于上述存儲單元陣列的通常工作而配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路、用于上述存儲單元陣列的制造時檢查而配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路、對上述存儲單元陣列的任意列的有缺陷存儲單元的替換用而配置在上述存儲器芯內(nèi)的由與上述存儲單元陣列制造檢查時與檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列、與上述存儲單元陣列直接連接的在通常工作時切換上述存儲單元陣列的列的第1切換電路以及按用上述第1切換電路處理的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列切換為上述預(yù)備存儲單元陣列的列的第2切換電路。
按照本發(fā)明，提供一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的檢查方法，準(zhǔn)備在半導(dǎo)體芯片的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位數(shù)據(jù)對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路以及準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位數(shù)據(jù)對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按與第1指定列數(shù)不同的上述存儲單元陣列的第2指定列數(shù)配置的檢查電路，為了通過數(shù)據(jù)輸入輸出電路的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的通常工作，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的工作的檢查。
按照本發(fā)明，提供一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的檢查方法，準(zhǔn)備在半導(dǎo)體芯片的多個存儲器芯的每一個內(nèi)配置的各自的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、準(zhǔn)備配置在各自的存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)配置的數(shù)據(jù)輸入輸出電路以及準(zhǔn)備配置在各自的存儲器芯內(nèi)的不論與上述通常工作用數(shù)據(jù)輸入輸出電路的1位的每1條數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線對應(yīng)的列數(shù)如何而各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按對存儲器芯共同的上述存儲單元陣列的某一恒定的列數(shù)配置的檢查電路，為了通過數(shù)據(jù)輸入輸出電路的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的通常工作，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線在各自的存儲器芯內(nèi)進(jìn)行存儲單元陣列的工作的檢查。
按照本發(fā)明，提供一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的有缺陷單元替換方法，準(zhǔn)備在半導(dǎo)體芯片的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路、準(zhǔn)備配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路以及準(zhǔn)備配置在上述存儲器芯內(nèi)的由與上述檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列，為了檢測上述存儲單元陣列的任意列的有缺陷存儲單元，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的工作的檢查，在工作的檢查中，在上述存儲單元陣列的1個塊的列中檢測有缺陷存儲單元時，為了替換上述存儲單元陣列中的有缺陷存儲單元，按與上述數(shù)據(jù)輸入輸出電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列的1個塊切換為上述預(yù)備存儲單元陣列的列的1個塊。
按照本發(fā)明，提供一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的有缺陷單元替換方法，準(zhǔn)備在半導(dǎo)體芯片的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路、準(zhǔn)備配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路、準(zhǔn)備配置在上述存儲器芯內(nèi)的由與上述存儲單元陣列制造檢查時與檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列以及準(zhǔn)備與上述存儲單元陣列直接連接的切換上述存儲單元陣列的列的第1切換電路，為了檢測上述存儲單元陣列的任意列的有缺陷存儲單元，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的工作的檢查，在工作的檢查中，在上述存儲單元陣列的1個塊的列中檢測有缺陷存儲單元時，為了替換上述存儲單元陣列中的有缺陷存儲單元，按用上述第1切換電路處理的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列的1個塊切換為上述預(yù)備存儲單元陣列的列的1個塊。
按照本發(fā)明，提供一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的有缺陷單元替換方法，準(zhǔn)備在半導(dǎo)體芯片的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路、準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按比第1指定列數(shù)少的上述存儲單元陣列的第2指定列數(shù)配置的檢查電路以及準(zhǔn)備在上述存儲器芯內(nèi)形成的由與上述檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)的整數(shù)倍的列數(shù)構(gòu)成的預(yù)備存儲單元陣列，為了檢測上述存儲單元陣列的任意列的有缺陷存儲單元，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的工作的檢查，在工作的檢查中，在上述存儲單元陣列的1個塊的列中檢測有缺陷存儲單元時，為了替換上述存儲單元陣列中的有缺陷存儲單元，按與上述檢查電路的1位對應(yīng)的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列的1個塊切換為上述預(yù)備存儲單元陣列的列的1個塊。
按照本發(fā)明，提供一種在半導(dǎo)體芯片上裝設(shè)了多個存儲器芯的半導(dǎo)體數(shù)據(jù)存儲電路裝置的有缺陷單元替換方法，在上述半導(dǎo)體數(shù)據(jù)存儲電路裝置中，在半導(dǎo)體芯片的多個存儲器芯的每一個內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的行數(shù)和列數(shù)不同的存儲單元陣列、準(zhǔn)備配置在各自的存儲器芯內(nèi)用于上述存儲單元陣列的通常工作的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)配置的數(shù)據(jù)輸入輸出電路、準(zhǔn)備配置在各自的存儲器芯內(nèi)的用于該存儲器芯的存儲單元陣列制造時檢查的不論與上述通常工作用數(shù)據(jù)輸入輸出電路的1位的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線對應(yīng)的列數(shù)如何而各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按對存儲器芯共同的上述存儲單元陣列的某一恒定的列數(shù)配置的檢查電路以及準(zhǔn)備設(shè)置在各自的存儲器芯內(nèi)的該存儲器芯的存儲單元陣列的任意列的有缺陷存儲單元的替換用的由與設(shè)置在上述存儲器芯內(nèi)的上述檢查電路的1位對應(yīng)的列數(shù)的整數(shù)倍的列數(shù)構(gòu)成的預(yù)備存儲單元陣列，在特定的存儲器芯的存儲單元陣列中存在有缺陷存儲單元時，就使用上述預(yù)備存儲單元陣列以替換上述特定的存儲器芯的存儲單元陣列中的有缺陷存儲單元。圖1是表示本發(fā)明實施例1的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的框圖。
圖2是表示本發(fā)明實施例2和3的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的框圖。
圖3是表示本發(fā)明實施例3的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的框圖。
圖4是表示本發(fā)明實施例3的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的框圖。
圖5是表示本發(fā)明實施例4的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的概略圖。
圖6是表示本發(fā)明實施例4的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的概略圖。
圖7是表示本發(fā)明實施例5的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的框圖。
圖8是表示本發(fā)明實施例5的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的概略圖。
圖9是表示本發(fā)明實施例5的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的框圖。
圖10是表示本發(fā)明實施例5的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的概略圖。
圖11是本發(fā)明實施例6的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的框圖。
圖12是表示本發(fā)明實施例6的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的概略圖。
圖13是表示本發(fā)明實施例7的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的概略圖。
圖14是在圖13的結(jié)構(gòu)中附加了預(yù)備存儲單元陣列的概略圖。
圖15是在圖14的結(jié)構(gòu)中附加了假想存儲單元陣列的概略圖。
圖16是在圖14的結(jié)構(gòu)中附加了假想存儲單元陣列的概略圖。
圖17是在圖14的結(jié)構(gòu)中附加了假想存儲單元陣列的概略圖。
圖18是在圖14的結(jié)構(gòu)中附加了假想存儲單元陣列的概略圖。
圖19是表示現(xiàn)有的半導(dǎo)體存儲電路裝置的芯片的結(jié)構(gòu)的圖。
圖20是表示現(xiàn)有的半導(dǎo)體存儲電路裝置的結(jié)構(gòu)的框圖。
圖21是在圖20的結(jié)構(gòu)中添加了檢查電路的框圖。
圖22是表示現(xiàn)有的存儲單元陣列的結(jié)構(gòu)不同引起的有缺陷單元的位置的示意圖。實施例1。
圖1是表示本發(fā)明實施例1的存儲器芯的內(nèi)部結(jié)構(gòu)的框圖，圖中，1是由8個行數(shù)和16個列數(shù)之積的存儲單元數(shù)構(gòu)成的存儲單元陣列，1a是8×16＝128個存儲單元(以下，稱為「單元」)，1b是16條位線，1c是8條字線，2是行譯碼器，3是預(yù)充電電路，4和5是列譯碼器，6是每2列的8個2對1的多路轉(zhuǎn)換器，7是每4列的4個2對1的信號分離器，8是每4列的4個2對1的多路轉(zhuǎn)換器，9是每2列的8個讀出放大器，10是每2列的8個寫入驅(qū)動器，11是6個輸入緩沖器，12是6個輸出緩沖器，13是每2列的8個2對1的多路轉(zhuǎn)換器，14是控制器，15是列地址選擇器，16是行地址選擇器，17是試驗列譯碼器，18是每8列的2個4對1的多路轉(zhuǎn)換器，D0～D3是數(shù)據(jù)輸入管腳，Q0～Q3是數(shù)據(jù)輸出管腳，TD0和TD1是試驗數(shù)據(jù)輸入管腳，TQ0和TQ1是試驗數(shù)據(jù)輸出管腳。
在圖1中，關(guān)于存儲單元陣列1的通常工作的數(shù)據(jù)輸入輸出的電路構(gòu)成數(shù)據(jù)輸入輸出電路，關(guān)于存儲單元陣列1的試驗工作即存儲器芯的試驗的試驗數(shù)據(jù)輸入輸出的電路構(gòu)成檢查電路。即，將來自數(shù)據(jù)輸入管腳的數(shù)據(jù)導(dǎo)入存儲單元陣列1和將來自存儲單元陣列1的數(shù)據(jù)導(dǎo)入數(shù)據(jù)輸出管腳的結(jié)構(gòu)都構(gòu)成數(shù)據(jù)輸入輸出電路。另外，將來自試驗數(shù)據(jù)輸入管腳的試驗數(shù)據(jù)導(dǎo)入存儲單元陣列1和將來自存儲單元陣列1的數(shù)據(jù)導(dǎo)入試驗數(shù)據(jù)輸出管腳的結(jié)構(gòu)都構(gòu)成檢查電路。這一點在其他的實施例2～7中也是一樣的。各個結(jié)構(gòu)適用于數(shù)據(jù)輸入輸出電路還是適用于檢查電路或者兼作兩種電路，通過工作說明即可得知，所以，詳細(xì)的說明從略。
下面，說明其工作。
在輸入到控制器14的工作模式切換信號是通常工作模式時，8個多路轉(zhuǎn)換器13就通過輸入緩沖器11和信號分離器7與數(shù)據(jù)輸入管腳D0～D3連接，列地址選擇器15選擇列地址，行地址選擇器16選擇行地址。
這時，由輸入到行譯碼器2的行地址指定行，由輸入到列譯碼器4和列譯碼器5的列地址指定列。在寫入模式時，來自數(shù)據(jù)輸入管腳D0～D3的數(shù)據(jù)經(jīng)過輸入緩沖器11、信號分離器7、多路轉(zhuǎn)換器13、寫入驅(qū)動器10和多路轉(zhuǎn)換器6寫入到指定行和指定列的單元。另一方面，在讀出模式時，指定行和指定列的單元的數(shù)據(jù)經(jīng)過多路轉(zhuǎn)換器6、讀出放大器9、多路轉(zhuǎn)換器8和輸出緩沖器12從數(shù)據(jù)輸出管腳Q0～Q3讀出。
在輸入到控制器14的工作模式切換信號是試驗工作模式時，與第1～第8列對應(yīng)的4個多路轉(zhuǎn)換器13與試驗數(shù)據(jù)輸入管腳TD0連接，與第9～第16列對應(yīng)的4個多路轉(zhuǎn)換器13與試驗數(shù)據(jù)輸入管腳TD1連接，列地址選擇器15選擇試驗列地址，行地址選擇器16選擇試驗行地址。
這時，由輸入到行譯碼器2的試驗行地址指定行，由輸入到列譯碼器4和試驗列譯碼器17的試驗列地址指定列。在寫入模式時，試驗數(shù)據(jù)輸入管腳TD0和TD1的試驗數(shù)據(jù)經(jīng)過輸入緩沖器11、多路轉(zhuǎn)換器13、寫入驅(qū)動器10和多路轉(zhuǎn)換器6寫入到指定行和指定列的單元。
另一方面，在讀出模式時，指定行和指定列的單元的數(shù)據(jù)經(jīng)過多路轉(zhuǎn)換器6、讀出放大器9、多路轉(zhuǎn)換器18和輸出緩沖器12從試驗數(shù)據(jù)輸出管腳TQ0和TQ1讀出。
即，在本實施例1中，存儲單元陣列1的4列與通常工作的數(shù)據(jù)輸入輸出電路的1位對應(yīng)，存儲單元陣列1的8列與試驗工作的檢查電路的1位對應(yīng)。
如上所述，按照本實施例1，在半導(dǎo)體芯片的存儲器芯內(nèi)，具有由配置為多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列1、用于存儲單元陣列1的通常工作而在存儲器芯內(nèi)形成的1位數(shù)據(jù)用的數(shù)據(jù)輸入輸出線按存儲單元陣列1的每4個列數(shù)配置的數(shù)據(jù)輸入輸出電路以及存儲單元陣列制造時檢查用的在存儲器芯內(nèi)形成的1位數(shù)據(jù)用的試驗數(shù)據(jù)輸入輸出線按存儲單元陣列1的每8個列數(shù)配置的檢查電路。這樣，試驗數(shù)據(jù)輸入輸出線的數(shù)就是數(shù)據(jù)輸入輸出線數(shù)的一半，所以，可以減少試驗工作用的輸入輸出管腳。
實施例2.
圖2是表示本發(fā)明實施例2的存儲器芯的內(nèi)部結(jié)構(gòu)的框圖，圖中，存儲單元陣列1和通常工作時的數(shù)據(jù)輸入輸出電路的結(jié)構(gòu)與圖1所示的實施例1的結(jié)構(gòu)相同。但是，在本實施例2中，試驗用的檢查電路是以2列為1位的結(jié)構(gòu)。TD0～TD7是試驗數(shù)據(jù)輸入管腳，TQ0～TQ7是試驗數(shù)據(jù)輸出管腳。該試驗數(shù)據(jù)輸出管腳TQ0～TQ7通過輸出緩沖器12與8個讀出放大器9連接。
下面，說明其工作。
在輸入到控制器14的工作模式切換信號是通常工作模式時，8個多路轉(zhuǎn)換器13通過輸入緩沖器11和信號分離器7與數(shù)據(jù)輸入管腳D0～D3連接。因此，這時進(jìn)行和實施例1相同的工作。即，在寫入模式時，來自數(shù)據(jù)輸入管腳D0～D3的數(shù)據(jù)經(jīng)過輸入緩沖器11、信號分離器7、多路轉(zhuǎn)換器13、寫入驅(qū)動器10和多路轉(zhuǎn)換器6寫入到指定行和指定列的單元。另一方面，在讀出模式時，指定行和指定列的單元的數(shù)據(jù)經(jīng)過多路轉(zhuǎn)換器6、讀出放大器9、多路轉(zhuǎn)換器8和輸出緩沖器12從數(shù)據(jù)輸出管腳Q0～Q3讀出。
在輸入到控制器14的工作模式切換信號是試驗工作模式時，8個多路轉(zhuǎn)換器13通過輸入緩沖器11與試驗數(shù)據(jù)輸入管腳TD0～TD7連接。因此，在寫入模式時，來自試驗數(shù)據(jù)輸入管腳TD0～TD7的試驗數(shù)據(jù)經(jīng)過輸入緩沖器11、多路轉(zhuǎn)換器13、寫入驅(qū)動器10和多路轉(zhuǎn)換器6寫入到指定行和指定列的單元。另一方面，在讀出模式時，指定行和指定列的單元的試驗數(shù)據(jù)經(jīng)過多路轉(zhuǎn)換器6、讀出放大器9和輸出緩沖器12從試驗數(shù)據(jù)輸出管腳TQ0～TQ7讀出。
即，在本實施例2中，存儲單元陣列1的4列與通常工作的數(shù)據(jù)輸入輸出電路的1位對應(yīng)，存儲單元陣列1的2列與試驗工作的檢查電路的1位對應(yīng)。
如上所述，按照實施例2，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列1、用于存儲單元陣列1的通常工作在存儲器芯內(nèi)形成的1位數(shù)據(jù)用的數(shù)據(jù)輸入輸出線按存儲單元陣列1的每4個列數(shù)配置的數(shù)據(jù)輸入輸出電路以及存儲單元陣列制造時檢查用的在存儲器芯內(nèi)形成的1位數(shù)據(jù)用的試驗數(shù)據(jù)輸入輸出線按存儲單元陣列1的每2個列數(shù)配置的檢查電路。
這樣，1次檢查的存儲單元數(shù)增多，從而可以縮短制造時工作試驗的時間。
實施例3.
在本實施例3中，示出了存儲單元陣列的結(jié)構(gòu)相同，通常工作用數(shù)據(jù)輸入輸出電路采用3個各不相同的結(jié)構(gòu)，但檢查電路卻為同一結(jié)構(gòu)的例子。圖2、圖3和圖4是表示3個例子的存儲器芯的內(nèi)部結(jié)構(gòu)的框圖。對于圖2，在實施例2中已說明過了，所以，其說明從略，下面僅對圖3和圖4說明其結(jié)構(gòu)和工作。
在圖3中，存儲單元陣列1和該存儲單元陣列1與試驗數(shù)據(jù)輸入管腳TD0～TD7和試驗數(shù)據(jù)輸出管腳TQ0～TQ7的連接關(guān)系與圖2的結(jié)構(gòu)相同。19是與存儲單元陣列1的8個列對應(yīng)的2個4對1的信號分離器，20是與存儲單元陣列1的8個列對應(yīng)的2個4對1的多路轉(zhuǎn)換器，D0和D1是數(shù)據(jù)輸入管腳，Q0和Q1是數(shù)據(jù)輸出管腳。
下面，說明其工作。
在輸入到控制器14的工作模式切換信號是通常工作模式時，8個多路轉(zhuǎn)換器13通過信號分離器19與數(shù)據(jù)輸入管腳D0和D1連接。在寫入模式時，來自數(shù)據(jù)輸入管腳D0和D1的數(shù)據(jù)經(jīng)過輸入緩沖器11、信號分離器19、多路轉(zhuǎn)換器13、寫入驅(qū)動器10和多路轉(zhuǎn)換器6寫入到存儲單元陣列1的指定行和指定列的單元。另一方面，在讀出模式時，存儲單元陣列1的指定行和指定列的單元的數(shù)據(jù)經(jīng)過多路轉(zhuǎn)換器6、讀出放大器9、多路轉(zhuǎn)換器20和輸出緩沖器12從數(shù)據(jù)輸出管腳Q0和Q1輸出。
在輸入到控制器14的工作模式切換信號是試驗工作模式時，和圖2的工作相同。即，在寫入模式時，來自試驗數(shù)據(jù)輸入管腳TD0～TD7的試驗數(shù)據(jù)經(jīng)過輸入緩沖器11、多路轉(zhuǎn)換器13、寫入驅(qū)動器10和多路轉(zhuǎn)換器6寫入到指定行和指定列的單元。另一方面，在讀出模式時，指定行和指定列的單元的試驗數(shù)據(jù)經(jīng)過多路轉(zhuǎn)換器6、讀出放大器9和輸出緩沖器12從試驗數(shù)據(jù)輸出管腳TQ0～TQ7讀出。
在圖4中，D0～D7是數(shù)據(jù)輸入管腳，Q0～Q7是數(shù)據(jù)輸出管腳。通常工作用數(shù)據(jù)輸入輸出電路的1位與存儲單元陣列1的2列對應(yīng)，所以，圖2和圖3的列譯碼器5、圖2的信號分離器7和多路轉(zhuǎn)換器8、圖3的信號分離器19和多路轉(zhuǎn)換器20就不需要。其他結(jié)構(gòu)與圖2、圖3的情況相同。
下面，說明其工作。
在輸入到控制器14的工作模式切換信號是通常工作模式時，在寫入模式時，來自數(shù)據(jù)輸入管腳D0～D7的數(shù)據(jù)經(jīng)過輸入緩沖器11、多路轉(zhuǎn)換器13、寫入驅(qū)動器10和多路轉(zhuǎn)換器6寫入到存儲單元陣列1的指定行和指定列的單元。另一方面，在讀出模式時，存儲單元陣列1的指定行和指定列的單元的數(shù)據(jù)經(jīng)過多路轉(zhuǎn)換器6、讀出放大器9、輸出緩沖器12從數(shù)據(jù)輸出管腳Q0～Q7讀出。
在輸入到控制器14的工作模式切換信號是試驗工作模式時，與圖2和圖3的工作相同。即，在寫入模式時，來自試驗數(shù)據(jù)輸入管腳TD0～TD7的試驗數(shù)據(jù)寫入到指定行和指定列的單元。另一方面，在讀出模式時，指定行和指定列的單元的數(shù)據(jù)從試驗數(shù)據(jù)輸出管腳TQ0～TQ7讀出。
圖2、圖3和圖4的通常工作時的數(shù)據(jù)輸入輸出電路的1位分別與存儲單元陣列1的4列、8列和2列對應(yīng)。即，圖2、圖3和圖4的位/字結(jié)構(gòu)為32字×4位、64字×2位和16字×8位的單元結(jié)構(gòu)。與此相反，圖2、圖3和圖4的制造時工作檢查電路的1位都與存儲單元陣列1的2列對應(yīng)。
如上所述，按照本實施例3，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列1、用于存儲單元陣列1的通常工作在存儲器芯內(nèi)形成的1位數(shù)據(jù)用的數(shù)據(jù)輸入輸出線按存儲單元陣列1任意的列數(shù)(例如，每4列、8列或2列)配置的數(shù)據(jù)輸入輸出電路和不論與存儲單元陣列1的試驗工作用的在存儲器芯內(nèi)形成的通常工作時的數(shù)據(jù)輸入輸出電路的1位的輸入輸出線對應(yīng)的列數(shù)如何而存儲單元陣列制造時檢查用的在存儲器芯內(nèi)形成的1位數(shù)據(jù)用的試驗數(shù)據(jù)輸入輸出線按存儲單元陣列1的每恒定列數(shù)(例如每2個列數(shù))配置的檢查電路。這樣，在行/列結(jié)構(gòu)相同但位/字結(jié)構(gòu)不同時也收到可以用相同的檢查程序進(jìn)行制造時的工作檢查的效果。
實施例4.
圖5(1)示意地表示存儲器芯的結(jié)構(gòu)例子，圖中，1-1～1-4是4個存儲器芯。各存儲器芯的行數(shù)和列數(shù)不同。即，存儲器芯1-1是由4行和4列構(gòu)成的單元數(shù)16個的結(jié)構(gòu)，存儲器芯1-2是由4行和8列構(gòu)成的單元數(shù)32個的結(jié)構(gòu)，存儲器芯1-3是由8行和4列構(gòu)成的單元數(shù)32個的結(jié)構(gòu)，存儲器芯1-4是由8行和8列構(gòu)成的單元數(shù)64個的結(jié)構(gòu)。因此，最大行數(shù)是8，最大列數(shù)是8。
圖5(2)示意地表示本發(fā)明實施例4的存儲器芯的結(jié)構(gòu)，21-1～21-3是實際上不存在的假想的存儲單元陣列。該假想存儲單元陣列21-1～21-3是根據(jù)圖5(1)中的最大行數(shù)和最大列數(shù)而附加上去的。但是，存儲器芯1-4本來就是最大行數(shù)(8行)和最大列數(shù)(8列)，所以，不附加假想存儲單元陣列。其結(jié)果是，利用附加的假想存儲單元，所有的存儲器芯都可以視為8行和8列。
因此，對于行數(shù)和列數(shù)不同的多個存儲器芯，可以構(gòu)成相同的檢查電路。這時，假想存儲單元陣列的檢查結(jié)果都不予考慮。
如上所述，按照實施例4，在1個半導(dǎo)體芯片中裝設(shè)了由不同的行數(shù)和列數(shù)之積的存儲單元數(shù)構(gòu)成的多個存儲器芯1-1～1-4時，就可以使所有的存儲器芯的檢查電路的結(jié)構(gòu)統(tǒng)一(不論與通常工作時用的數(shù)據(jù)輸入輸出電路的1位對應(yīng)的列數(shù)如何，在所有的存儲器芯中都使與檢查電路的1位對應(yīng)的列數(shù)相同)。這樣，在設(shè)想了所有的存儲器芯的最大行和最大列的假想的存儲器芯后，就可以將所有的存儲器芯視為該相同結(jié)構(gòu)的假想的存儲器芯，從而都可以用共同的檢查程序進(jìn)行制造時的動作檢查(但是，這只是示意的說明，而對于假想存儲單元陣列的列并不存在檢查電路)。
圖6(1)示意地表示2個類型的存儲器芯的結(jié)構(gòu)例子，圖6(2)示意地表示按照本發(fā)明實施例4的變化形態(tài)的2個類型的存儲器芯的結(jié)構(gòu)例子。圖中，1-5～1-8是單端口類型A的4個存儲器芯，1-9～1-11是雙端口類型B的3個存儲器芯。
在單端口類型A的存儲器芯1-5～1-8中，行數(shù)和列數(shù)不同。即，存儲器芯1-5是由4行和8列構(gòu)成的單元數(shù)32個的結(jié)構(gòu)，存儲器芯1-6是由8行和4列構(gòu)成的單元數(shù)32個的結(jié)構(gòu)，存儲器芯1-7是由4行和4列構(gòu)成的單元數(shù)16個的結(jié)構(gòu)，存儲器芯1-8是由8行和8列構(gòu)成的單元數(shù)64個的結(jié)構(gòu)。因此，單端口類型A的最大行數(shù)是8，最大列數(shù)是8。
同樣，在雙端口類型B的存儲器芯1-9～1-11中，行數(shù)和列數(shù)不同。即，存儲器芯1-9是由8行和2列構(gòu)成的單元數(shù)16個的結(jié)構(gòu)，存儲器芯1-10是由4行和4列構(gòu)成的單元數(shù)16個的結(jié)構(gòu)，存儲器芯1-11是由4行和2列構(gòu)成的單元數(shù)8個的結(jié)構(gòu)。因此，雙端口類型B的最大行數(shù)是8，最大列數(shù)是4。
在圖6(2)中，21-5～21-11是實際上不存在的假想單元。該假想單元是根據(jù)圖6(1)中各組的最大行數(shù)和最大列數(shù)附加上去的。但是，組A的存儲器芯1-8本來就是最大行數(shù)(8行)和最大列數(shù)(8列)，所以，不附加假想單元。其結(jié)果是，附加了假想單元的假想存儲器芯在組A中都視為8行和8列，在組B中都視為8行和4列。
因此，和圖5的情形一樣，在各組中存在類型不同的存儲器芯時，對于行數(shù)和列數(shù)不同的多個存儲器芯，各組即各類型可以構(gòu)成相同的檢查電路。這時，假想單元的檢查結(jié)果都不予考慮。
如上所述，按照本實施例4，如圖6(1)所示，在1個半導(dǎo)體芯片上裝設(shè)了多個2種類型、不同的行數(shù)和列數(shù)的存儲器芯時，按不同類型分為組A和組B。并且，在各自的組內(nèi)，使所有的存儲器芯的檢查電路的結(jié)構(gòu)統(tǒng)一(不論與通常工作時用的數(shù)據(jù)輸入輸出電路的1位對應(yīng)的列數(shù)如何，在所有的存儲器芯內(nèi)都使與檢查電路的1位對應(yīng)的列數(shù)相同)。這樣，在組A(1-5～1-8)和組B(1-9～1-11)中，就分別設(shè)想最大行和最大列的假想的存儲器芯，將所有的存儲器芯視為該相同結(jié)構(gòu)的假想的存儲器芯，從而對各類型可以用共同的檢查程序進(jìn)行制造時的動作檢查(但是，這是示意的說明，對于假想存儲單元陣列的列不存在檢查電路)。
實施例5.
圖7是表示本發(fā)明實施例5的半導(dǎo)體數(shù)據(jù)存儲電路裝置的例子的框圖，圖中，1是存儲單元陣列，1a是構(gòu)成存儲單元陣列1的單元，22是具有4列的第1塊和4列的第2塊的預(yù)備存儲單元陣列，23是將存儲單元陣列1的有缺陷單元的某4列的塊切換為預(yù)備存儲單元陣列22的4列的塊的切換電路。對于作為其他結(jié)構(gòu)的數(shù)據(jù)輸入輸出電路和檢查電路，和圖1所示的結(jié)構(gòu)相同，用虛線包圍的范圍是添加的結(jié)構(gòu)。和圖1相同的結(jié)構(gòu)用相同的符號表示，同時省略其說明。另外，在圖7中雖然未示出，但是，和圖1一樣，在存儲器芯內(nèi)設(shè)置了行譯碼器、列譯碼器、控制器等。
圖8(1)示意地表示圖7的結(jié)構(gòu)中存儲單元陣列1和通常工作用數(shù)據(jù)輸入輸出電路中的數(shù)據(jù)的流向，圖8(2)示意地表示在存儲單元陣列1內(nèi)檢測到有缺陷單元時存儲單元陣列1、預(yù)備存儲單元陣列22和通常工作用數(shù)據(jù)輸入輸出電路中的數(shù)據(jù)的流向。在圖7、圖8的例中，在通常工作時，是以4列為1位的32字×4位的結(jié)構(gòu)。另外，在制造時的工作試驗時，檢查電路是以8列為1位的結(jié)構(gòu)，此外，由于附加了與試驗工作時的1位相當(dāng)?shù)牧袛?shù)的預(yù)備存儲單元陣列22，所以，成為64字×3位結(jié)構(gòu)。另外，切換電路23將相當(dāng)于通常工作時的數(shù)據(jù)輸入輸出電路的1位的列數(shù)作為1個塊進(jìn)行切換。因此，預(yù)備存儲單元陣列22成為2個替換塊的結(jié)構(gòu)。
下面，說明其工作。
試驗工作的結(jié)果，在存儲單元陣列1的6列和16列中，在圖8(2)所示的黑的部分檢測到有缺陷單元時，就從圖中未示出的控制器向切換電路23供給修正代碼，有缺陷單元的某個塊按4列單位切換為預(yù)備存儲單元陣列22的塊，以替換存儲單元陣列1。這時，數(shù)據(jù)輸入輸出管腳D1、Q1切換到第3塊、數(shù)據(jù)輸入輸出管腳D2、Q2切換到預(yù)備存儲單元陣列22的第1塊、數(shù)據(jù)輸入輸出管腳D3、Q3切換到預(yù)備存儲單元陣列22的第2塊。
如上所述，按照實施例5，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列1、用于存儲單元陣列1的通常工作在存儲器芯內(nèi)形成的1位數(shù)據(jù)用的數(shù)據(jù)輸入輸出線按存儲單元陣列1的第1指定列數(shù)(每4個列數(shù))配置的數(shù)據(jù)輸入輸出電路、存儲單元陣列制造時檢查用的在存儲器芯內(nèi)形成的1位數(shù)據(jù)用的試驗數(shù)據(jù)輸入輸出線按存儲單元陣列1的第2指定列數(shù)(每8個列數(shù))配置的檢查電路、存儲單元陣列1的任意列中有缺陷存儲單元替換用的在存儲器芯內(nèi)形成的由與存儲單元陣列1制造時的工作試驗時檢查電路的1位對應(yīng)的存儲單元陣列1的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列22和按在存儲單元陣列1的通常工作時與數(shù)據(jù)輸入輸出電路的1位對應(yīng)的存儲單元陣列的列數(shù)的單位將存在有缺陷存儲單元的存儲單元陣列1的列切換為預(yù)備存儲單元陣列22的列的切換電路23，所以，可以替換有缺陷單元。另外，可以不區(qū)別存儲單元陣列1和預(yù)備存儲單元陣列22而進(jìn)行制造時的工作試驗，同時在替換之前可以使預(yù)備存儲單元陣列22進(jìn)行工作試驗，從而可以提高替換效率。
圖9是表示本發(fā)明實施例5的半導(dǎo)體數(shù)據(jù)存儲電路裝置的其他例子的框圖，圖中，6是在靠近存儲單元陣列1一側(cè)設(shè)置的多路轉(zhuǎn)換器(第1切換電路)，24是將存儲單元陣列1的2列的單元與一對數(shù)據(jù)輸入輸出管腳的連接切換為存儲單元陣列1的另外2列的單元與一對數(shù)據(jù)輸入輸出管腳的連接或預(yù)備存儲單元陣列22的2列的單元與一對數(shù)據(jù)輸入輸出管腳的連接的切換電路(第2切換電路)。關(guān)于作為包含多路轉(zhuǎn)換器6的其他結(jié)構(gòu)的數(shù)據(jù)輸入輸出電路和檢查電路，與圖7所示的結(jié)構(gòu)相同，用相同的符號表示，同時省略其說明。
圖10(1)示意地表示圖9的結(jié)構(gòu)中存儲單元陣列1和通常工作用數(shù)據(jù)輸入輸出電路中的數(shù)據(jù)流向，圖10(2)示意地表示圖9的結(jié)構(gòu)中在存儲單元陣列1內(nèi)檢測到有缺陷單元時存儲單元陣列1、預(yù)備存儲單元陣列22以及通常工作用數(shù)據(jù)輸入輸出電路中的數(shù)據(jù)流向。在圖9、圖10的例子中，在通常工作時，是以4列為1位的32字×4位結(jié)構(gòu)。另外，在制造時的工作試驗時，數(shù)據(jù)輸入輸出電路是以8列為1位的結(jié)構(gòu)，此外，由于附加了與工作試驗時的1位相當(dāng)?shù)牧袛?shù)的預(yù)備存儲單元陣列22，所以，成為64字×3位結(jié)構(gòu)。另外，切換電路24將與用靠近存儲單元陣列1一側(cè)的多路轉(zhuǎn)換器6切換的列數(shù)2相等的列數(shù)作為1個塊進(jìn)行切換。因此，預(yù)備存儲單元陣列22成為4個替換塊的結(jié)構(gòu)。
下面，說明其工作。
試驗工作的結(jié)果，在存儲單元陣列1的第4列、第7列、第9列和第16列中，在圖10(2)所示的黑的部分檢測到有缺陷單元時，就從圖中未示出的控制器向切換電路24供給修正代碼，有缺陷單元的某個塊按2列單位切換為預(yù)備存儲單元陣列22的塊，替換存儲單元陣列1。
如上所述，按照實施例5，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列1、用于存儲單元陣列1的通常工作在存儲器芯內(nèi)形成的1位數(shù)據(jù)用的數(shù)據(jù)輸入輸出線按存儲單元陣列1的第1指定列數(shù)(每4個列數(shù))配置的數(shù)據(jù)輸入輸出電路、存儲單元陣列制造時檢查用的在存儲器芯內(nèi)形成的1位數(shù)據(jù)用的試驗數(shù)據(jù)輸入輸出線按存儲單元陣列1的第2指定列數(shù)(每8個列數(shù))配置的檢查電路、存儲單元陣列1的任意列中有缺陷存儲單元替換用的在存儲器芯內(nèi)形成的由與存儲單元陣列1制造時的工作試驗時檢查電路的1位對應(yīng)的存儲單元陣列1的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列22和按用靠近存儲單元陣列1一側(cè)的多路轉(zhuǎn)換器6切換的列數(shù)(2列)將存在有缺陷存儲單元的存儲單元陣列1的列切換為預(yù)備存儲單元陣列22的列的切換電路24，所以，可以對有缺陷單元進(jìn)行替換。另外，可以不區(qū)別存儲單元陣列1和預(yù)備存儲單元陣列22而進(jìn)行工作試驗，同時，通過在進(jìn)行替換之前使預(yù)備存儲單元陣列22進(jìn)行工作試驗，可以收到提高替換效率的效果。此外，由于替換塊數(shù)多，所以，可以收到更有效地進(jìn)行替換的效果。
實施例6.
圖11是本發(fā)明實施例6的半導(dǎo)體數(shù)據(jù)存儲電路裝置的框圖，圖中，與圖2的結(jié)構(gòu)相同的部分用相同的符號表示，主要說明與圖2不同的部分。22是在存儲單元陣列1的兩側(cè)添加的預(yù)備存儲單元陣列，25是按用靠近存儲單元陣列1一側(cè)的多路轉(zhuǎn)換器切換的列數(shù)的單位切換存儲單元陣列1和預(yù)備存儲單元陣列的切換電路，TD0～TD9是輸入數(shù)據(jù)的試驗數(shù)據(jù)輸入管腳，TQ0～TQ9是輸出數(shù)據(jù)的試驗數(shù)據(jù)輸出管腳。另外，該圖中雖然未示出，但是，還設(shè)置了圖2的行譯碼器、列譯碼器和控制器等。
圖12(1)、(2)示意地表示圖11的結(jié)構(gòu)中存儲單元陣列1、預(yù)備存儲單元陣列22、數(shù)據(jù)輸入輸出電路和數(shù)據(jù)的流向。在圖11、圖12的例子中，通常工作用數(shù)據(jù)輸入輸出電路的1位與存儲單元陣列1的4列對應(yīng)，通常工作時，是32字×4位結(jié)構(gòu)。檢查電路的1位與存儲單元陣列1的2列對應(yīng)，預(yù)備存儲單元陣列附加與檢查電路的1位對應(yīng)的存儲單元陣列1的列數(shù)的整數(shù)倍，圖11的情況由于附加了2倍的存儲單元陣列，所以，在制造時的工作試驗時，是16字×10位結(jié)構(gòu)。另外，替換時的列的切換單位將由靠近存儲單元陣列1一側(cè)的多路轉(zhuǎn)換器6切換的列數(shù)(2列)作為單位塊進(jìn)行切換。因此，預(yù)備存儲單元陣列22成為2救替換塊的結(jié)構(gòu)。
下面，說明其工作。
在輸入到圖中未示出的控制器的工作模式切換信號是通常工作模式時，和圖2的工作一樣，在寫入模式時，來自數(shù)據(jù)輸入管腳D0～D3的數(shù)據(jù)經(jīng)過輸入緩沖器11、信號分離器7、切換電路25、多路轉(zhuǎn)換器13、寫入驅(qū)動器10和多路轉(zhuǎn)換器6寫入到指定行和指定列的單元。另一方面，在讀出模式時，指定行和指定列的單元的數(shù)據(jù)經(jīng)過多路轉(zhuǎn)換器6、讀出放大器9、切換電路25、多路轉(zhuǎn)換器8和輸出緩沖器12從數(shù)據(jù)輸出管腳Q0～Q3讀出。
在輸入到控制器的工作模式切換信號是試驗工作模式時，在寫入模式時，來自試驗數(shù)據(jù)輸入管腳TD0～TD9的10位的試驗數(shù)據(jù)經(jīng)過輸入緩沖器11、多路轉(zhuǎn)換器13、寫入驅(qū)動器10、多路轉(zhuǎn)換器6寫入到指定行和指定列的單元。
另一方面，在讀出模式時，對于存儲單元陣列1的情況，指定行和指定列的單元的試驗數(shù)據(jù)經(jīng)過多路轉(zhuǎn)換器6、讀出放大器9、多路轉(zhuǎn)換器13和輸出緩沖器12從試驗數(shù)據(jù)輸出管腳TQ0～TQ9讀出。
工作試驗的結(jié)果，在存儲單元陣列1的第1塊(第1列)和第6塊(第12列)中，在圖12(2)所示的黑的部分檢測到有缺陷單元時，從圖中未示出的控制器向切換電路25供給修正代碼，有缺陷單元的某個塊按2列單位切換到預(yù)備存儲單元陣列22的塊，替換存儲單元陣列1。這時，由于預(yù)備存儲單元陣列22配置在兩側(cè)，所以，切換電路25和信號分離器7左右各移位1位而連接，讀出放大器9和切換電路25也左右各移位1位而連接。
如上所述，按照實施例6，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列1、用于存儲單元陣列1的通常工作在存儲器芯內(nèi)形成的1位數(shù)據(jù)用的數(shù)據(jù)輸入輸出線按存儲單元陣列1的第1指定列數(shù)(每4個列數(shù))配置的數(shù)據(jù)輸入輸出電路、存儲單元陣列制造時檢查用的在存儲器芯內(nèi)形成的1位數(shù)據(jù)用的試驗數(shù)據(jù)輸入輸出線按比存儲單元陣列1的第1指定的列數(shù)少的第2指定列數(shù)(每2個列數(shù))配置的檢查電路、存儲單元陣列1的任意列的有缺陷存儲單元替換用的在存儲器芯內(nèi)形成的由與檢查電路的1位對應(yīng)的存儲單元陣列1的列數(shù)的整數(shù)倍的列數(shù)4構(gòu)成的預(yù)備存儲單元陣列22和按可以用靠近存儲單元陣列1一側(cè)的多路轉(zhuǎn)換器切換的列數(shù)的單位將包含有缺陷存儲單元的存儲單元陣列的列切換為預(yù)備存儲單元陣列的列的切換電路，所以，可以替換有缺陷單元。
另外，可以不區(qū)別存儲單元陣列1和預(yù)備存儲單元陣列22進(jìn)行制造時的工作試驗，在進(jìn)行替換之前可以使預(yù)備存儲單元陣列進(jìn)行試驗。另外，在該電路結(jié)構(gòu)中，檢查電路的電路元件數(shù)比通常工作用的數(shù)據(jù)輸入輸出電路少，所以，存儲器芯的工作速度在工作試驗時加快。這樣，便可用通常工作時或比通常工作時高的工作速度進(jìn)行試驗，所以，對于工作速度引起的缺陷也可以進(jìn)行補救。
實施例7.
圖13是示意地表示本發(fā)明實施例7的半導(dǎo)體數(shù)據(jù)存儲電路裝置的結(jié)構(gòu)的圖，圖中，1是在同一半導(dǎo)體芯片上形成的4個存儲單元陣列，6是與存儲單元陣列1的2列對應(yīng)的多路轉(zhuǎn)換器，26是由讀出放大器、寫入驅(qū)動器、多路轉(zhuǎn)換器、信號分離器、輸入緩沖器、輸出緩沖器等構(gòu)成的輸入輸出(I/O)電路，D0～Dn(n＝3，7，1)是數(shù)據(jù)輸入管腳，Q0～Qn(n＝3，7，1)是數(shù)據(jù)輸出管腳。
由該圖可知，4個存儲單元陣列1的行數(shù)和列數(shù)各不相同。其中，最大行數(shù)是8，最大列數(shù)是16。再有，圖中雖然未示出，但是，還設(shè)置了指定存儲單元陣列1的存儲單元的行譯碼器、列譯碼器、選擇器等電路。
圖14是在圖13的結(jié)構(gòu)中添加了替換存儲單元陣列1的有缺陷單元的替換電路的圖，22是配置在各存儲單元陣列1的兩側(cè)的與各存儲單元陣列1的行數(shù)相同的行數(shù)和4列的預(yù)備存儲單元陣列。其他結(jié)構(gòu)和圖13基本上相同，但是，添加了與添加的預(yù)備存儲單元陣列22對應(yīng)的多路轉(zhuǎn)換器6和數(shù)據(jù)輸入輸出電路26。另外，在圖14雖然未示出，但是，還設(shè)置了指定存儲單元陣列1和預(yù)備存儲單元陣列22的存儲單元的行譯碼器、列譯碼器、選擇器等電路。
圖15～圖18是在圖14的結(jié)構(gòu)中進(jìn)而在理論上添加假想存儲單元陣列的制造時工作試驗中的圖像圖，21是該添加的假想存儲單元陣列，TD0～TD9是試驗數(shù)據(jù)輸入管腳，TQ0～TQ9是試驗數(shù)據(jù)輸出管腳。由圖15～圖18可知，添加假想存儲單元陣列的結(jié)果，是假想的全都視為行數(shù)8和列數(shù)20的結(jié)構(gòu)。再有，在圖15和圖17中，用虛線包圍的數(shù)據(jù)輸入輸出電路對應(yīng)的存儲單元全部是假想的，所以，是實際上不存在的假想數(shù)據(jù)輸入輸出電路。
下面，說明其工作。
在輸入到圖中未示出的控制器的工作模式切換信號是通常工作模式時，在圖13所示的結(jié)構(gòu)中，在寫入模式時，從數(shù)據(jù)輸入管腳D0～Dn輸入與各存儲單元陣列1對應(yīng)的(n+1)位(n＝3，7，1)的數(shù)據(jù)，經(jīng)過數(shù)據(jù)輸入輸出電路26和多路轉(zhuǎn)換器6寫入到存儲單元陣列1的指定行和指定列的單元。另一方面，在讀出模式時，存儲單元陣列1的來自指定行和指定列的單元的數(shù)據(jù)經(jīng)過多路轉(zhuǎn)換器6和數(shù)據(jù)輸入輸出電路26從數(shù)據(jù)輸出管腳Q0～Qn(n＝3，7，1)讀出。
在輸入到控制器的工作模式切換信號是試驗工作模式時，在圖15～圖18的任一圖中，在寫入模式時，試驗數(shù)據(jù)輸入管腳TD0～TD9的試驗數(shù)據(jù)經(jīng)過數(shù)據(jù)輸入輸出電路26和多路轉(zhuǎn)換器6寫入指定行和指定列的單元。另一方面，在讀出模式時，指定行和指定列的單元的數(shù)據(jù)經(jīng)過多路轉(zhuǎn)換器6和數(shù)據(jù)輸入輸出電路26從試驗數(shù)據(jù)輸出管腳TQ0～TQ9讀出。工作試驗的結(jié)果，在存儲單元陣列1的單元中檢測到缺陷時，具有該有缺陷單元的2列就切換為預(yù)備存儲單元陣列22的2列。
如上所述，按照實施例7，在1個半導(dǎo)體芯片上裝設(shè)了行數(shù)和列數(shù)各不相同的多個存儲器芯時，在各自的存儲器芯中，具有由配置為多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列1、用于存儲單元陣列1的通常工作在存儲器芯內(nèi)形成的1位數(shù)據(jù)用的數(shù)據(jù)輸入輸出線按存儲單元陣列1的指定的列數(shù)(每2個列數(shù))配置的數(shù)據(jù)輸入輸出電路、存儲單元陣列制造時檢查用的在存儲器芯內(nèi)形成的與數(shù)據(jù)輸入輸出電路中的指定的列數(shù)無關(guān)的1位數(shù)據(jù)用的試驗數(shù)據(jù)輸入輸出線對所有的存儲器芯按固定的列數(shù)配置的檢查電路以及存儲單元陣列1的任意列中有缺陷存儲單元替換用的設(shè)置在存儲器芯內(nèi)的由與檢查電路的1位對應(yīng)的列數(shù)的整數(shù)倍的列數(shù)構(gòu)成的在所有的存儲器芯中具有相同列數(shù)的預(yù)備存儲單元陣列22(在所有的存儲器芯中，使與檢查電路的1位對應(yīng)的列數(shù)和預(yù)備存儲單元陣列22的列數(shù)統(tǒng)一)，所以，制造時的工作試驗可以將所有的存儲器芯視為相同的結(jié)構(gòu)進(jìn)行試驗，另外，在所有的存儲器芯中，可以用相同的算法進(jìn)行替換。即，在1個半導(dǎo)體芯片上裝設(shè)了多個行數(shù)、列數(shù)、位數(shù)、字?jǐn)?shù)不同的存儲器芯時，通過使工作試驗用數(shù)據(jù)輸入輸出電路和預(yù)備存儲單元陣列的結(jié)構(gòu)統(tǒng)一，從制造時的工作試驗到進(jìn)行替換，在所有的存儲器芯中都可以統(tǒng)一地用相同的算法進(jìn)行。
再有，上述各實施例對1位的輸入輸出線對應(yīng)的情況進(jìn)行了說明，但是，同樣也可以適用于與1位的輸入線或輸出線對應(yīng)的情況。按照本發(fā)明，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、用于上述存儲單元陣列的通常工作的配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路以及用于上述存儲單元陣列的制造時檢查的配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按與第1指定列數(shù)不同的上述存儲單元陣列的第2指定列數(shù)配置的檢查電路，所以，在第2指定列數(shù)比第1指定列數(shù)多時，收到可以減少試驗工作用的輸入輸出管腳的效果。另外，在第2指定列數(shù)比第1指定列數(shù)少時，收到可以縮短制造時工作試驗的時間的效果。
按照本發(fā)明，是一種在半導(dǎo)體芯片上裝設(shè)了多個存儲器芯的半導(dǎo)體數(shù)據(jù)存儲電路裝置，在各自的存儲器芯中，具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、用于上述存儲單元陣列的通常工作的配置在各自的存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)配置的數(shù)據(jù)輸入輸出電路以及配置在各自的存儲器芯內(nèi)的用于該存儲器芯的存儲單元陣列的制造時檢查的、不論與上述通常工作用數(shù)據(jù)輸入輸出電路的1位數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線對應(yīng)的列數(shù)如何而各自的1位試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按對存儲器芯共同的上述存儲單元陣列的某一恒定的列數(shù)配置的檢查電路，所以，收到可以用相同的檢查程序進(jìn)行制造時工作的檢查的效果。
按照本發(fā)明，存儲單元陣列的行數(shù)和列數(shù)在多個存儲器芯中是相同的，各自的存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)與其他存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)不同，所以，在相同的行/列結(jié)構(gòu)中，位/字結(jié)構(gòu)不同時，也收到可以用相同的檢查程序進(jìn)行制造時工作的檢查的效果。
按照本發(fā)明，各自的存儲單元陣列的行數(shù)和列數(shù)的組合與其他存儲器芯的存儲單元陣列的行數(shù)和列數(shù)的組合不同，所以，在制造時的工作試驗時，收到可以用共同的檢查程序?qū)λ械拇鎯ζ餍具M(jìn)行工作試驗的效果。
按照本發(fā)明，存儲器芯分為多個類型，按各自的存儲器芯的類型，各自的存儲單元陣列的行數(shù)和列數(shù)的組合與其他存儲器芯的存儲單元陣列的行數(shù)和列數(shù)的組合不同，對各自的存儲器芯的每一類型，數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線在數(shù)據(jù)輸入輸出電路中按上述存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)配置的、對各自的存儲器芯的每一類型，不論與通常工作用數(shù)據(jù)輸入輸出電路的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線對應(yīng)的列數(shù)如何，1位的輸入線或輸出線或輸入輸出線在檢查電路中都與對存儲器芯共同的上述存儲單元陣列的某一恒定的列數(shù)對應(yīng)，所以，對各類型，假想地考慮最大的行數(shù)和列數(shù)的存儲器芯，各類型內(nèi)的存儲器芯全部可以作為相同的結(jié)構(gòu)進(jìn)行試驗。通過這樣構(gòu)成檢查電路，在制造時的工作試驗時，對各類型可以用共同的檢查程序?qū)λ械拇鎯ζ餍具M(jìn)行制造時的工作試驗，從而收到上述效果。
按照本發(fā)明，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、用于上述存儲單元陣列的通常工作的配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路、用于上述存儲單元陣列的制造時檢查的配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路、上述存儲單元陣列的任意列的有缺陷存儲單元的替換用而配置在上述存儲器芯內(nèi)由與上述檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列以及按與上述數(shù)據(jù)輸入輸出電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列切換為上述預(yù)備存儲單元陣列的列的切換電路，所以，可以進(jìn)行有缺陷單元的替換。另外，可以不區(qū)別存儲單元陣列和預(yù)備存儲單元陣列而進(jìn)行工作試驗，同時，在進(jìn)行替換之前可以對預(yù)備存儲單元陣列進(jìn)行制造時的工作試驗，從而收到上述效果。
按照本發(fā)明，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、用于上述存儲單元陣列的通常工作而配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路、用于上述存儲單元陣列的制造時檢查而配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路、對上述存儲單元陣列的任意列的有缺陷存儲單元的替換用而配置在上述存儲器芯內(nèi)的由與上述存儲單元陣列制造檢查時與檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列、與上述存儲單元陣列直接連接的在通常工作時切換上述存儲單元陣列的列的第1切換電路以及按用上述第1切換電路處理的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列切換為上述預(yù)備存儲單元陣列的列的第2切換電路，所以，可以有效地進(jìn)行有缺陷單元的替換。另外，可以不區(qū)別存儲單元陣列和預(yù)備存儲單元陣列而進(jìn)行工作試驗，同時，可以在進(jìn)行替換之前預(yù)先對預(yù)備存儲單元陣列進(jìn)行制造時的工作試驗。此外，替換塊數(shù)比按與通常工作時的1位相當(dāng)?shù)牧袛?shù)的單位進(jìn)行切換的情況要多，可以更有效地進(jìn)行救濟(jì)，從而收到上述各種效果。
按照本發(fā)明，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、用于上述存儲單元陣列的通常工作而配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路、用于上述存儲單元陣列的制造時檢查而配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路、對上述存儲單元陣列的任意列的有缺陷存儲單元的替換用而配置在上述存儲器芯內(nèi)的由與上述檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列以及按與上述數(shù)據(jù)輸入輸出電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列切換為上述預(yù)備存儲單元陣列的列的切換電路，所以，可以進(jìn)行有缺陷單元的替換。另外，可以不區(qū)別存儲單元陣列和預(yù)備存儲單元陣列而進(jìn)行工作試驗，同時，可以在進(jìn)行替換之前對預(yù)備存儲單元陣列進(jìn)行制造時的工作試驗，從而收到上述效果。
按照本發(fā)明，在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、用于上述存儲單元陣列的通常工作而配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路、用于上述存儲單元陣列的制造時檢查而配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路、對上述存儲單元陣列的任意列的有缺陷存儲單元的替換用而配置在上述存儲器芯內(nèi)的由與上述存儲單元陣列制造檢查時與檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列、與上述存儲單元陣列直接連接的在通常工作時切換上述存儲單元陣列的列的第1切換電路以及按用上述第1切換電路處理的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列切換為上述預(yù)備存儲單元陣列的列的第2切換電路，所以，可以有效地進(jìn)行有缺陷單元的替換。另外，可以不區(qū)別存儲單元陣列和預(yù)備存儲單元陣列而進(jìn)行工作試驗，同時，可以在進(jìn)行替換之前預(yù)先對預(yù)備存儲單元陣列進(jìn)行制造時的工作試驗。此外，替換塊數(shù)比按與通常工作時的1位相當(dāng)?shù)牧袛?shù)的單位進(jìn)行切換的情況要多，可以更有效地進(jìn)行替換，從而收到上述各種效果。
按照本發(fā)明，提供一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的檢查方法，準(zhǔn)備在半導(dǎo)體芯片的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位數(shù)據(jù)對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路以及準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位數(shù)據(jù)對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按與第1指定列數(shù)不同的上述存儲單元陣列的第2指定列數(shù)配置的檢查電路，為了通過數(shù)據(jù)輸入輸出電路的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的通常工作，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的工作的檢查，所以，在第2指定列數(shù)比第1指定列數(shù)多時，可以減少試驗工作用的輸入輸出管腳。另外，在第2指定列數(shù)比第1指定列數(shù)少時，可以縮短制造時工作試驗的時間，從而收到上述各種效果。
按照本發(fā)明，提供一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的檢查方法，準(zhǔn)備配置在半導(dǎo)體芯片的多個存儲器芯的每一個內(nèi)配置的各自的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、準(zhǔn)備配置在各自的存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)配置的數(shù)據(jù)輸入輸出電路以及準(zhǔn)備配置在各自的存儲器芯內(nèi)的不論與上述通常工作用數(shù)據(jù)輸入輸出電路的1位的每1條數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線對應(yīng)的列數(shù)如何而各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按對存儲器芯共同的上述存儲單元陣列的某一恒定的列數(shù)配置的檢查電路，為了通過數(shù)據(jù)輸入輸出電路的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的通常工作，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線在各自的存儲器芯內(nèi)進(jìn)行存儲單元陣列的工作的檢查，所以，收到可以用相同的檢查程序進(jìn)行制造時工作的檢查的效果。
按照本發(fā)明，提供一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的有缺陷單元替換方法，準(zhǔn)備在半導(dǎo)體芯片的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路、準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路以及準(zhǔn)備配置在上述存儲器芯內(nèi)的由與上述檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列，為了檢測上述存儲單元陣列的任意列的有缺陷存儲單元，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的工作的檢查，在工作的檢查中，在上述存儲單元陣列的1個塊的列中檢測有缺陷存儲單元時，為了替換上述存儲單元陣列中的有缺陷存儲單元，按與上述數(shù)據(jù)輸入輸出電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列的1個塊切換為上述預(yù)備存儲單元陣列的列的1個塊。所以，可以進(jìn)行有缺陷單元的替換。另外，可以不區(qū)別存儲單元陣列和預(yù)備存儲單元陣列而進(jìn)行工作試驗，同時，可以在進(jìn)行救濟(jì)之前對預(yù)備存儲單元陣列進(jìn)行工作試驗，從而收到上述各種效果。
按照本發(fā)明，提供一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的有缺陷單元替換方法，準(zhǔn)備在半導(dǎo)體芯片的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路、準(zhǔn)備配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路、準(zhǔn)備配置在上述存儲器、芯內(nèi)的由與上述存儲單元陣列制造檢查時與檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列以及準(zhǔn)備與上述存儲單元陣列直接連接的切換上述存儲單元陣列的列的第1切換電路，為了檢測上述存儲單元陣列的任意列的有缺陷存儲單元，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的工作的檢查，在工作的檢查中，在上述存儲單元陣列的1個塊的列中檢測有缺陷存儲單元時，為了替換上述存儲單元陣列中的有缺陷存儲單元，按用上述第1切換電路處理的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列的1個塊切換為上述預(yù)備存儲單元陣列的列的1個塊。所以，可以有效地進(jìn)行有缺陷單元的替換。另外，可以不區(qū)別存儲單元陣列和預(yù)備存儲單元陣列而進(jìn)行工作試驗，同時，可以預(yù)先對預(yù)備存儲單元陣列進(jìn)行工作試驗。此外，替換塊數(shù)比按與通常工作時的1位的列數(shù)單位進(jìn)行切換的情況要多，可以更有效地進(jìn)行替換，從而收到上述各種效果。
按照本發(fā)明，提供一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的有缺陷單元替換方法，準(zhǔn)備在半導(dǎo)體芯片的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列、準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第1指定的列數(shù)配置的數(shù)據(jù)輸入輸出電路、準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按比第1指定列數(shù)少的上述存儲單元陣列的第2指定列數(shù)配置的檢查電路以及準(zhǔn)備在上述存儲器芯內(nèi)形成的由與上述檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)的整數(shù)倍的列數(shù)構(gòu)成的預(yù)備存儲單元陣列，為了檢測上述存儲單元陣列的任意列的有缺陷存儲單元，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的工作的檢查，在工作的檢查中，在上述存儲單元陣列的1個塊的列中檢測有缺陷存儲單元時，為了替換上述存儲單元陣列中的有缺陷存儲單元，按與上述檢查電路的1位對應(yīng)的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列的1個塊切換為上述預(yù)備存儲單元陣列的列的1個塊。所以，可以進(jìn)行有缺陷單元的替換。另外，可以不區(qū)別存儲單元陣列和預(yù)備存儲單元陣列而進(jìn)行工作試驗，同時，可以在進(jìn)行替換之前對預(yù)備存儲單元陣列進(jìn)行工作試驗，從而收到上述效果。
按照本發(fā)明，提供一種在半導(dǎo)體芯片上裝設(shè)了多個存儲器芯的半導(dǎo)體數(shù)據(jù)存儲電路裝置的有缺陷單元替換方法，在上述半導(dǎo)體數(shù)據(jù)存儲電路裝置中，在半導(dǎo)體芯片的多個存儲器芯的每一個內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的行數(shù)和列數(shù)不同的存儲單元陣列、準(zhǔn)備配置在各自的存儲器芯內(nèi)用于上述存儲單元陣列的通常工作的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)配置的數(shù)據(jù)輸入輸出電路、準(zhǔn)備配置在各自的存儲器芯內(nèi)的用于該存儲器芯的存儲單元陣列制造時檢查的不論與上述通常工作用數(shù)據(jù)輸入輸出電路的1位的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線對應(yīng)的列數(shù)如何而各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按對存儲器芯共同的上述存儲單元陣列的某一恒定的列數(shù)配置的檢查電路以及準(zhǔn)備設(shè)置在各自的存儲器芯內(nèi)的該存儲器芯的存儲單元陣列的任意列的有缺陷存儲單元的替換用的由與設(shè)置在上述存儲器芯內(nèi)的上述檢查電路的1位對應(yīng)的列數(shù)的整數(shù)倍的列數(shù)構(gòu)成的預(yù)備存儲單元陣列，在特定的存儲器芯的存儲單元陣列中存在有缺陷存儲單元時，就使用上述預(yù)備存儲單元陣列以替換上述特定的存儲器芯的存儲單元陣列中的有缺陷存儲單元，所以，在半導(dǎo)體芯片上裝設(shè)多個行數(shù)、列數(shù)、位數(shù)、字?jǐn)?shù)不同的存儲器芯時，通過使檢查電路和預(yù)備存儲單元陣列的結(jié)構(gòu)統(tǒng)一，從制造時的工作試驗到替換在所有的存儲器芯內(nèi)都可以統(tǒng)一地用相同的算法進(jìn)行。
權(quán)利要求
1.一種半導(dǎo)體數(shù)據(jù)存儲電路裝置，其特征在于，具有在半導(dǎo)體芯片的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列；用于上述存儲單元陣列的通常工作的配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路；以及用于上述存儲單元陣列的制造時檢查的配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按與第1指定列數(shù)不同的上述存儲單元陣列的第2指定列數(shù)配置的檢查電路。
2.一種在半導(dǎo)體芯片上裝設(shè)了多個存儲器芯的半導(dǎo)體數(shù)據(jù)存儲電路裝置，其特征在于，具有在各自的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列；用于上述存儲單元陣列的通常工作的配置在各自的存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)配置的數(shù)據(jù)輸入輸出電路；以及配置在各自的存儲器芯內(nèi)的用于該存儲器芯的存儲單元陣列的制造時檢查的、不論與上述通常工作用數(shù)據(jù)輸入輸出電路的1位的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線對應(yīng)的列數(shù)如何而各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按對存儲器芯共同的上述存儲單元陣列的某一恒定的列數(shù)配置的檢查電路。
3.如權(quán)利要求2所述的半導(dǎo)體數(shù)據(jù)存儲電路裝置，其特征在于存儲單元陣列的行數(shù)和列數(shù)在多個存儲器芯內(nèi)是相同的，各自的存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)則與其他存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)不同。
4.如權(quán)利要求2所述的半導(dǎo)體數(shù)據(jù)存儲電路裝置，其特征在于各自的存儲單元陣列的行數(shù)和列數(shù)的組合與其他存儲器芯的存儲單元陣列的行數(shù)和列數(shù)的組合不同。
5.如權(quán)利要求2所述的半導(dǎo)體數(shù)據(jù)存儲電路裝置，其特征在于存儲器芯分為多個類型，對各自的存儲器芯的每一類型，各自的存儲單元陣列的行數(shù)和列數(shù)的組合與其他存儲器芯的存儲單元陣列的行數(shù)和列數(shù)的組合不同，對各自的存儲器芯的每一類型，數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線在數(shù)據(jù)輸入輸出電路中配置為上述存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)，對各自的存儲器芯的每一類型，不論與通常工作用數(shù)據(jù)輸入輸出電路的1位的各試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線對應(yīng)的列數(shù)如何，1位的輸入線或輸出線或輸入輸出線在檢查電路中都可以與對存儲器芯共同的上述存儲單元陣列的某一恒定的列數(shù)對應(yīng)。
6.一種半導(dǎo)體數(shù)據(jù)存儲電路裝置，其特征在于在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列；用于上述存儲單元陣列的通常工作的配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路；用于上述存儲單元陣列的制造時檢查的配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路；上述存儲單元陣列的任意列的有缺陷存儲單元的替換用而配置在上述存儲器芯內(nèi)由與上述檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列；以及按與上述數(shù)據(jù)輸入輸出電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列切換為上述預(yù)備存儲單元陣列的列的切換電路。
7.一種半導(dǎo)體數(shù)據(jù)存儲電路裝置，其特征在于在半導(dǎo)體芯片的存儲器芯內(nèi)具有由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列；用于上述存儲單元陣列的通常工作而配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路；用于上述存儲單元陣列的制造時檢查而配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路；上述存儲單元陣列的任意列中對有缺陷存儲單元的替換用而配置在上述存儲器芯內(nèi)的由與上述存儲單元陣列制造檢查時與檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列；與上述存儲單元陣列直接連接的在通常工作時切換上述存儲單元陣列的列的第1切換電路；以及按用上述第1切換電路處理的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列切換為上述預(yù)備存儲單元陣列的列的第2切換電路。
8.如權(quán)利要求1所述的半導(dǎo)體數(shù)據(jù)存儲電路裝置，其特征在于具有從存儲單元的任意列中對有缺陷存儲單元替換用的在上述存儲器芯內(nèi)形成的由與上述檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)的整數(shù)倍的列數(shù)構(gòu)成的預(yù)備存儲單元陣列；以及將包含上述有缺陷存儲單元的與上述檢查電路的1位對應(yīng)的列數(shù)的存儲單元陣列的列切換為上述預(yù)備存儲單元陣列的列的切換電路。
9.如按權(quán)利要求4所述的半導(dǎo)體數(shù)據(jù)存儲電路裝置，其特征在于具有設(shè)置在各自的存儲器芯內(nèi)的對該存儲器芯的存儲單元陣列的任意列的有缺陷存儲單元替換用的由與設(shè)置在上述存儲器芯內(nèi)的上述檢查電路的1位對應(yīng)的列數(shù)的整數(shù)倍的列數(shù)構(gòu)成的預(yù)備存儲單元陣列。
10.一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的檢查方法，其特征在于準(zhǔn)備在半導(dǎo)體芯片的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列；準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位數(shù)據(jù)對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路；以及準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位數(shù)據(jù)對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按與第1指定列數(shù)不同的上述存儲單元陣列的第2指定列數(shù)配置的檢查電路，為了通過數(shù)據(jù)輸入輸出電路的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的通常工作，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的工作的檢查。
11.一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的檢查方法，其特征在于準(zhǔn)備在半導(dǎo)體芯片的多個存儲器芯的每一個內(nèi)配置的由在各自的存儲器芯內(nèi)配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列；準(zhǔn)備配置在各自的存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)配置的數(shù)據(jù)輸入輸出電路；以及準(zhǔn)備配置在各自的存儲器芯內(nèi)的不論與上述通常工作用數(shù)據(jù)輸入輸出電路的1位的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線對應(yīng)的列數(shù)如何而各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按對存儲器芯共同的上述存儲單元陣列的某一恒定的列數(shù)配置的檢查電路，為了通過數(shù)據(jù)輸入輸出電路的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的通常工作，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線在各自的存儲器芯內(nèi)進(jìn)行存儲單元陣列的工作的檢查。
12.一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的有缺陷單元替換方法，其特征在于準(zhǔn)備在半導(dǎo)體芯片的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列；準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路；準(zhǔn)備配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路；以及準(zhǔn)備配置在上述存儲器芯內(nèi)的由與上述檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列，為了檢測上述存儲單元陣列的任意的列的有缺陷存儲單元，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的工作的檢查，在工作的檢查中，在上述存儲單元陣列的1個塊的列中檢測有缺陷存儲單元時，為了替換上述存儲單元陣列中的有缺陷存儲單元，按與上述數(shù)據(jù)輸入輸出電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列的1個塊切換為上述預(yù)備存儲單元陣列的列的1個塊。
13.一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的有缺陷單元替換方法，其特征在于準(zhǔn)備在半導(dǎo)體芯片的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列；準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路；準(zhǔn)備配置在上述存儲器芯內(nèi)的各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第2指定列數(shù)配置的檢查電路；準(zhǔn)備配置在上述存儲器芯內(nèi)的由在上述存儲單元陣列制造檢查時與檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)相同的列數(shù)構(gòu)成的預(yù)備存儲單元陣列；以及準(zhǔn)備與上述存儲單元陣列直接連接的切換上述存儲單元陣列的列的第1切換電路，為了檢測上述存儲單元陣列的任意列的有缺陷存儲單元，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的工作的檢查，在工作的檢查中，在上述存儲單元陣列的1個塊的列中檢測有缺陷存儲單元時，為了替換上述存儲單元陣列中的有缺陷存儲單元，按用上述第1切換電路處理的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列的1個塊切換為上述預(yù)備存儲單元陣列的列的1個塊。
14.一種半導(dǎo)體數(shù)據(jù)存儲電路裝置的有缺陷單元替換方法，其特征在于準(zhǔn)備在半導(dǎo)體芯片的存儲器芯內(nèi)由配置為1個或多個行和多個列的多個存儲單元構(gòu)成的存儲單元陣列；準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線按上述存儲單元陣列的第1指定列數(shù)配置的數(shù)據(jù)輸入輸出電路；準(zhǔn)備配置在上述存儲器芯內(nèi)的與各自的1位對應(yīng)的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按比第1指定列數(shù)少的上述存儲單元陣列的第2指定列數(shù)配置的檢查電路；以及準(zhǔn)備在上述存儲器芯內(nèi)形成的由與上述檢查電路的1位對應(yīng)的上述存儲單元陣列的列數(shù)的整數(shù)倍的列數(shù)構(gòu)成的預(yù)備存儲單元陣列，為了檢測上述存儲單元陣列的任意列的有缺陷存儲單元，通過檢查電路的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線進(jìn)行存儲單元陣列的工作的檢查，在工作的檢查中，在上述存儲單元陣列的1個塊的列中檢測有缺陷存儲單元時，為了替換上述存儲單元陣列中的有缺陷存儲單元，按與上述檢查電路的1位對應(yīng)的列數(shù)的單位將存在上述有缺陷存儲單元的上述存儲單元陣列的列的1個塊切換為上述預(yù)備存儲單元陣列的列的1個塊。
15.一種在半導(dǎo)體芯片上裝設(shè)了多個存儲器芯的半導(dǎo)體數(shù)據(jù)存儲電路裝置的有缺陷單元替換方法，其特征在于準(zhǔn)備在半導(dǎo)體芯片的多個存儲器芯的每一個內(nèi)配置為1個或多個行和多個列的多個存儲單元構(gòu)成的行數(shù)和列數(shù)不同的存儲單元陣列；準(zhǔn)備配置在各自的存儲器芯內(nèi)用于上述存儲單元陣列的通常工作的與各自的1位對應(yīng)的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按上述存儲器芯的存儲單元陣列預(yù)先設(shè)定的任意的列數(shù)配置的數(shù)據(jù)輸入輸出電路；準(zhǔn)備配置在各自的存儲器芯內(nèi)的用于該存儲器芯的存儲單元陣列制造時檢查的不論與上述通常工作用數(shù)據(jù)輸入輸出電路的1位的數(shù)據(jù)輸入線或數(shù)據(jù)輸出線或數(shù)據(jù)輸入輸出線對應(yīng)的列數(shù)如何而各自的1位的試驗數(shù)據(jù)輸入線或試驗數(shù)據(jù)輸出線或試驗數(shù)據(jù)輸入輸出線按對存儲器芯共同的上述存儲單元陣列的某一恒定的列數(shù)配置的檢查電路；以及準(zhǔn)備設(shè)置在各自的存儲器芯內(nèi)的對該存儲器芯的存儲單元陣列的任意列的有缺陷存儲單元的替換用的由與設(shè)置在上述存儲器芯內(nèi)的上述檢查電路的1位對應(yīng)的列數(shù)的整數(shù)倍的列數(shù)構(gòu)成的預(yù)備存儲單元陣列，在特定的存儲器芯的存儲單元陣列中存在有缺陷存儲單元時，就使用上述預(yù)備存儲單元陣列替換上述特定的存儲器芯的存儲單元陣列中的有缺陷存儲單元。
全文摘要
本發(fā)明的課題是提供不論通常工作用的位寬如何可以改變試驗工作用的位寬的半導(dǎo)體存儲電路裝置及其檢查方法。在半導(dǎo)體芯片的存儲器芯內(nèi)具有由行數(shù)和列數(shù)之積的存儲單元數(shù)構(gòu)成的存儲單元陣列1、1位的輸入輸出線與存儲單元陣列1的通常工作用的在存儲器芯內(nèi)形成的存儲單元陣列1預(yù)先設(shè)定的列數(shù)即4列、8列或2列對應(yīng)的輸入輸出電路和存儲單元陣列1的試驗工作用的在存儲器芯內(nèi)形成的不論與通常工作時的輸入輸出電路的1位的輸入線或輸出線或輸入輸出線對應(yīng)的列數(shù)如何而1位的輸入輸出線都與存儲單元陣列1的恒定的列數(shù)即2列對應(yīng)的檢查電路。
文檔編號G11C29/34GK1368737SQ0114354
公開日2002年9月11日 申請日期2001年12月12日 優(yōu)先權(quán)日2001年2月9日
發(fā)明者中野裕文, 宮西篤史, 森實靜生 申請人:三菱電機株式會社