專利名稱：電氣/電子電路設備的制作方法
技術領域：
本發(fā)明涉及一個電氣/電子電路，它優(yōu)選地用于一個集成電路設備例如LSI(大規(guī)模集成電路)，并且能夠有效地防止調換電氣/電子產品中的硬件，防止對軟件產品或者類似產品的不合法修改或者重復使用。
所以，根據傳統(tǒng)的技術，在產品外殼上采用了特殊的螺絲，或者提供了具有軟件智能特性的措施來防止調換電氣/電子產品中的硬件，或者修改或者重復使用軟件。
在一定的程度上，這些設備是能夠有效地防止調換電氣/電子產品中的硬件，或者修改或者重復使用軟件，但是其效果還不夠。
本發(fā)明的另一個目的是提供一個電氣/電子電路設備，它能夠防止在該領域內的第二次使用，一旦用戶已經使用了這個產品。
在根據本發(fā)明的電氣/電子電路設備中，一個邏輯輸出設置電路的一個邏輯輸出被根據施加到一個特定端子上的一個電壓而被不可逆轉地固定到一個規(guī)定邏輯輸出上。
使用邏輯輸出設置電路的固定邏輯輸出可以允許對被連接到邏輯輸出設置電路的輸出側的一個邏輯部件進行的操作被固定。
這里，邏輯輸出設置電路可能具有一個(電路)斷開部件，它能夠根據被施加到一個特定端子上的一個電壓而被不可逆轉地斷開連接。
在這個情形下，在這個特定端子和這個斷開部件之間提供了一個提升電路，以使如果被施加到這個特定端子上的一個電壓相對比較低，該提升電路的輸出也可以容易地斷開這個斷開部件的連接。
所希望的是，這個提升電路是被一個加電復位電路進行驅動，而在一個電壓被施加到這個特定端子上后的一個規(guī)定時間內，提升電路被設置到一個操作狀態(tài)，因為提升電路的功率消耗可以限制在一個規(guī)定時間內。
如果對檢測到這個斷開部件的斷開作出響應，這個提升電路被連接到一個功率消耗限制電路，以降低或者避免提升電路的功率消耗，電氣/電子電路設備的功率消耗在這個斷開部件被斷開后可以被降低。
在一個電壓被施加到這個特定端子上后，在提升電路被加電復位電路設置到一個操作狀態(tài)經過一個規(guī)定時間后，這個斷開部件被提升電路的輸出所斷開。對檢測到這個斷開部件的斷開作出響應，這個提升電路被連接到一個功率消耗限制電路，該功率限制電路能夠降低或者避免提升電路的功率消耗，以使在斷開部件被斷開連接后，在一個正常狀態(tài)下，提升電路所消耗的功率可以被降低或者消除。
當使用一個集成電路來形成這個電氣/電子電路設備時，可以使用一個硅互聯圖案來集成形成這個斷開部件。
如果這個特定端子是這個電氣/電子電路設備的一個電源輸入端子，并且這個用戶是第一次使用這個電氣/電子電路設備，邏輯輸出設置電路的邏輯輸出將被固定。
根據本發(fā)明的一個電氣/電子電路設備包括一個邏輯輸出設置電路和一個電可寫和可擦除保存設備，當一個電壓被施加到一個特定外部端子上時，這個邏輯輸出設置電路的一個邏輯輸出被不可逆轉地固定到一個規(guī)定邏輯輸出上，而這個電可寫和可擦除保存設備被連接到這個邏輯輸出設置電路的輸出側。
根據本發(fā)明，通過這個邏輯輸出設置電路的邏輯輸出，可以定義這個電可寫和可擦除保存設備的操作。
更具體地說，用于讀/寫控制的一個外部端予被連接到這個保存設備的讀/寫控制輸入，在一個電壓被施加到這個特定外部端子上以前，可以通過使用用于讀/寫控制的這個外部端子來控制從這個保存設備的讀/到這個保存設備的寫。結果，可以使用這樣的設備，以使在這個邏輯輸出設置電路被固定到一個規(guī)定的邏輯輸出以前，如所希望的來執(zhí)行對這個保存設備的寫/擦除，而在這個邏輯輸出設置電路被固定到一個規(guī)定的邏輯輸出以后，就去使能寫/擦除。
替代地，這個保存設備的讀/寫控制輸入可以被連接到用于讀/寫控制的一個內部端子，在一個電壓被施加到這個特定外部端子上以前，可以通過使用用于讀/寫控制的這個內部端子來控制從這個保存設備的讀/到這個保存設備的寫。結果，例如，可以在這個電氣/電子電路設備的制造者方執(zhí)行所需要的、很多次數的重新使用(寫/擦除)。
更具體地說，當一個電壓被實際上施加到這個特定外部端子上時，可以通過這個邏輯輸出設置電路被固定的一個規(guī)定邏輯輸出，可以使這個保存設備僅被用作一個只讀存儲器。
這個邏輯輸出設置電路包括一個斷開部件，這個斷開部件可以根據被施加到這個特定外部端子上的一個電壓而被不可逆轉地斷開連接。
另外，在這個情形下，在這個特定的外部端子和這個斷開部件之間提供了一個提升電路，以使這個斷開部件可以被該提升電路的一個相對較高的電壓輸出很容易地斷開連接，甚至被施加到這個特定外部端子上的這個電壓相對較低。
所希望的是，這個提升電路是被一個加電復位電路進行驅動，而在一個電壓被施加到這個特定外部端子上后的一個規(guī)定時間內，提升電路被設置到一個操作狀態(tài)，因為提升電路的功率消耗可以限制在一個規(guī)定時間內。
如果對檢測到這個斷開部件的斷開作出響應，這個提升電路被連接到一個功率消耗限制電路，以降低或者避免提升電路的功率消耗，電氣/電子電路設備的功率消耗在這個斷開部件被斷開后可以被降低。
在一個電壓被施加到這個特定外部端子上后，提升電路被加電復位電路設置到一個操作狀態(tài)經過一規(guī)定時間后，這個斷開部件被提升電路的輸出所斷開。對檢測到這個斷開部件的斷開作出響應，這個提升電路被連接到一個功率消耗限制電路，該功率限制電路能夠降低或者避免提升電路的功率消耗，以使在斷開部件被斷開連接后，在一個正常狀態(tài)下，提升電路所消耗的功率可以被降低或者消除。
如果使用一個集成電路來形成這個電氣/電子電路設備，可以使用一個硅互聯圖案來形成這個斷開部件。
這個特定外部端子是這個電氣/電子電路設備的一個電源輸入端子，以使一旦這個用戶已經使用了這個電氣/電子電路設備，邏輯輸出設置電路的邏輯輸出將被固定，并且在這個領域內不能夠被第二次使用。
進一步，根據本發(fā)明的這個電氣/電子電路設備可以被形成通過向這個特定的端子提供一個電流而不是一個電壓，來將這個邏輯輸出設置電路的邏輯輸出不可逆轉地固定到一個規(guī)定邏輯輸出。
類似地，根據本發(fā)明的這個電氣/電子電路設備可以被形成通過向這個特定的外部端子提供一個電流而不是一個電壓，來將這個邏輯輸出設置電路的邏輯輸出固定到一個規(guī)定邏輯輸出，根據本發(fā)明的這個電氣/電子電路設備也可以包括被連接到這個邏輯輸出設置電路的輸出側的一個電可寫和可擦除保存設備。
當參考附圖，從下面的描述中可以更清楚本發(fā)明的上面這些和其他的目的，特征和優(yōu)點，在附圖中，通過示例顯示了本發(fā)明的一個優(yōu)選實施方式。
圖4是顯示了本發(fā)明的另一個實施方式的結構的一個電路框圖；圖5是顯示了本發(fā)明的另一個實施方式的結構的一個電路框圖；圖6是顯示了一個虛擬集成電路的一個示例結構的一個電路框圖，以用于顯示其操作；圖7是顯示一個集成電路的結構的一個電路框圖，在一個保險絲被斷開以前，這個集成電路允許一個保存設備被一個外部端子寫入；圖8是顯示如圖7中所顯示的一個乘法器的結構的一個電路圖；圖9是顯示圖8中所顯示的乘法器的操作的一個真值表；

圖10是顯示一個集成電路的結構的一個電路框圖，這個集成電路的目的是通過使用一個加電后進行復位的電路來在一個保險絲被斷開后，節(jié)省功率消耗；圖11是顯示一個加電進行復位的電路的一個示例結構的一個電路圖；圖12是用于顯示如圖10中所顯示的集成電路的工作的一個時序圖；圖13是顯示另一個加電進行復位的電路的結構的一個電路圖；圖14是顯示另一個集成電路的結構的一個電路框圖，這個集成電路的目的是在一個保險絲被斷開后，節(jié)省功率消耗；圖15是顯示根據如圖10和14中所顯示的電路的一個組合而構成的一個集成電路的結構的一個電路框圖。
圖1顯示了一個集成電路(IC)10，例如一個LSI的結構，在這個集成電路中應用了根據本發(fā)明一個實施方式的一個電氣/電子電路設備。這個集成電路10包括基本上是用被保存在一個塑料包裝12中的一個硅晶片所形成的一個IC芯片14。
在這個IC芯片14上，有被集成的部件，這些部件包括用作用于將一個被提供的電壓提升到一個所希望的、更高的電壓的一個提升電路的一個提高整流器電路(以后被稱作“SUR電路”)16，作為一個斷開部件并且被串聯到這個SUR電路16的一個保險絲18，串聯到這個保險絲18的一個緩沖器20，和其電阻值為R(R＝100歐姆)并且被連接在保險絲18與緩沖器20的公共接點和地之間的一個電阻21。
在這個集成電路10中，保險絲18，電阻21，和緩沖器20形成了一個邏輯輸出設置電路34。
注意，在下面的描述中，為了便于理解，SUR電路16和緩沖器20中每一個的輸入阻抗(輸入電阻)是無限大，并且輸出阻抗(輸出電阻)是零。
上面所描述的SUR電路基本上與一個開關整流器的結構相應，這個開關整流器包括一個振蕩器，被連接到這個振蕩器的一個變壓器，連接到這個變壓器來輸出一個DC電流的一個平滑電路，和用于將這個平滑電路的輸出返回到這個振蕩器以調節(jié)振蕩強度的一個反饋電路。
這個SUR電路16具有連接到作為一個端子的一個焊接盤(以后簡單地稱作“盤”或者“端子”)22的一個輸入端子。盤22通過一個連接線，例如一個金線或者鋁線，被連接到作為一個特定的端子的一個外部電源輸入端子24。在這個實施方式中，在外部被施加到外部電源輸入端子24的一個電壓Vdd(也被稱作“電源Vdd”)例如是+3V(Vdd＝+3[V])。
在如圖1所顯示的集成電路10中，SUR電路16的增益被設計成4，并且被施加到一個輸入節(jié)點的電壓Vdd，+3V，被進行提升以在一個輸出節(jié)點產生+12V的輸出。
緩沖器20產生一個低電平L(L＝0[V])作為一個邏輯輸出，當一個輸入電壓是一個零V電壓的一個低電平時，并且，當輸入電壓例如是一個+2.1V或者更高電壓的一個高電平時，產生一個高電平H(H＝+3[V])來作為一個邏輯輸出。
IC芯片14的地通過作為一個接地端子和一個連接線的一個盤30被連接到一個外部接地端子32。
注意，在下面的描述中，在每一個電路中，在緩沖器20中的地和電壓(電源)Vdd和沒有被顯示的邏輯電路的參考符號基本上被省略，這是為了簡單。
根據這個實施方式的集成電路10基本上具有上面所描述的結構。
圖2顯示了作為一個斷開部件的一個特定的示例，保險絲18。保險絲18是線寬很小的一個多晶硅互聯圖案18p，并且線寬Wf，長度Lf和厚度被決定，以使對通過其的一個預先規(guī)定程度的電流或者更高強度的電流作出響應，該保險絲熔斷以斷開連接(熔化或者斷開)。在這個實施方式中，一個熔化電流(也被稱作斷開電流)“If”被設置為120mA(If＝120[mA])。
在如圖1所顯示的這個集成電路10中，保險絲18，電阻21，和緩沖器20形成了如上面所描述的邏輯輸出設置電路34。作為邏輯輸出設置電路34的輸出級的緩沖器20的輸出端子可以被連接到各種邏輯電路。
在具有這個結構的集成電路10中，當具有電壓值為+3V的一個電壓Vdd的一個外部DC電源38被連接在作為一個特定端子或者一個特定外部端子的外部電源輸入端子24和如圖3所顯示的外部接地端子32之間時，+3V的電壓Vdd通過外部電源輸入端子24和端子22(見圖1)被施加到SUR電路16的輸入端子，并且一個被提升了4倍的電壓，即，+12V的一個電壓在SUR電路16的輸出側被產生。
這樣，通過將被提升電壓除以電阻21的電阻值R而獲得的一個電流(電流I＝12[V]/100[歐姆]＝120mA＝If)通過保險絲18以燒斷。
這個情形下，從施加外部DC電源電壓38，Vdd，到燒斷保險絲18的短時間內，從緩沖器20輸出一個高電平H(H＝+3[V])，但是，一旦保險絲18被燒斷以在保險絲18的端子之間的區(qū)域形成開路，緩沖器20的輸入被固定到地電平，換句話說，通過電阻21被固定到一個低電平。所以，緩沖器20的輸出電平被永久地固定在低電平(L＝0[V])，在保險絲18被燒斷后。
換句話說，根據這個實施方式的集成電路10具有保險絲18來作為一個斷開部件，根據被施加到作為一個特定端子(特定外部端子)的外部電源輸入端子24上的電壓Vdd，保險絲被不可逆轉地燒斷。當保險絲18被燒斷時，邏輯輸出設置電路34的邏輯輸出被不可逆轉地固定到一個預先規(guī)定的邏輯輸出，在這個情形下，根據緩沖器20的輸出電平，是被固定到低電平L。
如果在這個領域內的用戶從制造者或者制造工廠獲得了具有這樣一個結構的集成電路10，并且在用戶側，一個電流第一次流過集成電路10，換句話說，一旦這個用戶使用了這個電路，被連接到緩沖器20的輸出側的一個邏輯電路(沒有顯示)的邏輯狀態(tài)就根據形成這個邏輯輸出設置電路34的緩沖器20的固定邏輯輸出而被物理地固定了。
所以，在具有這樣一個結構的集成電路10中，連接到緩沖器20的輸出側的邏輯電路不能夠在用戶側被使用，換句話說，禁止這個電路的第二次使用。
聯系圖1，描述了適合用作一個電氣/電子電路設備的集成電路10的示例，但是，本發(fā)明不局限于該集成電路10，而是可以用于由離散部件所形成的一個電氣/電子電路設備。
在聯系圖1而進行的描述中，SUR電路16被用于燒斷保險絲18，但是如圖4中所顯示的一個電氣/電子電路設備10A的結構，僅通過使用外部DC電源(電壓源)38才能夠直接燒斷保險絲18。另外，如圖5中所顯示的，可以使用利用一個外部DC電流源39來直接燒斷這個保險絲的一個電氣/電子電路設備10B。注意，在如圖4和5所顯示的這個電氣/電子電路設備10A和10B中，與在圖1中所顯示的集成電路10中的部件相應的部件被用相同的參考符號來表示，這是為了簡單和容易理解。在圖5所顯示的這個電氣/電子電路設備10B中，可以在外部電源輸入端子24和保險絲之間提供一個電流提升電路。
以后，在參考這些圖而進行描述的電路或者設備中，與在前面的圖中已經描述的那些部件相同的部件被用相同的參考符號來表示，并且不提供其詳細的描述。
圖6顯示了一個虛擬集成電路10C的結構，以用于顯示操作。
在這個集成電路10C中，在形成這個半導體芯片14C的邏輯輸出設置電路34中的緩沖器20的輸出被連接到一個與電路(邏輯乘法電路)40的一個輸入節(jié)點，并且這個與電路40的另一個輸入節(jié)點通過一個焊接盤42被連接到一個塑料包裝12的外部端子44。這個與電路40的輸出被連接到一個讀/寫使能端口R/W，以作為一個閃存46的讀/寫控制的輸入，閃存46是一個電可寫/可擦除保存設備。
閃存46的地址端口，數據端口和其他控制端口通過沒有顯示的一個地址總線，一個數據總線和一個控制總線，被連接到一個CPU(中央處理單元)和/或者一個DMA(直接存儲器訪問)IC。
在如圖6所顯示的這個虛擬集成電路10C中，當一個邏輯電平(高電平)H被提供到閃存46的讀/寫使能端口R/W時，就使能了對閃存46的寫/擦除(這被稱作一個寫模式)。同時，當一個邏輯電平(低電平)L被提供時，閃存46獲得一個讀模式，以用作一個只讀存儲器。
假設緩沖器20的輸出電平實際上是一個高電平H，與電路40的一個輸入節(jié)點就獲得一個高電平H，所以一個讀/寫命令信號R/W通過與電路40的另一個輸入節(jié)點被提供到包裝12C的外部端子44，該信號作為一個命令信號來將閃存46選擇為寫模式或者讀模式。在這個時刻，外部端子44用作一個外部寫/讀使能端子(用于讀/寫控制的外部端子)。
如上面所描述的，當電壓為Vdd，+3V，的外部DC電源38被連接在外部電源輸入端子24和外部接地端子32之間時，這兩個端子都用作外部端子，保險絲18被SUR電路16的輸出高電壓所燒斷，并且連接到緩沖器20的輸出側的、與電路40的一個輸入節(jié)點被不可逆轉地固定到一個低電平L，以使連接到與電路40的輸出端子的、閃存46的讀/寫使能端口R/W被固定到讀模式。其后，被提供到外部端子44上的、以進行讀/寫控制的讀/寫命令信號R/W為無效。
在具有這樣一個結構的集成電路10C中，假設在一個電壓被施加到作為一個特定外部端子的外部電源輸入端子24上以前，緩沖器20的輸出實際上被拉到了一個高電平H，被提供到外部端子44上的、以進行讀/寫控制的讀/寫命令信號R/W可以被用于控制對閃存46的讀/寫。但是，一旦這個外部DC電源38被連接到外部電源輸入端子24上，保險絲18就被電壓Vdd所燒斷。當保險絲18被燒斷時，邏輯輸出設置電路34的邏輯輸出就被不可逆轉地固定到一個低電平L上，并且將不再對閃存46進行寫操作。其后，閃存46僅可以被用作一個只讀存儲器。
同時，在如圖6所顯示的虛擬集成電路10C中，一旦外部DC電源38被連接在包裝12C的外部電源輸入端子24和外部接地端子32之間，將不使能對閃存46的寫操作，所以，在一個工廠或者類似的地方對它進行開始寫時，必須使用對這個用戶不可看見的一個方式來提供一個特殊的寫結構。
所以，在被組裝到一個包裝以前的一個晶片階段，用于進行探測的一個內部盤可以被提供在連接到與電路40的輸出節(jié)點的閃存46的讀/寫使能端口R/W，并且也可以這樣提供一個內部盤，以使一個電源僅被提供到閃存46，以執(zhí)行寫控制。但是，如果在一個組裝的最后產品階段，即所謂的半導體包裝12，在工廠側來執(zhí)行開始的寫控制，就可以獲得高的成品率。
圖7顯示了一個集成電路10D的結構，該集成電路允許通過使用一個外部端子50進行開始寫控制來進行讀/寫控制，即使在使用一個外部端子50進行包裝后。
更具體地說，在這個集成電路10D中，基于每個電路有2個接觸點的一個半導體開關52被提供在一個半導體芯片14D中的SUR電路16和保險絲18之間，與一個移動的接觸點連接的一個公共的接觸點52a被連接到保險絲18，一個固定的接觸點52b被連接到SUR電路16的輸出，并且另一個固定的接觸點52c被連接到一個盤22，該盤22被連接到外部電源輸入端子24。進一步，用于對開關52的公共接觸點52a進行開關控制的一個開關控制端子52d被連接到作為進行讀/寫控制的一個內部端子，并且盤54和用于對包裝12D進行開始讀/寫控制的外部端子50被線焊接連接在一起。注意，電阻值為100k歐姆的一個下拉電阻56被連接在開關52的開關控制端子52d與盤54的公共連接節(jié)點和地之間。
這里，就開關52來說，當一個高電平H被施加到開關控制端子52d，公共接觸點52a和固定接觸點52c被連接在一起，而當開關控制端子52d為一個低電平L時，公共接觸點52a和在SUR電路16的輸出側的固定接觸點52b被連接在一起。
在具有這樣一個結構的集成電路10D中，如下面將詳細描述地，在包裝IC芯片14D以前，每一個用作一個內部端子的盤22，30，42和54可以被用于進行開始寫，在包裝IC芯片14D以后，每一個用作一個外部端子的盤22，32，44和50可以被用于進行開始寫。
更具體地說，在工廠或者類似的地方進行開始寫的時刻，當一個高電平H被施加到這個外部端子50上以進行開始控制時，一個3V的外部DC電源電壓被施加到外部電源輸入端子24。這樣，開關52的公共接觸點52a被立即連接到固定接觸點52c這側，該固定接觸點52c沒有在SUR電路16的輸出側。
通過外部電源輸入端子24，盤22和開關52向保險絲18提供了一個電源電壓Vdd，+3V。在這個時刻，通過將電源電壓Vdd除以電阻21的電阻值R就產生了流過保險絲18的電流，換句話說，是3V/100歐姆＝30mA。保險絲18的多晶硅圖案不能夠被30mA的電流所燒斷，而是被120mA的電流所燒斷，所以，保險絲18不被斷開連接，并且值為電源電壓Vdd的高電平H被輸入到緩沖器20的輸入。
這樣，在與電路40中的緩沖器20的輸出側被拉到一個高電平H，以使作為閃存46的一個讀/寫控制輸入端口的這個讀/寫使能端口R/W被提供了一個命令信號R/W的電平，該命令信號R/W被提供到外部端子44以按照其固定的方式進行讀寫控制。如果，例如，命令信號R/W獲得了一個高電平H，就可以對閃存46執(zhí)行一個寫處理過程。
注意，用于進行開始讀/寫控制的外部端子50是包裝12D的一個外部端子，這與集成電路10D的情形類似，但是IC芯片14上僅提供了盤54，而沒有在包裝12D外面提供用于進行開始讀/寫控制的外部端子50，而是作為一個所謂的連接選項。結果，用于進行讀/寫控制的外部端子50對這個用戶來說是完全不可見的。在這個情形下，因為盤54用作一個進行開始讀/寫控制的內部端子，在對IC芯片14進行晶片測試的步驟以前和以后，通過將探針放置到盤54，42，22，30和類似的上，就可以在一個工廠或者類似的地方執(zhí)行開始寫。
圖8顯示了一個特定的開關52的示例的電路結構。這個開關52具有一個乘法器結構，該乘法器包括傳送門61和62，每一個傳送門是用具有很小功率消耗的一個CMOS(PMOS+NMOS)晶體管和一個反相器63所形成的。
圖9顯示了表示如圖8中所顯示的開關52的工作的一個真值表64。這個表顯示了相對一個控制輸入D，在輸入A和B與一個輸出C之間的邏輯關系，其中，將被施加到開關控制端子52d上的一個高電平H或者低電平L控制輸入是D，到固定接觸點52c上的輸入是A，到固定接觸點52 b上的輸入是B，出現在公共接觸點52a上的輸出是C。更具體地說，當控制輸入D是一個高電平H時，輸入A是輸出C，而當控制輸入D是一個低電平L時，輸入B是輸出C。
具有這樣一個結構的集成電路10D可以被包括到例如在利用一個卡盤(cartridge)類型保存設備的一個便攜式游戲機器中的一個卡盤中。在這個情形下，如果一個閃存被用作保存該卡盤中軟件的一個存儲器，這個閃存的內容可以被避免在用戶側被重新寫入以進行第二次使用。注意，在該卡盤類型保存設備中，使用了閃存，而不是一個ROM(只讀存儲器)，因為軟件可以在僅僅是根據需要進行發(fā)貨以前而被寫入，以使被寫入特定軟件的卡盤的存貨可以被最小化，因此改進了銷售效率。
圖10顯示了根據本發(fā)明另一個實施方式的一個集成電路10E的結構。這個集成電路10E解決了與如圖7所顯示的集成電路10D相關的缺點，換句話說，這個缺點是在保險絲18被燒斷后，在集成電路10D處于開的狀態(tài)時，一個電源電壓Vdd繼續(xù)被施加SUR電路16上，并且SUR電路16持續(xù)地消耗功率。更具體地說，這個實施方式是解決用一個電池來進行驅動的設備，例如移動設備使用集成電路10D所帶來的缺點問題，即，電池的使用減少了工作時間。
如圖10中所顯示的集成電路10E是僅在通過包裝12E上的外部電源輸入端子24將外部DC電源38(電源Vdd)打開后的一個預先規(guī)定時間內，才使SUR電路16進行工作的一個電路，并且僅作為一個示例，其中在正常使用時，SUR電路16中的功率消耗被節(jié)省了。
更具體地說，在集成電路10E中，具有與上面所描述的開關52的結構相同的結構的一個半導體開關66被提供在一個盤22和SUR電路16之間，而用于將一個開關控制信號Pr提供到一個開關控制端子66d的一個加電后復位電路(POR電路)68被提供在開關66的開關控制端子66d和盤22之間。這個POR電路68和開關66形成了一個功率消耗限制電路。
圖11顯示了POR電路68的一個具體示例。當一個電源電壓Vdd通過一個外部電源輸入端子24被施加到盤22上時，電荷被逐漸地保存在一個電容72中，例如一個外部連接的電解質電容。一個Schmitt觸發(fā)器類型的緩沖器73中的一個輸入節(jié)點達到分別由電阻70和71的電阻值R1和R2的比例所定義的一個中間電壓{Vdd*R2/(RI+R1)}所需要的時間為由一個時間常數(這可以是由電容72的電容C所決定的)所決定的一個預先規(guī)定時間。
這個Schmitt觸發(fā)器類型的緩沖器73可以避免開關66發(fā)生抖動。
在這個情形下，如圖12中的時間順序所顯示的，在這個開關66的開關控制端子66d所產生的是一個開關控制信號Pr，即，在從時刻t0起的一個預先規(guī)定時間(也被稱作“加電復位時間”)Td后的時刻t1，從一個低電平L轉為一個高電平H的一個加電后復位信號。在時刻tO，電源Vdd被施加到外部電源輸入端子24。
這里，就開關66來說，在電源Vdd被打開的一個預先規(guī)定時間Td內，公共接觸點66a和固定接觸點66b被開關控制信號Pr連接到一個低電平L，而當開關控制信號Pr達到一個高電平H時，公共接觸點66a被切換到接地電平中的固定接觸點66c。
在集成電路10E中，直到保險絲18被斷開連接的這段時間被設置為比加電后復位時間Td短的一個時間，以使在這個加電后復位時間Td內保險絲18可以被斷開連接，并且在加電后復位時間Td后，換句話說，在加電后復位被取消后，SUR電路16的輸入節(jié)點通過開關66被接地。結果，在加電后復位時間Td被取消后，SUR電路16所消耗的功率可以被停止。
在保險絲18不應被在第一加電后復位時間Td內所流過的電流斷開連接的情形下，保險絲18很可能被在第二次或者第三次流過的電流所斷開連接。在這樣一個情形下，在每一個加電后復位時間Td過去后，在正常工作模式下的SUR電路16的功率消耗可以被停止。
圖13顯示了另一個POR電路68A的結構。POR電路68A使用了其形式為一個數字電路的一個預先設置向下計數器76。在電源被打開后，計數器76對一個時鐘產生器78所產生的時鐘脈沖的預先設置數目進行計數，并且然后，產生從一個低電平L上升到一個高電平H(見圖12)的一個開關控制信號Pr。如圖13所顯示的這個POR電路68A需要時鐘產生器78，這與圖11中所顯示的另一個形式的POR電路68不同。但是，操作SUR電路16的時間可以根據時鐘脈沖，而進行精確地測量，或者電容C，即，一個大尺寸，外部連接部分，例如一個電解質電容可以被方便地省略。
替代開關66，開關控制信號Pr，它是來自POR電路68或者68A的一個加電后復位信號，可以被直接輸入到SUR電路16，以停止SUR電路16的內部電路中的操作(停止功率消耗)。
圖14顯示了其功率消耗被進一步降低的一個電路的一個示例。在如圖14中所顯示的這個集成電路10F中，形成一個反饋環(huán)的一個反相器80被連接在保險絲18與被保存在一個包裝12F中的IC芯片14F中的緩沖器20的公共連接節(jié)點和開關66的開關控制端子66d之間。在電源Vdd被打開后和保險絲18被燒斷前的這段時間內，電源Vdd通過固定接觸點66b和公共接觸點66a被提供到SUR電路16的輸入節(jié)點，并且來自SUR電路16的一個高電壓被施加到保險絲18上。
當保險絲18被燒斷時，緩沖器20的輸入節(jié)點，換句話說，反相器80的輸入節(jié)點通過電阻21的作用而將其電平改變到一個低電平L，而反相器80的輸出電平從一個低電平L改變到一個高電平H。反饋環(huán)的使用對開關66進行切換，并且在保險絲18被燒斷后，SUR電路16的輸入節(jié)點通過公共接觸點66a和固定接觸點66c而被固定到接地電平，以使SUR電路16被永久地停止，并且SUR電路16不再有任何功率消耗。這樣，反相器80和開關66用作一個功率消耗限制電路，來檢測保險絲18的燒斷，以降低或者去除SUR電路16的功率消耗。
但是，應注意，在如圖14所顯示的集成電路10F中，當電源Vdd被打開時，具有相對較低功率消耗的SUR電路16在保險絲18以前被燒斷以前進行工作。
實際上，保險絲18不是必須被單次通過的電流燒斷，而是可以被第二次或者更后次數流過的電流燒斷。圖15顯示了一個電路，該電路滿足條件限制具有相對較低功率消耗的SUR電路16的工作時間，一旦保險絲18已經被燒斷，就永久性地禁止電源Vdd被提供到這個SUR電路16。
如圖15所顯示的集成電路10G包括如圖10所顯示的POR電路68和集成電路10E和如圖14所顯示的反相器80。一個或電路82被插入，該或電路82使用POR電路68的輸出和反相器80的輸出作為2個輸入并且其輸出被連接到開關66的開關控制端子66d。
在集成電路10G中，在加電后復位時間Td內，即，通過被提供在包裝12G上的外部電源輸入端子24而打開電源輸入Vdd時的一個預先規(guī)定時間，在POR電路68的控制下，開關66的固定接觸點66b和公共接觸點66a被連接，并且SUR電路16的工作與如圖10所顯示的集成電路10E的工作類似，以向保險絲18提供熔化電流。
一旦保險絲18已經被燒斷，當電源Vdd剛被打開后，開關66的公共接觸點66a通過形成反饋環(huán)的反相器80的高電平輸出H被連接到電平為地電平的固定接觸點66c，以使SUR電路16不被提供電流。這樣，通過如圖15所顯示的集成電路10G，可以降低功率消耗，并且保險絲18的開始電流通過時間可以被固定。
應理解，本發(fā)明不局限于上面描述的實施方式，但是可以使用各種形式而不會偏離本發(fā)明的精神和范圍。
如前面所描述的，根據本發(fā)明，當電壓被施加到或者電流被施加到一個電氣/電子電路設備的一個特定端子上時，邏輯輸出設置電路的邏輯輸出被不可逆轉地設置到一個預先規(guī)定的邏輯輸出。所以，可以使用具有一個簡單結構的電氣/電子電路設備，來在物理上禁止電氣/電子產品中的硬件被調換，禁止軟件被修改或者被進行第二次使用。
這里，如果這個特定的端子是一個電源輸入端子，例如，這個用戶在這個領域內使用它的次數為1次，例如被包括在這個電氣/電子電路設備中的一個保存設備就可以在這個領域內不被第二次使用。
更具體地說，在產生具有一個保存設備的產品的一個制造者處，可以通過使用根據本發(fā)明的一個特殊夾具來對LSI中的一個保存設備，例如閃存，進行程序安裝，芯片運輸測試，產品測試或者類似的操作，該保存設備包括根據本發(fā)明的電氣/電子電路設備，例如LSI設備。同時，在被運輸到市場上后，可以在物理上禁止預先設想的不合法操作，例如對硬件，例如LSI的調換，對被保存在一個保存設備中的軟件的修改，和對軟件的第二次使用。根據本發(fā)明，這樣一個機制可以被包括在一個電氣/電子電路設備中。
權利要求
1.一個電氣/電子電路設備，包括一個特定的端子(24)；和被連接到所述特定端子的一個邏輯輸出設置電路(34)，以設置一個邏輯輸出，當一個電壓(Vdd)被施加到所述特定端子上時，所述邏輯輸出設置電路的一個邏輯輸出被不可逆轉地固定到一個規(guī)定邏輯輸出上。
2.如權利要求1的這個電氣/電子電路設備，其中所述邏輯輸出設置電路包括一個斷開部件(18)，它能夠根據被施加到所述特定端子上的一個電壓而被不可逆轉地斷開連接。
3.如權利要求2的這個電氣/電子電路設備，進一步包括被提供在所述特定端子和所述斷開部件之間一個提升電路(16)。
4.如權利要求3的這個電氣/電子電路設備，進一步包括加電復位電路(68)，以在一個電壓被施加到所述特定端子上后的一規(guī)定時間內，所述提升電路被設置到一個操作狀態(tài)。
5.如權利要求3的這個電氣/電子電路設備，其中當所述電壓被施加到所述特定端子時，所述斷開部件被所述提升電路的輸出所斷開連接，和對檢測到所述斷開部件的斷開作出響應，所述提升電路被連接到一個功率消耗限制電路(80)，(66)，以能夠降低或者避免所述提升電路的功率消耗。
6.如權利要求3的這個電氣/電子電路設備，進一步包括加電復位電路(68)，以在一個電壓被施加到所述特定端子上后的一規(guī)定時間內，所述提升電路被設置到一個操作狀態(tài)，所述提升電路被所述加電復位電路設置到這個操作狀態(tài)，所述斷開部件被所述提升電路的輸出所斷開，對檢測到所述斷開部件的斷開作出響應，所述提升電路被連接到一個功率消耗限制電路(80)，(66)，以能夠降低或者避免提升電路的功率消耗。
7.如權利要求2到6中任何一個的這個電氣/電子電路設備，其中所述電氣/電子電路設備是由一個集成電路(10)形成的，和所述斷開部件是由一個硅互聯圖案(18p)來形成的。
8.如權利要求1到7中任何一個的這個電氣/電子電路設備，其中所述特定端子是所述電氣/電子電路設備的一個電源輸入端子(24)。
9.一個電氣/電子電路設備，包括一個邏輯輸出設置電路(34)，當一個電壓(Vdd)被施加到一個特定外部端子(24)上時，這個邏輯輸出設置電路的一個邏輯輸出被不可逆轉地固定到一個規(guī)定邏輯輸出上，和一個電可寫和可擦除保存設備(46)，被連接到這個邏輯輸出設置電路的輸出側。
10.如權利要求9的這個電氣/電子電路設備，其中用于讀/寫控制的一個外部端子(44)被連接到所述保存設備的讀/寫控制輸入，和在一個電壓被施加到所述特定外部端子上以前，可以通過使用用于讀/寫控制的所述外部端子來控制從所述保存設備的讀/到所述保存設備的寫。
11.如權利要求9的這個電氣/電子電路設備，其中用于讀/寫控制的一個內部端子(54)，被連接到所述保存設備的讀/寫控制輸入，和在一個電壓被施加到所述特定外部端子上以前，可以通過使用用于讀/寫控制的所述內部端子來控制從所述保存設備的讀/到所述保存設備的寫。
12.如權利要求9到11中任何一個的這個電氣/電子電路設備，其中當一個電壓被實際上施加到所述特定外部端子上時，可以根據所述邏輯輸出設置電路(34)被固定的一個規(guī)定邏輯輸出，可以使所述保存設備僅被用作一個只讀存儲器。
13.如權利要求9到12中任何一個的這個電氣/電子電路設備，其中所述邏輯輸出設置電路包括一個斷開部件(18)，所述斷開部件可以根據被施加到所述特定外部端子上的一個電壓而被不可逆轉地斷開連接。
14.如權利要求13的這個電氣/電子電路設備，進一步包括在所述特定的外部端子和所述斷開部件之間被提供的一個提升電路(16)。
15.如權利要求14的這個電氣/電子電路設備，進一步包括一個加電復位電路(68)，在一個電壓被施加到所述特定外部端子上后的一規(guī)定時間內，所述加電復位電路將所述提升電路設置到一個操作狀態(tài)。
16.如權利要求14的這個電氣/電子電路設備，其中當一個電壓被施加到所述特定外部端子時，所述斷開部件被所述提升電路的輸出所斷開連接，和對檢測到所述斷開部件的斷開作出響應，所述提升電路被連接到一個功率消耗限制電路(80)，(66)，以能夠降低或者避免所述提升電路的功率消耗。
17.如權利要求14的這個電氣/電子電路設備，進一步包括一個加電復位電路(68)，在一個電壓被施加到所述特定外部端子上后的一規(guī)定時間內，所述加電復位電路將所述提升電路設置到一個操作狀態(tài)，所述提升電路(16)被所述加電復位電路設置到一個操作狀態(tài)，所述斷開部件被所述提升電路的輸出所斷開，對檢測到所述斷開部件的斷開作出響應，所述提升電路被連接到一個功率消耗限制電路(80)，(66)，以能夠降低或者避免提升電路的功率消耗。
18.如權利要求13到17中任何一個的這個電氣/電子電路設備，其中所述電氣/電子電路設備包括一個集成電路，和所述斷開部件是由一個硅互聯圖案(18p)來形成的。
19.如權利要求9到18中任何一個的這個電氣/電子電路設備，其中所述特定外部端子(24)是所述電氣/電子電路設備的一個電源輸入端子。
20.一個電氣/電子電路設備，包括一個特定的端子(24)；和被連接到所述特定端子的一個邏輯輸出設置電路(34)，以設置一個邏輯輸出，當一個電流被施加到所述特定端子上時，所述邏輯輸出設置電路的一個邏輯輸出被不可逆轉地固定到一個規(guī)定邏輯輸出上。
21.一個電氣/電子電路設備，包括一個邏輯輸出設置電路，當一個電流被施加到一個特定外部端子上時，這個邏輯輸出設置電路的一個邏輯輸出被不可逆轉地固定到一個規(guī)定邏輯輸出上，和一個電可寫和可擦除保存設備，被連接到所述邏輯輸出設置電路的輸出側。
全文摘要
一個電氣/電子電路設備,其中提供了一個集成電路,一旦一個電流通過其中后,它就能夠禁止在用戶側對一個保存設備進行寫入。這個集成電路(10C)具有被用作一個保存設備的一個閃存(46),當一個讀/寫使能端口(R/W)處于一個高電平時,就可以從這個保存設備中進行讀取和對這個保存設備進行寫入。當一個電源(Vdd)被施加到一個外部電源輸入端子(24)上時,在一個提升整流器電路(16)的輸出進行設置一段時間后,具有一個多晶硅互聯圖案的一個保險絲(18)被熔化。在這個保險絲(18)被熔化后,一個緩沖器(20)的輸入通過一個電阻(21)被固定到一個低電平,以使作為一個與電路(40)的輸出的閃存(46)的讀/寫使能端口(R/W)被固定到一個低電平,并且閃存(46)成為一個只讀存儲器。
文檔編號G11C7/24GK1371515SQ00812292
公開日2002年9月25日 申請日期2000年8月29日 優(yōu)先權日1999年8月31日
發(fā)明者川井英次 申請人:索尼計算機娛樂公司