專利名稱：測定器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有串行傳送方式的測定器，特別涉及一種于復(fù)數(shù)個模塊與控制器之間通過串行傳送方式實行數(shù)據(jù)轉(zhuǎn)送的測定器。
背景技術(shù)：
于測定LSI或TFT陣列等的半導(dǎo)體裝置的各特性的測定器中，被測定信號輸入數(shù)較多，為綜合所測定的數(shù)據(jù)并加以解析，如參考文獻1揭示的技術(shù)，較多的是采用將模擬數(shù)字轉(zhuǎn)換(ADC)模擬測定以及測定值，實行向數(shù)字數(shù)據(jù)轉(zhuǎn)換的模塊與實行數(shù)據(jù)處理·解析以該模塊所獲得的數(shù)字數(shù)據(jù)的控制器部分分離的結(jié)構(gòu)。
圖2表示具有分離為模塊230、231、232以及控制器220的結(jié)構(gòu)的代表性測定器。圖中表示構(gòu)成要素的連接的線中，實線(263、264、265)表示數(shù)據(jù)線，雙線(250、251)表示并行總線。來自半導(dǎo)體的小晶片或TFT陣列等測定對象210的信號連接于各模塊230、231、232。各模塊230、231、232經(jīng)由并行總線251連接于控制器220中的存儲器221。另外，仲裁器200也連接于并行總線251。控制器220含有存儲器221與處理器222，存儲器221與處理器222通過并行總線251而得以連接。
繼而，說明圖2的測定器的動作。首先，如果自測定對象210輸入模擬信號到模塊230、231、232，則于模塊230、231、232實行模擬數(shù)字轉(zhuǎn)換(ADC)。經(jīng)轉(zhuǎn)換的數(shù)字數(shù)據(jù)經(jīng)由數(shù)據(jù)總線251轉(zhuǎn)送到控制器220。此時，如果復(fù)數(shù)個模塊同時于并行總線251實行數(shù)據(jù)輸出，則會于并行總線251上產(chǎn)生數(shù)據(jù)沖突，無法實行正確的數(shù)據(jù)轉(zhuǎn)送。
因此，于圖2的系統(tǒng)中，通過仲裁器200實行轉(zhuǎn)送時序的調(diào)整。即，實行轉(zhuǎn)送的模塊230于實行數(shù)據(jù)轉(zhuǎn)送前將轉(zhuǎn)送要求信號輸出到仲裁器200。接收轉(zhuǎn)送要求信號的仲裁器200判斷并行總線是否處于使用中，如果為未使用狀態(tài)，則對于模塊230輸出許可信號。接收許可信號的模塊230經(jīng)由并行總線251將數(shù)字數(shù)據(jù)轉(zhuǎn)送到控制器220上的存儲器221。如果轉(zhuǎn)送結(jié)束，則模塊230將轉(zhuǎn)送結(jié)束信號輸出到仲裁器200。仲裁器200保留來自其他模塊231、232的轉(zhuǎn)送要求直至其接收該轉(zhuǎn)送結(jié)束信號為止。
以此方式將所有模塊230、231、232的數(shù)據(jù)依序轉(zhuǎn)送到存儲器221。其后，處理器222讀取存儲器221的數(shù)據(jù)，實行平均化、相關(guān)度的判定、合格品判定等測定數(shù)據(jù)的數(shù)據(jù)處理。
專利文獻1日本專利特開2001-52281號公報[發(fā)明所欲解決的問題]但是，如果如圖2所示，經(jīng)由并行總線251實行模塊230、231、232與控制器220之間的數(shù)據(jù)轉(zhuǎn)送，則因無法自復(fù)數(shù)個模塊同時實行數(shù)據(jù)轉(zhuǎn)送，故而會產(chǎn)生數(shù)據(jù)轉(zhuǎn)送等待的時間。因測定器一般以相同時序采樣來自測定對象210的信號的情形較多，故而各模塊實行數(shù)據(jù)轉(zhuǎn)送要求的時序集中于同時期的情形較多。因此，如果轉(zhuǎn)送等待時間變長，則測定整體所必須的時間也會增加。作為該對策，考慮到利用數(shù)據(jù)轉(zhuǎn)送速率較高的總線，但如果提高數(shù)據(jù)轉(zhuǎn)送速率，則會產(chǎn)生無法忽視并行總線251的各數(shù)據(jù)線的傳送延遲量的差(滯后)的影響的問題。再者，于圖2的系統(tǒng)中，因需要仲裁器200，故而存在測定器的構(gòu)成變得較復(fù)雜的問題。

發(fā)明內(nèi)容
本發(fā)明可通過一種測定器而解決上述問題，該測定器具有復(fù)數(shù)個模塊，其具有并串行轉(zhuǎn)換機構(gòu)，控制器，其具有復(fù)數(shù)個串并行轉(zhuǎn)換機構(gòu)以及復(fù)數(shù)個FIFO存儲器，以及串行總線，其分別連接上述各模塊與上述各并串行轉(zhuǎn)換機構(gòu)。
于各模塊以及控制器間設(shè)置串行總線，實行串行轉(zhuǎn)送，進而可于各模塊以及控制器間同時轉(zhuǎn)送。另外，通過于控制器側(cè)設(shè)置FIFO存儲器，即使測定數(shù)據(jù)同時轉(zhuǎn)送到控制器側(cè)，在控制器側(cè)也不會產(chǎn)生數(shù)據(jù)沖突。
通過本發(fā)明可提供一種測定器，其以簡單的裝置構(gòu)成到獲得測定結(jié)果所需要的時間較短。


圖1為本發(fā)明的實施例的測定器的概要構(gòu)成圖。
圖2為先前技術(shù)的測定器的概要構(gòu)成圖。
圖3為時鐘脈沖埋入型轉(zhuǎn)換方式的說明圖。
具體實施例方式以下，參照圖式，就本發(fā)明的適宜的實施形態(tài)的測定器加以詳細說明。以下參照的圖中，實線表示數(shù)據(jù)線(163、164、165)或串行總線(160、161、162)，雙線表示并行總線(170、171等)。
圖1為本發(fā)明的測定器的概要構(gòu)成圖。本測定器包含三個模塊130、131、132，其連接于測定對象110，以及控制器120，其通過串行總線160、161、162與各模塊130、131、132相連接。各模塊130、131、132內(nèi)置ADC(未圖示)與轉(zhuǎn)換并行信號為串行信號的轉(zhuǎn)換器135、136、137，各轉(zhuǎn)換器135、136、137的輸出連接于串行總線160、161、162。另外，控制器120包含轉(zhuǎn)換器140、141、142，其轉(zhuǎn)換串行信號為并行信號，先進先出存儲器(FIFO存儲器)150、151、152，其通過各并行總線172、173、174連接于轉(zhuǎn)換器140、141、142，存儲器121，其通過并行總線171與各FIFO存儲器150、151、152連接，以及處理器122，其通過并行總線170與存儲器121連接。另外，本實施例中模塊數(shù)為三個，但也可為兩個，也可為四個以上。另外，測定對象110可為連接于IC晶片或TFT陣列等被測定裝置的如電流計或電荷量計等的測定裝置，也可為如電壓探針或壓電元件等的測定元件，測定對象的數(shù)量也可為復(fù)數(shù)個。另外，于來自測定對象100的測定信號為數(shù)字信號的情形時，無需于模塊130、131、132內(nèi)部設(shè)置ADC。
繼而，說明圖1的測定器的動作。如果自測定對象110輸入模擬測定信號到模塊130、131、132，則通過模塊130、131、132內(nèi)部的ADC將模擬測定信號轉(zhuǎn)換為并行信號(數(shù)字值)。通過轉(zhuǎn)換器135、136、137將經(jīng)轉(zhuǎn)換的并行信號轉(zhuǎn)換為串行信號，向控制器120實行數(shù)據(jù)轉(zhuǎn)送。因各模塊130、131、132與控制器120間分別設(shè)置有串行總線，故而即使其他模塊為數(shù)據(jù)轉(zhuǎn)送中的狀態(tài)，也可開始數(shù)據(jù)轉(zhuǎn)送。于本實施例中，為提高數(shù)據(jù)轉(zhuǎn)送的可靠性，實行差動信號的數(shù)據(jù)轉(zhuǎn)送，但于傳送路徑較短的情形時或使用傳送特性較好的電纜的情形時，也可實行單端信號的數(shù)據(jù)轉(zhuǎn)送。接收來自模塊130、131、132的數(shù)據(jù)的控制器120的轉(zhuǎn)換器140、141、142將串行信號轉(zhuǎn)換為并行信號，于FIFO存儲器150、151、152存儲數(shù)據(jù)。依序讀出所存儲的數(shù)據(jù)，以預(yù)先決定的格式記錄于存儲器121上。處理器122讀取存儲器121上的數(shù)據(jù)，實行平均化、相關(guān)度計算、合格品判定等處理，并輸出測定結(jié)果。
另外，于并非僅自模塊130、131、132實行向控制器120的數(shù)據(jù)轉(zhuǎn)送，也必須如模塊控制程序的轉(zhuǎn)送般，自控制器120實行向模塊130、131、132的數(shù)據(jù)轉(zhuǎn)送的測定器中，以可串行-并行信號轉(zhuǎn)換、也可并行-串行信號轉(zhuǎn)換的轉(zhuǎn)換器構(gòu)成轉(zhuǎn)換器135、136、137、140、141、142即可。
然而，于控制器120與模塊130、131、132間的串行數(shù)據(jù)轉(zhuǎn)送中，一般會與轉(zhuǎn)送數(shù)據(jù)本身一起傳送表示數(shù)據(jù)發(fā)送的時序的時鐘脈沖。例如，于發(fā)送數(shù)據(jù)列「1010111000」的情形時，傳送圖3(a)般的時鐘脈沖與數(shù)據(jù)信號。于圖中縱軸為電壓，橫軸表示時間。于各時鐘脈沖上升時，電壓如果為High電平則表示數(shù)據(jù)值1，如果為Low電平則表示數(shù)據(jù)值0。
如圖3(a)所示，如果采用分開發(fā)送時鐘脈沖信號與數(shù)據(jù)信號的傳送方式，則時鐘脈沖信號與數(shù)據(jù)信號經(jīng)過不同的傳送路徑而傳送，故而兩信號的傳送延遲時間會產(chǎn)生差(滯后)。該傳送延遲時間的差于時鐘脈沖頻率較低時或傳送路徑較短時并無較大問題，但為提高傳送速度而提高時鐘脈沖頻率時則變?yōu)闊o法忽視的量。另外，自圖3(a)的數(shù)據(jù)信號的信號波形也可知，如果持續(xù)相同數(shù)據(jù)值，則數(shù)據(jù)信號維持固定電壓，故而數(shù)據(jù)信號的頻率變低，如果相異的數(shù)據(jù)值交互連續(xù)，則數(shù)據(jù)信號的頻率變高。因此，存在數(shù)據(jù)信號的信號路徑要求跨越非常廣的頻率具有均一且良好的傳送特性的問題。
因此，于本實施例中采用時鐘脈沖埋入型轉(zhuǎn)換方式。所謂時鐘脈沖埋入型轉(zhuǎn)換方式指將特定的數(shù)據(jù)行轉(zhuǎn)換為包含0與1的特定圖案實行數(shù)據(jù)轉(zhuǎn)送的方式。進而，即使不傳送時鐘脈沖信號，也可恢復(fù)數(shù)據(jù)，因此即使轉(zhuǎn)送速度提高也不會產(chǎn)生傳送延遲時間的問題。另外，即使于相同數(shù)據(jù)值連續(xù)的情形時也不會降低數(shù)據(jù)信號的頻率，故而可停留傳送頻率帶于固定范圍。
圖3(b)表示最簡單的時鐘脈沖埋入型的實例。于該實例中，數(shù)據(jù)值為1時轉(zhuǎn)換為「10」(即自High到Low)的信號，數(shù)據(jù)值為0時，轉(zhuǎn)換為「01」(即自Low到High)的信號。自圖3(b)可知，轉(zhuǎn)換后的數(shù)據(jù)信號于1時鐘脈沖內(nèi)必定為High電平與Low電平的兩種狀態(tài)，故而即使無時鐘脈沖信號，于接收側(cè)也可恢復(fù)數(shù)據(jù)值。另外，可知轉(zhuǎn)換后的信號的頻率位于時鐘脈沖頻率至其一半的頻率帶域內(nèi)。
如此，如圖3(b)所示，僅通過將1bit的數(shù)據(jù)值轉(zhuǎn)換為2bit的數(shù)據(jù)，信息量即可成倍，故而以3bit到8bit左右的數(shù)據(jù)列單位利用考慮到出現(xiàn)頻率的轉(zhuǎn)換平臺實行轉(zhuǎn)換者效率較好。作為代表性的轉(zhuǎn)換方法，存有如日本專利特開昭59-10056號公報中揭示的所謂8B/10B轉(zhuǎn)換方式。于本實施例的測定器中，作為時鐘脈沖埋入型轉(zhuǎn)換也采用有8B/10B轉(zhuǎn)換。在8B/10B轉(zhuǎn)換方式中，因?qū)?比特的數(shù)據(jù)應(yīng)用于10比特的數(shù)據(jù)而轉(zhuǎn)送，故而傳送效率降低20％，但因可將8比特中256信道的組合通過10比特中1024信道的組合而表現(xiàn)，故而可選擇0與1良好混合的較平衡的數(shù)據(jù)列，表現(xiàn)數(shù)據(jù)。該8比特數(shù)據(jù)與10比特數(shù)據(jù)的轉(zhuǎn)換平臺通過8B/10B而規(guī)定。因可通過1024信道的組合表現(xiàn)8比特數(shù)據(jù)，故而可將剩余的組合使用于數(shù)據(jù)以外的例如表現(xiàn)封包的中斷等特殊用途。轉(zhuǎn)換平臺中已規(guī)定數(shù)種特殊文字，于8B/10B轉(zhuǎn)換中未規(guī)定的剩余組合于接收側(cè)識別為非法文字，進而可實行傳送錯誤測定。
權(quán)利要求
1.一種測定器，其特征在于含有復(fù)數(shù)個模塊，其具有并串行轉(zhuǎn)換機構(gòu)，控制器，其具有復(fù)數(shù)個串并行轉(zhuǎn)換機構(gòu)以及復(fù)數(shù)個FIFO存儲器，以及串行總線，其分別連接上述各模塊與上述各并串行轉(zhuǎn)換機構(gòu)。
2.如權(quán)利要求1所述的測定器，其中上述串并行轉(zhuǎn)換機構(gòu)為時鐘脈沖埋入型轉(zhuǎn)換機構(gòu)。
3.如權(quán)利要求1所述的測定器，其中傳過上述串行總線的信號為差動信號。
4.如權(quán)利要求1所述的測定器，其中上述控制器進而含有處理器，以及存儲器，其連接于上述處理器以及上述FIFO。
5.如權(quán)利要求1所述的測定器，其中上述模塊進而含有串并行轉(zhuǎn)換機構(gòu)，且上述控制器進而含有并串行轉(zhuǎn)換機構(gòu)。
全文摘要
本發(fā)明的目的在于通過以簡單的裝置構(gòu)成高速地實行模塊與控制器之間的數(shù)據(jù)轉(zhuǎn)送，從而縮短到獲得測定結(jié)果的時間。上述問題可通過一種測定器而得以解決，該測定器具有復(fù)數(shù)個模塊，其具有并串行轉(zhuǎn)換機構(gòu)，控制器，其具有復(fù)數(shù)個串并行轉(zhuǎn)換機構(gòu)以及復(fù)數(shù)個FIFO存儲器，以及串行總線，其分別連接上述各模塊與上述各并串行轉(zhuǎn)換機構(gòu)。
文檔編號G08C19/16GK1670782SQ20041010155
公開日2005年9月21日 申請日期2004年12月23日 優(yōu)先權(quán)日2004年3月18日
發(fā)明者大谷卓也 申請人:安捷倫科技公司