專利名稱：視頻交通動(dòng)態(tài)信息采集設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及利用DSP(Digital Signal Processing，即數(shù)字信號(hào)處理)和CPLD(復(fù)雜可編程邏輯器件)技術(shù)、圖像處理技術(shù)、數(shù)據(jù)通信技術(shù)以及視頻圖像編解碼技術(shù)而設(shè)計(jì)的一種視頻交通動(dòng)態(tài)信息采集設(shè)備，可用于對(duì)交通路口、路段、高速公路等道路的交通信息進(jìn)行實(shí)時(shí)的數(shù)據(jù)采集，以實(shí)現(xiàn)對(duì)交通流的疏導(dǎo)與控制。
本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是構(gòu)造一種視頻交通動(dòng)態(tài)信息采集設(shè)備，包括多個(gè)用于拍攝道路交通實(shí)時(shí)狀態(tài)的攝像機(jī)，其特征在于，還包括與所述攝像機(jī)一一對(duì)應(yīng)連接、用于對(duì)與之連接的攝像機(jī)所輸出的視頻圖像進(jìn)行實(shí)時(shí)處理以獲得所需交通信息的多個(gè)視頻圖像實(shí)時(shí)處理器；用于協(xié)調(diào)所述各個(gè)視頻圖像實(shí)時(shí)處理器的工作狀態(tài)并存儲(chǔ)所采集的交通信息的主控制器；以及用于連接所述主控制器與各個(gè)視頻圖像實(shí)時(shí)處理器的總線背板，所述總線背板采用高速同步串行數(shù)據(jù)總線，為主控制器與視頻圖像實(shí)時(shí)處理器之間的數(shù)據(jù)交換提供物理連接。
在本發(fā)明所述的視頻交通動(dòng)態(tài)信息采集設(shè)備中，所述視頻圖像實(shí)時(shí)處理器包括與所述攝像機(jī)連接的第二視頻解碼器，用于對(duì)解碼后的初始圖像數(shù)據(jù)進(jìn)行處理以得到所需交通信息的第二中央處理器，與所述第二中央處理器連接的數(shù)據(jù)存儲(chǔ)器，以及與所述第二中央處理器連接用于輸出所采集的交通信息的輸出接口。其中，所述第二中央處理器采用高速的數(shù)字信號(hào)處理器，所述視頻圖像實(shí)時(shí)處理器中還包括用于存儲(chǔ)所述圖像解碼器輸出的初始圖像數(shù)據(jù)的數(shù)字圖像緩沖存儲(chǔ)器，并采用一個(gè)由復(fù)雜可編程邏輯器件組成的地址譯碼、控制邏輯及數(shù)字視頻存儲(chǔ)控制邏輯電路作為接口與控制邏輯的執(zhí)行器件，所述地址譯碼、控制邏輯及數(shù)字視頻存儲(chǔ)控制邏輯電路連接所述圖像解碼器、數(shù)字圖像緩沖存儲(chǔ)器及數(shù)據(jù)存儲(chǔ)器，將所述高速的第二中央處理器與所述第二圖像解碼器及數(shù)字圖像緩沖存儲(chǔ)器在控制時(shí)序上分開。
在本發(fā)明所述的視頻交通動(dòng)態(tài)信息采集設(shè)備中，所述地址譯碼、控制邏輯及數(shù)字視頻存儲(chǔ)控制邏輯電路的內(nèi)部包括抽樣控制器、地址復(fù)位邏輯、地址生成器、時(shí)序匹配電路、地址總線切換開關(guān)以及數(shù)據(jù)總線切換開關(guān)，這些內(nèi)部器件在所述第二視頻解碼器的控制下，可自動(dòng)將捕獲的初始圖像數(shù)據(jù)存儲(chǔ)到所述數(shù)字圖像緩沖存儲(chǔ)器中，然后在所述第二中央處理器的控制下將所述初始圖像數(shù)據(jù)快速傳送到所述數(shù)據(jù)存儲(chǔ)器中。
在本發(fā)明所述的視頻交通動(dòng)態(tài)信息采集設(shè)備中，所述輸出接口是高速同步串行總線接口，可用于連接所述高速同步串行總線以輸出所采集的交通信息或者獲取的數(shù)字視頻圖像，并實(shí)現(xiàn)對(duì)所述高速同步串行總線的驅(qū)動(dòng)以及負(fù)載匹配。
在本發(fā)明所述的視頻交通動(dòng)態(tài)信息采集設(shè)備中，所述主控制器包括采用高速數(shù)字信號(hào)處理器的第一中央處理器；通過(guò)所述高速串行總線連接到所述視頻圖像實(shí)時(shí)處理器的高速同步串行總線接口；通過(guò)視頻圖像實(shí)時(shí)處理器上的控制開關(guān)與所述攝像機(jī)連接的第一視頻解碼器；與第一視頻解碼器和第一中央處理器的輸出端連接、用于將所采集的交通信息疊加到當(dāng)前圖像上的數(shù)字視頻疊加控制單元；以及與數(shù)字視頻疊加控制單元的輸出端連接的視頻編碼器；其中還采用一個(gè)與所述第一中央處理器連接、由復(fù)雜可編程邏輯器件組成地址譯碼及內(nèi)部并行總線控制邏輯，將所述第一中央處理器與其它相對(duì)低速的單元隔離開。
在本發(fā)明所述的視頻交通動(dòng)態(tài)信息采集設(shè)備中，所述主控制器中相對(duì)高速的單元包括與所述第一中央處理器連接的系統(tǒng)存儲(chǔ)器；所述主控制器中相對(duì)低速的單元包括與所述地址譯碼及內(nèi)部并行總線控制邏輯連接的系統(tǒng)引導(dǎo)FLASH存儲(chǔ)器、大容量FLASH數(shù)據(jù)存儲(chǔ)器、內(nèi)部時(shí)鐘與看門狗邏輯、系統(tǒng)內(nèi)部配置結(jié)構(gòu)檢測(cè)邏輯、同步串行總線時(shí)分復(fù)用邏輯、以及多功能外部接口單元。
在本發(fā)明所述的視頻交通動(dòng)態(tài)信息采集設(shè)備中，所述多功能外部接口單元上接有系統(tǒng)狀態(tài)指示邏輯，還可連接RS232接口收發(fā)器、RS485接口收發(fā)器、紅外串行接口收發(fā)器、通用并行數(shù)據(jù)接口收發(fā)器中的任意一個(gè)或任意多個(gè)。
在本發(fā)明所述的視頻交通動(dòng)態(tài)信息采集設(shè)備中，所述數(shù)字視頻疊加控制單元也采用復(fù)雜可編程邏輯器件來(lái)實(shí)現(xiàn)，其中，由與所述第一視頻解碼器連接的行坐標(biāo)生成器、列坐標(biāo)生成器產(chǎn)生當(dāng)前圖像點(diǎn)的坐標(biāo)，并饋送到區(qū)域判定電路，由其將當(dāng)前圖像點(diǎn)的坐標(biāo)與檢測(cè)區(qū)域邊界進(jìn)行比較從而判定該圖像點(diǎn)是否在檢測(cè)區(qū)域之內(nèi)，再根據(jù)判定結(jié)果將原數(shù)字視頻信號(hào)或疊加了所采集信息的視頻信號(hào)送入視頻編碼器，完成圖像的疊加。
在本發(fā)明所述的視頻交通動(dòng)態(tài)信息采集設(shè)備中，所述高速同步串行數(shù)據(jù)總線利用幀同步傳輸協(xié)議，在所述主控制器與視頻圖像實(shí)時(shí)處理器之間實(shí)現(xiàn)控制指令與數(shù)據(jù)的雙向傳輸，并利用同步串行總線時(shí)分復(fù)用邏輯和同步串行總線使能控制邏輯實(shí)現(xiàn)高速同步串行數(shù)據(jù)總線的時(shí)分復(fù)用。
本發(fā)明的設(shè)備可以實(shí)時(shí)地檢測(cè)道路的交通狀況。在安裝和使用時(shí)，本設(shè)備不破壞路面，安裝簡(jiǎn)便，能夠?qū)崿F(xiàn)大區(qū)域檢測(cè)，維護(hù)費(fèi)用低，并且能夠根據(jù)使用的場(chǎng)合和攝像機(jī)的數(shù)量靈活配置系統(tǒng)的規(guī)模。本設(shè)備可以檢測(cè)車流量、車輛速度、車輛長(zhǎng)度分類、車道占有率、排隊(duì)、延誤、違章停車、超速等交通信息，并將這些信息實(shí)時(shí)傳輸?shù)浇煌ㄖ笓]中心以便于及時(shí)進(jìn)行交通疏導(dǎo)，同時(shí)這些信息可以存入數(shù)據(jù)庫(kù)，為交通規(guī)劃和控制決策提供依據(jù)。
一、高速串行同步總線本發(fā)明視頻交通動(dòng)態(tài)信息采集設(shè)備的基礎(chǔ)是高速同步串行總線103，該總線由6個(gè)信號(hào)線組成，其標(biāo)識(shí)和定義如表1，基本時(shí)序關(guān)系如圖2所示。該總線是設(shè)備的內(nèi)部數(shù)據(jù)傳輸總線，其最大傳輸速率可以達(dá)到20Mbps。它以幀方式批量傳輸數(shù)據(jù)，啟動(dòng)總線操作之后，能夠自動(dòng)完成數(shù)據(jù)包的發(fā)送或接收，傳輸過(guò)程中不干擾CPU的工作。該總線兼容5V和3.3V工作電壓，其總線驅(qū)動(dòng)器的驅(qū)動(dòng)能力至少可以達(dá)到12個(gè)標(biāo)準(zhǔn)TTL(Transistor-TransistorLogic，即晶體管-晶體管邏輯)負(fù)載。由于采用時(shí)分復(fù)用方式，該總線實(shí)際可以構(gòu)成的規(guī)模還取決于主控制器104與視頻圖像實(shí)時(shí)處理器102之間所傳遞的數(shù)據(jù)塊的長(zhǎng)度和數(shù)據(jù)塊的傳輸頻度(每秒鐘所傳送數(shù)據(jù)包的數(shù)量)。對(duì)于總線而言，主控制器是一個(gè)時(shí)分復(fù)用控制器。典型系統(tǒng)是

圖1所示的一個(gè)實(shí)現(xiàn)8通道視頻圖像實(shí)時(shí)處理的結(jié)構(gòu)。由此可以建立一個(gè)分布式的、主從結(jié)構(gòu)的視頻圖像實(shí)時(shí)處理系統(tǒng)。采用多個(gè)主控制器還能夠組建更大規(guī)模的多點(diǎn)分布式視頻圖像實(shí)時(shí)處理系統(tǒng)。
表1-高速同步串行總線的標(biāo)識(shí)和定義

二、主控制器本發(fā)明中，主控制器104的主要任務(wù)是通過(guò)同步串行總線控制、協(xié)調(diào)各個(gè)視頻圖像實(shí)時(shí)處理器102的工作狀態(tài)、工作模式，整合、保存視頻圖像實(shí)時(shí)處理器提供的交通信息數(shù)據(jù)，完成車輛指示器與圖像的疊加，并為交通信息檢測(cè)的數(shù)據(jù)傳輸提供外部接口，其硬件結(jié)構(gòu)如圖3所示。所述的車輛指示器是這樣一種標(biāo)示以顯著的顏色標(biāo)示圖像檢測(cè)的區(qū)域，當(dāng)沒有車輛進(jìn)入圖像檢測(cè)區(qū)域時(shí)，以一種顏色標(biāo)示該區(qū)域(如黃色)；當(dāng)車輛進(jìn)入檢測(cè)區(qū)域并且被探測(cè)到時(shí)，以另一種顏色標(biāo)示該區(qū)域(如綠色)，以此來(lái)直觀地表示檢測(cè)的結(jié)果。
在圖3中，第一中央處理器201采用速率達(dá)100MIPS的高性能數(shù)字信號(hào)處理器，例如采用美國(guó)得克薩斯儀器公司(TI)的TMS320VC54x系列芯片，它可以滿足以下的要求(1)、實(shí)現(xiàn)數(shù)字圖像疊加所需要的快速運(yùn)算；(2)、其高速運(yùn)行的指令特性可以實(shí)現(xiàn)特定的高速同步串行數(shù)據(jù)總線協(xié)議，從而達(dá)到對(duì)1～8路視頻圖像實(shí)時(shí)處理器的實(shí)時(shí)控制。
第一DSP中央處理器201的主要任務(wù)是(1)、根據(jù)用戶的設(shè)置和視頻圖像實(shí)時(shí)處理器102中檢測(cè)區(qū)域的狀態(tài)(有無(wú)車輛進(jìn)入)，通過(guò)數(shù)字視頻疊加控制單元205完成車輛指示器與圖像的疊加；
(2)、分析用戶命令，并根據(jù)命令控制視頻圖像實(shí)時(shí)處理器的工作；(3)、獲取視頻圖像實(shí)時(shí)處理器102所采集的交通信息；(4)、向視頻圖像實(shí)時(shí)處理器102下載圖像處理算法、攝像機(jī)計(jì)算參數(shù)配置等文件；(5)、通過(guò)多功能接口單元203以及外部接口驅(qū)動(dòng)器接收用戶命令、發(fā)送計(jì)算結(jié)果等。
本發(fā)明中，第一視頻解碼器204采用BT835，BT835的圖像源是通過(guò)視頻圖像實(shí)時(shí)處理器上的控制開關(guān)所選通的攝像機(jī)101的模擬信號(hào)。BT835將模擬視頻信號(hào)轉(zhuǎn)化為數(shù)字視頻信號(hào)，數(shù)字視頻信號(hào)經(jīng)過(guò)數(shù)字視頻疊加控制單元205的處理，將原數(shù)字視頻信號(hào)與車輛指示器疊加、或者將原數(shù)字視頻信號(hào)直接輸出到視頻編碼器206，由視頻編碼器206將數(shù)字視頻信號(hào)轉(zhuǎn)化為模擬視頻信號(hào)輸出，再由相應(yīng)的顯示設(shè)備顯示出來(lái)。
本發(fā)明中，系統(tǒng)存儲(chǔ)器207采用靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)，其主要任務(wù)是存儲(chǔ)系統(tǒng)工作中所需要的各種變量、參數(shù)等數(shù)據(jù)。
本發(fā)明中，高速同步串行總線接口218主要實(shí)現(xiàn)對(duì)總線的驅(qū)動(dòng)以及負(fù)載匹配。同步串行總線時(shí)分復(fù)用邏輯218用于將總線按照設(shè)定的時(shí)分方案分配給多個(gè)視頻圖像實(shí)時(shí)處理器使用。
本發(fā)明中，系統(tǒng)引導(dǎo)FLASH存儲(chǔ)器207用于存儲(chǔ)主控制器的上電引導(dǎo)程序。大容量FLASH數(shù)據(jù)存儲(chǔ)器208主要存儲(chǔ)兩種內(nèi)容一種是每個(gè)視頻圖像實(shí)時(shí)處理器的圖像處理運(yùn)算程序；另一種是對(duì)每個(gè)視頻圖像實(shí)時(shí)處理器的計(jì)算參數(shù)配置文件，當(dāng)系統(tǒng)上電時(shí)，主控制器將這些內(nèi)容傳輸給視頻圖像實(shí)時(shí)處理器，然后啟動(dòng)視頻圖像實(shí)時(shí)處理器的工作。
本發(fā)明中，系統(tǒng)內(nèi)部配置結(jié)構(gòu)檢測(cè)邏輯216主要用于系統(tǒng)各個(gè)組成單元的自檢。內(nèi)部實(shí)時(shí)時(shí)鐘與看門狗邏輯215用于監(jiān)測(cè)主控制器的運(yùn)行，當(dāng)主控制器內(nèi)部程序發(fā)生嚴(yán)重錯(cuò)誤導(dǎo)致系統(tǒng)不能正常工作時(shí)，該部分邏輯將產(chǎn)生信號(hào)使系統(tǒng)重新進(jìn)入上電啟動(dòng)過(guò)程。系統(tǒng)狀態(tài)指示邏輯210根據(jù)自檢結(jié)果或當(dāng)前所進(jìn)行的任務(wù)性質(zhì)驅(qū)動(dòng)LED燈以指示當(dāng)前的工作狀態(tài)。
本發(fā)明中，多功能外部接口單元203是一個(gè)單芯片結(jié)構(gòu)，其內(nèi)部有可編程的串行通信控制器、標(biāo)準(zhǔn)EPP、ECP并行接口、紅外串行口控制器等單元?？偩€接口符合ISA標(biāo)準(zhǔn)。該單元主要為系統(tǒng)提供外部數(shù)據(jù)接口以設(shè)置系統(tǒng)的參數(shù)、獲取系統(tǒng)的檢測(cè)數(shù)據(jù)、或者進(jìn)行大規(guī)模的系統(tǒng)集成。該單元通過(guò)配置不同的接口驅(qū)動(dòng)器來(lái)選擇多種電氣標(biāo)準(zhǔn)，從圖3中可以看出，多功能外部接口單元203連接了用于指示系統(tǒng)狀態(tài)的系統(tǒng)狀態(tài)指示邏輯210，用于連接外部接口的RS232接口收發(fā)器211、RS485接口收發(fā)器212、紅外串行接口收發(fā)器213以及通用并行數(shù)據(jù)接口收發(fā)器214。實(shí)際應(yīng)用時(shí)，可以根據(jù)不同的應(yīng)用場(chǎng)合選擇其中之一。
本發(fā)明中，地址譯碼及內(nèi)部并行總線控制邏輯202采用復(fù)雜可編程邏輯器件(CPLD)實(shí)現(xiàn)。它決定了第一DSP中央處理器201外部各個(gè)邏輯單元的訪問(wèn)地址。它將第一DSP中央處理器201的高速總線與其他相對(duì)低速器件所需要的低速總線操作隔離，這些低速器件包括FLASH存儲(chǔ)器、狀態(tài)檢測(cè)邏輯、實(shí)時(shí)時(shí)鐘與看門狗邏輯、多功能外部接口單元等。
本發(fā)明中，數(shù)字視頻疊加控制單元205也采用CPLD實(shí)現(xiàn)，該CPLD的內(nèi)部邏輯結(jié)構(gòu)如圖4所示。根據(jù)使用者設(shè)定的檢測(cè)區(qū)域，第一DSP中央處理器201計(jì)算出區(qū)域的邊界并經(jīng)疊加區(qū)域控制存儲(chǔ)器406將該邊界位置送給區(qū)域判定電路407作為基準(zhǔn)；將來(lái)自第一視頻解碼器204的行同步、像素同步時(shí)鐘分別饋送到行坐標(biāo)生成器409和列坐標(biāo)生成器408，這兩個(gè)坐標(biāo)生成器的輸出送到區(qū)域判定電路407以確定當(dāng)前圖像點(diǎn)是否在檢測(cè)區(qū)域之內(nèi)。如果當(dāng)前圖像點(diǎn)在檢測(cè)區(qū)域之內(nèi)，則通過(guò)疊加控制信號(hào)控制數(shù)據(jù)選擇開關(guān)405，將欲疊加的數(shù)據(jù)輸出到視頻圖像編碼器204，否則將當(dāng)前圖像點(diǎn)的原始數(shù)據(jù)輸出到視頻圖像編碼器204。所疊加的數(shù)據(jù)類型由第一DSP中央處理器201的控制指令確定，而疊加的數(shù)據(jù)來(lái)自與數(shù)字視頻疊加控制單元205內(nèi)部的數(shù)據(jù)生成器403。數(shù)據(jù)生成器403產(chǎn)生兩種圖像數(shù)據(jù)，即車輛未進(jìn)入檢測(cè)區(qū)域時(shí)的彩色圖像數(shù)據(jù)和車輛進(jìn)入檢測(cè)區(qū)域時(shí)的彩色圖像數(shù)據(jù)。為了實(shí)現(xiàn)控制與數(shù)據(jù)的同步，在數(shù)字視頻疊加控制單元205的內(nèi)部設(shè)計(jì)了數(shù)字同步信號(hào)再生器401，它所產(chǎn)生的信號(hào)協(xié)調(diào)視頻編碼器206的工作。當(dāng)一幀圖像處理結(jié)束后，通過(guò)復(fù)位控制邏輯404將行、列坐標(biāo)生成器409、408復(fù)位到圖像坐標(biāo)系的原點(diǎn)以備開始下一幀的處理。
三、視頻圖像實(shí)時(shí)處理器本發(fā)明中，視頻圖像實(shí)時(shí)處理器102用于完成視頻圖像的數(shù)字化、數(shù)字圖像處理、交通信息提取等功能，其結(jié)構(gòu)如圖5所示。圖中的第二中央處理器301采用指令周期為10納秒的數(shù)字信號(hào)處理器，例如采用美國(guó)得克薩斯儀器公司(TI)的TMS320VC54x系列芯片，由于其大部分指令是單周期的，而且具有適合于對(duì)大量數(shù)據(jù)進(jìn)行運(yùn)算的指令集和與之相適應(yīng)的尋址方式，所以能夠滿足實(shí)時(shí)圖像處理的要求。
本發(fā)明中，第二DSP中央處理器301的外圍器件的接口及其控制由地址譯碼、控制邏輯及數(shù)字視頻存儲(chǔ)控制邏輯電路302實(shí)現(xiàn)，它也是一個(gè)復(fù)雜可編程邏輯器件(CPLD)，可采用美國(guó)Xilinx公司的XC95xx系列芯片。其主要任務(wù)是為視頻圖像實(shí)時(shí)處理器的各個(gè)單元分配訪問(wèn)地址；并實(shí)現(xiàn)數(shù)字圖像緩沖存儲(chǔ)器的時(shí)分復(fù)用，將高速運(yùn)行的中央處理器與相對(duì)低速的其他邏輯部分分割，使整個(gè)視頻處理器能協(xié)調(diào)工作，具體工作原理將在后面詳細(xì)介紹。
本發(fā)明中，數(shù)據(jù)存儲(chǔ)器303是第二DSP中央處理器301的外部數(shù)據(jù)存儲(chǔ)空間。對(duì)于圖像處理而言，由于所處理的數(shù)據(jù)量很大，需要比較大的數(shù)據(jù)存儲(chǔ)空間，但是第二DSP中央處理器301外部可尋址的地址范圍有限，所以在本發(fā)明中采用了存儲(chǔ)器地址擴(kuò)展邏輯306對(duì)第二DSP中央處理器的數(shù)據(jù)空間可尋址范圍進(jìn)行擴(kuò)展。同時(shí)也利用該地址擴(kuò)展邏輯擴(kuò)展了部分程序存儲(chǔ)空間。
本發(fā)明中，外部程序存儲(chǔ)器304和擴(kuò)展程序存儲(chǔ)器305用于存儲(chǔ)和運(yùn)行第二DSP中央處理器301的某些外部處理子程序。外部程序存儲(chǔ)器304中所運(yùn)行的程序主要是視頻圖像實(shí)時(shí)處理器的初始化、自檢、低速I/O訪問(wèn)等子程序，對(duì)實(shí)時(shí)性的要求較低；擴(kuò)展程序存儲(chǔ)器305中存儲(chǔ)使用頻率不高的某些特殊子程序，如遠(yuǎn)程通訊控制程序等，擴(kuò)展程序存儲(chǔ)器305中程序的運(yùn)行速度低于外部程序存儲(chǔ)器304中程序的運(yùn)行速度，當(dāng)調(diào)用擴(kuò)展程序存儲(chǔ)器305的程序時(shí)，需要使用遠(yuǎn)調(diào)用指令。
本發(fā)明中，第二視頻解碼器308采用BT835芯片，每個(gè)像素點(diǎn)的灰度用8位數(shù)字量表示，在輸出某一點(diǎn)數(shù)字圖像的同時(shí)，將輸出該點(diǎn)的同步脈沖信號(hào)，利用這個(gè)同步脈沖可以控制數(shù)字圖像緩沖存儲(chǔ)器307的訪問(wèn)地址，從而在沒有第二DSP中央處理器301干預(yù)的情況下將圖像存儲(chǔ)到數(shù)字圖像緩沖存儲(chǔ)器307中。
本發(fā)明中，狀態(tài)指示單元309由幾個(gè)LED組成。當(dāng)視頻圖像實(shí)時(shí)處理器進(jìn)行初始自檢時(shí)，可以指示自檢的結(jié)果；在正常工作時(shí)，根據(jù)主控制器的命令指示工作狀態(tài)及命令運(yùn)行結(jié)果。
本發(fā)明中，高速同步串行總線接口310用于實(shí)現(xiàn)對(duì)總線的驅(qū)動(dòng)以及負(fù)載匹配。同步串行總線使能控制邏輯319在主控制器104的控制下，按照設(shè)定的時(shí)序開通同步總線驅(qū)動(dòng)器，以實(shí)現(xiàn)總線的時(shí)分復(fù)用。
利用本發(fā)明的視頻圖像實(shí)時(shí)處理器所組成的多通道視頻圖像實(shí)時(shí)處理系統(tǒng)如圖1所示，為了使本發(fā)明的視頻圖像實(shí)時(shí)處理器能適用于這種系統(tǒng)，上述視頻圖像實(shí)時(shí)處理器的高速同步串行總線接口310通過(guò)高速同步串行總線103與主控制器104連接，多個(gè)視頻圖像實(shí)時(shí)處理器102在主控制器104的指令下時(shí)分復(fù)用該總線。此總線用于傳輸圖像處理的結(jié)果(例如車流量、車輛速度、車輛長(zhǎng)度等交通信息)以及來(lái)自主控制器的視頻實(shí)時(shí)處理器控制命令，并不用于實(shí)時(shí)傳輸數(shù)字圖像。
圖1中所示系統(tǒng)要解決的一個(gè)關(guān)鍵問(wèn)題是在保證實(shí)時(shí)圖像存儲(chǔ)的同時(shí)能夠完成對(duì)圖像的實(shí)時(shí)運(yùn)算與處理。本設(shè)計(jì)的解決方案是基于以下的事實(shí)和要求(1)、以30幀/秒(NTSC制)或25幀/秒(PAL制)的速率捕捉圖像以滿足系統(tǒng)檢測(cè)精度所要求的時(shí)間分辨率；(2)、同一幀圖像的奇場(chǎng)和偶場(chǎng)圖像之間具有很強(qiáng)的時(shí)間相關(guān)性和空間相關(guān)性；(3)、盡可能減輕圖像存儲(chǔ)給第二DSP中央處理器帶來(lái)的負(fù)擔(dān)。
為此，本發(fā)明中采用了數(shù)字圖像緩沖存儲(chǔ)器307以及由復(fù)雜可編程邏輯器件302所實(shí)現(xiàn)的視頻存儲(chǔ)控制邏輯，將圖像存儲(chǔ)任務(wù)交給第二視頻解碼器308所驅(qū)動(dòng)的專用電路完成，在圖像進(jìn)行存儲(chǔ)操作時(shí)，不影響第二DSP中央處理器對(duì)已經(jīng)捕獲的圖像進(jìn)行運(yùn)算。圖6給出了這種設(shè)計(jì)的邏輯框圖，其中虛線框內(nèi)的抽樣控制器311、地址復(fù)位邏輯312、地址生成器313、時(shí)序匹配電路314、地址總線切換開關(guān)315以及數(shù)據(jù)總線切換開關(guān)316是地址譯碼、控制邏輯及數(shù)字視頻存儲(chǔ)控制邏輯電路302中的不同功能單元。
在圖6中，第二視頻解碼器308輸出的行同步信號(hào)、場(chǎng)同步信號(hào)、像素同步時(shí)鐘信號(hào)被送到抽樣控制器311，抽樣控制器選擇有效的像素同步時(shí)鐘并將其饋送到地址生成器313，地址生成器產(chǎn)生有效圖像點(diǎn)在數(shù)字圖像緩沖存儲(chǔ)器307中的地址，該地址通過(guò)地址總線切換開關(guān)315連接到數(shù)字圖像緩沖存儲(chǔ)器。同時(shí)，行同步信號(hào)、場(chǎng)同步信號(hào)、像素同步時(shí)鐘信號(hào)經(jīng)過(guò)適當(dāng)?shù)倪壿嫯a(chǎn)生數(shù)字圖像緩沖存儲(chǔ)器的寫信號(hào)和片選信號(hào)，將所選擇的有效初始圖像數(shù)據(jù)存儲(chǔ)到數(shù)字圖像緩沖存儲(chǔ)器中。當(dāng)一個(gè)圖像采樣周期結(jié)束時(shí)，行同步信號(hào)、場(chǎng)同步信號(hào)經(jīng)過(guò)地址復(fù)位邏輯312產(chǎn)生復(fù)位信號(hào)將地址生成器313復(fù)位，同時(shí)產(chǎn)生中斷信號(hào)通知第二DSP中央處理器301。第二DSP中央處理器響應(yīng)中斷后，將切換地址總線切換開關(guān)315和數(shù)據(jù)總線選擇開關(guān)316，接管數(shù)字圖像緩沖存儲(chǔ)器的訪問(wèn)權(quán)，將其中捕獲的圖像快速地傳輸?shù)綌?shù)據(jù)存儲(chǔ)器303中，當(dāng)傳輸結(jié)束時(shí)，第二DSP中央處理器釋放數(shù)字圖像緩沖存儲(chǔ)器，將控制權(quán)交還給第二視頻解碼器308。第二視頻解碼器開始進(jìn)行下一個(gè)采樣周期。在進(jìn)行下一個(gè)圖像采樣周期的同時(shí)，第二DSP中央處理器將對(duì)上一次采集的圖像進(jìn)行分析處理，從而獲得所需要的信息。可見，本發(fā)明的視頻圖像實(shí)時(shí)處理器中，圖像的處理過(guò)程與圖像的捕獲過(guò)程是獨(dú)立的，圖像的捕獲過(guò)程給第二DSP中央處理器301帶來(lái)的負(fù)擔(dān)非常小。圖中的時(shí)序匹配電路314用于補(bǔ)償控制信號(hào)和數(shù)據(jù)信號(hào)的時(shí)延。
本設(shè)備可以實(shí)時(shí)地檢測(cè)道路的交通狀況。在安裝和使用時(shí)，本設(shè)備不破壞路面，安裝簡(jiǎn)便，能夠?qū)崿F(xiàn)大區(qū)域檢測(cè)，維護(hù)費(fèi)用低，并且能夠根據(jù)使用的場(chǎng)合和攝像機(jī)的數(shù)量靈活配置系統(tǒng)的規(guī)模。本設(shè)備可以檢測(cè)車流量、車輛速度、車輛長(zhǎng)度、車道占有率、排隊(duì)、延誤、違章停車、超速、越線等交通信息，并將這些信息實(shí)時(shí)傳輸?shù)浇煌ㄖ笓]中心以便于及時(shí)進(jìn)行交通疏導(dǎo)，同時(shí)這些信息可以存入數(shù)據(jù)庫(kù)，為交通規(guī)劃和控制決策提供依據(jù)。
對(duì)于一個(gè)典型的十字路口，可以安裝4臺(tái)攝像機(jī)，安裝位置如圖7所示。這時(shí)可以配置成由一個(gè)主控制器和4個(gè)視頻圖像實(shí)時(shí)處理器組成的典型應(yīng)用系統(tǒng)，如圖8所示。其中，每臺(tái)攝像機(jī)101對(duì)應(yīng)連接到一個(gè)視頻圖像實(shí)時(shí)處理器102上，設(shè)備的RS232接口與筆記本電腦106連接，設(shè)備的視頻輸出端口也通過(guò)視頻接口設(shè)備105連接到筆記本電腦上，使用者可以通過(guò)筆記本電腦對(duì)設(shè)備的每個(gè)攝像機(jī)的檢測(cè)區(qū)域、檢測(cè)功能、檢測(cè)參數(shù)進(jìn)行設(shè)置，當(dāng)所有的攝像機(jī)被設(shè)置完畢后，可以通過(guò)筆記本電腦發(fā)送的指令啟動(dòng)采集設(shè)備工作。斷開RS232接口，設(shè)備便獨(dú)立運(yùn)行。所檢測(cè)的數(shù)據(jù)存儲(chǔ)到主控制器的FLASH存儲(chǔ)器中，或者通過(guò)網(wǎng)絡(luò)傳送到交通指揮中心。
當(dāng)對(duì)多個(gè)路口或路段進(jìn)行交通信息采集時(shí)，可以在每個(gè)檢測(cè)點(diǎn)安裝這樣的檢測(cè)設(shè)備，多個(gè)設(shè)備通過(guò)網(wǎng)絡(luò)連接到遠(yuǎn)程的交通指揮中心，由指揮中心的控制終端對(duì)每個(gè)系統(tǒng)、每個(gè)攝像機(jī)進(jìn)行設(shè)置，并且可以將通過(guò)網(wǎng)絡(luò)傳輸?shù)街笓]中心的數(shù)據(jù)進(jìn)行存儲(chǔ)、過(guò)濾、報(bào)警、發(fā)布，建立大范圍的交通信息采集與控制系統(tǒng)。
權(quán)利要求
1.一種視頻交通動(dòng)態(tài)信息采集設(shè)備，包括多個(gè)用于拍攝道路交通實(shí)時(shí)狀態(tài)的攝像機(jī)(101)，其特征在于，還包括與所述攝像機(jī)一一對(duì)應(yīng)連接、用于對(duì)與之連接的攝像機(jī)所輸出的視頻圖像進(jìn)行實(shí)時(shí)處理以獲得所需交通信息的多個(gè)視頻圖像實(shí)時(shí)處理器(102)；用于協(xié)調(diào)所述各個(gè)視頻圖像實(shí)時(shí)處理器的工作狀態(tài)并存儲(chǔ)所采集的交通信息的主控制器(104)；以及用于連接所述主控制器(104)與各個(gè)視頻圖像實(shí)時(shí)處理器(102)的總線背板，所述總線背板采用高速同步串行數(shù)據(jù)總線(103)，為主控制器與視頻圖像實(shí)時(shí)處理器之間的數(shù)據(jù)交換提供物理連接。
2.根據(jù)權(quán)利要求1所述的視頻交通動(dòng)態(tài)信息采集設(shè)備，其特征在于，所述視頻圖像實(shí)時(shí)處理器(102)包括與所述攝像機(jī)(101)連接的第二視頻解碼器(308)、用于對(duì)解碼后的初始圖像數(shù)據(jù)進(jìn)行處理以得到所需交通信息的第二中央處理器(301)、與所述第二中央處理器連接的數(shù)據(jù)存儲(chǔ)器(303)，以及與所述第二中央處理器連接用于輸出所采集的交通信息及數(shù)字視頻圖像的輸出接口(310)，其中，所述第二中央處理器采用高速的數(shù)字信號(hào)處理器，所述視頻圖像實(shí)時(shí)處理器中還包括用于存儲(chǔ)所述圖像解碼器(308)輸出的初始圖像數(shù)據(jù)的數(shù)字圖像緩沖存儲(chǔ)器(307)，并采用一個(gè)由復(fù)雜可編程邏輯器件組成的地址譯碼、控制邏輯及數(shù)字視頻存儲(chǔ)控制邏輯電路(302)作為接口與控制邏輯的執(zhí)行器件，所述地址譯碼、控制邏輯及數(shù)字視頻存儲(chǔ)控制邏輯電路(302)連接所述圖像解碼器(308)、數(shù)字圖像緩沖存儲(chǔ)器(307)及數(shù)據(jù)存儲(chǔ)器(303)，將所述高速的第二中央處理器(301)與所述第二圖像解碼器(308)及數(shù)字圖像緩沖存儲(chǔ)器(307)在控制時(shí)序上分開。
3.根據(jù)權(quán)利要求2所述的視頻交通動(dòng)態(tài)信息采集設(shè)備，其特征在于，所述地址譯碼、控制邏輯及數(shù)字視頻存儲(chǔ)控制邏輯電路(302)的內(nèi)部包括抽樣控制器(311)、地址復(fù)位邏輯(312)、地址生成器(313)、時(shí)序匹配電路(314)、地址總線切換開關(guān)(315)以及數(shù)據(jù)總線切換開關(guān)(316)，這些內(nèi)部器件在所述第二視頻解碼器(308)的控制下，可自動(dòng)將捕獲的初始圖像數(shù)據(jù)存儲(chǔ)到所述數(shù)字圖像緩沖存儲(chǔ)器(307)中，然后在所述第二中央處理器(301)的控制下將所述初始圖像數(shù)據(jù)快速傳送到所述數(shù)據(jù)存儲(chǔ)器(303)中。
4.根據(jù)權(quán)利要求3所述的視頻交通動(dòng)態(tài)信息采集設(shè)備，其特征在于，所述輸出接口(310)是高速同步串行總線接口，可用于連接所述高速同步串行總線(103)以輸出所采集的交通信息，并實(shí)現(xiàn)對(duì)所述高速同步串行總線的驅(qū)動(dòng)以及負(fù)載匹配。
5.根據(jù)權(quán)利要求1所述的視頻交通動(dòng)態(tài)信息采集設(shè)備，其特征在于，所述主控制器(104)包括采用高速數(shù)字信號(hào)處理器的第一中央處理器(201)；通過(guò)所述高速串行總線(103)連接到所述視頻圖像實(shí)時(shí)處理器(102)的高速同步串行總線接口(218)；通過(guò)視頻圖像實(shí)時(shí)處理器上的控制開關(guān)與所述攝像機(jī)(101)連接的第一視頻解碼器(204)；與第一視頻解碼器(204)和第一中央處理器(201)的輸出端連接、用于將所采集的交通信息疊加到當(dāng)前圖像上的數(shù)字視頻疊加控制單元(205)；以及與數(shù)字視頻疊加控制單元(205)的輸出端連接的視頻編碼器(206)；其中還采用一個(gè)與所述第一中央處理器(201)連接、由復(fù)雜可編程邏輯器件組成地址譯碼及內(nèi)部并行總線控制邏輯(202)，將所述第一中央處理器(201)與其它相對(duì)低速的單元隔離開。
6.根據(jù)權(quán)利要求5所述的視頻交通動(dòng)態(tài)信息采集設(shè)備，其特征在于，所述主控制器(104)中相對(duì)高速的單元包括與所述第一中央處理器連接的系統(tǒng)存儲(chǔ)器(207)；所述主控制器(104)中相對(duì)低速的單元包括與所述地址譯碼及內(nèi)部并行總線控制邏輯(202)連接的系統(tǒng)引導(dǎo)FLASH存儲(chǔ)器(208)、大容量FLASH數(shù)據(jù)存儲(chǔ)器(209)、內(nèi)部時(shí)鐘與看門狗邏輯(215)、系統(tǒng)內(nèi)部配置結(jié)構(gòu)檢測(cè)邏輯(216)、同步串行總線時(shí)分復(fù)用邏輯(217)、以及多功能外部接口單元(203)。
7.根據(jù)權(quán)利要求6所述的視頻交通動(dòng)態(tài)信息采集設(shè)備，其特征在于，所述多功能外部接口單元(203)上接有系統(tǒng)狀態(tài)指示邏輯(210)，還可連接RS232接口收發(fā)器(211)、RS485接口收發(fā)器(212)、紅外串行接口收發(fā)器(213)、通用并行數(shù)據(jù)接口收發(fā)器(214)中的任意一個(gè)或任意多個(gè)。
8.根據(jù)權(quán)利要求5所述的視頻交通動(dòng)態(tài)信息采集設(shè)備，其特征在于，所述數(shù)字視頻疊加控制單元(205)也采用復(fù)雜可編程邏輯器件來(lái)實(shí)現(xiàn)，其中，由與所述第一視頻解碼器(204)連接的行坐標(biāo)生成器(409)、列坐標(biāo)生成器(408)產(chǎn)生當(dāng)前圖像點(diǎn)的坐標(biāo)，并饋送到區(qū)域判定電路(407)，由其將當(dāng)前圖像點(diǎn)的坐標(biāo)與檢測(cè)區(qū)域邊界進(jìn)行比較從而判定該圖像點(diǎn)是否在檢測(cè)區(qū)域之內(nèi)，再根據(jù)判定結(jié)果將原數(shù)字視頻信號(hào)或疊加了所采集信息的視頻信號(hào)送入視頻編碼器(206)，完成圖像的疊加。
9.根據(jù)權(quán)利要求1所述的視頻交通動(dòng)態(tài)信息采集設(shè)備，其特征在于，所述高速同步串行數(shù)據(jù)總線(103)利用幀同步傳輸協(xié)議，在所述主控制器(104)與視頻圖像實(shí)時(shí)處理器(102)之間實(shí)現(xiàn)控制指令與數(shù)據(jù)的雙向傳輸，并利用同步串行總線時(shí)分復(fù)用邏輯(217)和同步串行總線使能控制邏輯(319)實(shí)現(xiàn)高速同步串行數(shù)據(jù)總線(103)的時(shí)分復(fù)用。
全文摘要
本發(fā)明涉及一種模塊化的視頻交通動(dòng)態(tài)信息采集設(shè)備，該設(shè)備通過(guò)攝像機(jī)(101)獲取被觀測(cè)區(qū)域的圖像，還包括與所述攝像機(jī)一一對(duì)應(yīng)連接、用于對(duì)與之連接的攝像機(jī)所輸出的視頻圖像進(jìn)行實(shí)時(shí)處理以獲得所需交通信息的多個(gè)視頻圖像實(shí)時(shí)處理器(102)；用于協(xié)調(diào)所述各個(gè)視頻圖像實(shí)時(shí)處理器的工作狀態(tài)并存儲(chǔ)所采集的交通信息的主控制器(104)；以及用于連接所述主控制器(104)與各個(gè)視頻圖像實(shí)時(shí)處理器(102)的總線背板，所述總線背板采用高速同步串行數(shù)據(jù)總線(103)，為主控制器與視頻圖像實(shí)時(shí)處理器之間的數(shù)據(jù)交換提供物理連接。本設(shè)備可以用于實(shí)時(shí)檢測(cè)和傳送車流量、車輛速度、占有率、車頭時(shí)距等交通信息。
文檔編號(hào)G08G1/065GK1466110SQ0213432
公開日2004年1月7日 申請(qǐng)日期2002年7月4日 優(yōu)先權(quán)日2002年7月4日
發(fā)明者劉建偉, 曹泉, 王鈞生, 李峰 申請(qǐng)人:深圳市哈工大交通電子技術(shù)有限公司