Dsp和fpga共用flash系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及圖像處理領(lǐng)域，特別涉及一種DSP和FPGA共用FLASH系統(tǒng)。
【背景技術(shù)】
[0002]為了滿足圖像的高速處理和傳輸?shù)囊?，人們已?jīng)在越來(lái)越多的場(chǎng)合應(yīng)用DSP (Digital Signal Processor，數(shù)字信號(hào)處理器)和 FPGA (Field Programmable GateArray,現(xiàn)場(chǎng)可編程門(mén)陣列)芯片相結(jié)合的方式。采用DSP+FPGA的數(shù)字硬件系統(tǒng)顯示出其優(yōu)越性，正越來(lái)越得到人們重視。當(dāng)硬件電路越來(lái)越趨向于小型化和高集成度的時(shí)候，盡量減少外圍電路就成了一個(gè)重要的課題。通常的做法是分別用各自的FLASH或者是EEPROM來(lái)存儲(chǔ)DSP和FPGA的程序，這樣就增大了硬件電路的尺寸，并且加大了電源的開(kāi)銷(xiāo)，當(dāng)然還有經(jīng)濟(jì)方面的耗費(fèi)。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型提供一種DSP和FPGA共用FLASH系統(tǒng)，在不增大硬件電路尺寸的情況下集成了 DSP和FPGA，降低成本。
[0004]本實(shí)用新型采用的技術(shù)方案是:
[0005]DSP和FPGA共用FLASH系統(tǒng)，包括DSP、FPGA和FLASH，所述DSP和FLASH之間通過(guò)異步總線將DSP與FPGA的I/O 口連接起來(lái)，所述FPGA與FLASH之間采用直接訪問(wèn)的方式連接，所述DSP通過(guò)程序和SN74AHC1G04芯片控制FLASH的觸發(fā)工作模式，所述DSP與FLASH的RP 口連接，所述DSP通過(guò)DSP_SYSTEM_RESET信號(hào)來(lái)控制FLASH和FPGA的RESET的時(shí)間和動(dòng)作順序。
[0006]優(yōu)選的，所述DSP和FLASH之間的聯(lián)系方式為雙向連接，數(shù)據(jù)相互傳輸。
[0007]作為優(yōu)選的，所述DSP和FPGA均無(wú)BOOT。
[0008]進(jìn)一步的，所述FPGA進(jìn)行自Β00Τ，然后FPGA與FLASH建立起地址訪問(wèn)關(guān)系，并計(jì)算復(fù)位的時(shí)長(zhǎng)，在規(guī)定的BOOT時(shí)長(zhǎng)后結(jié)束。
[0009]進(jìn)一步的，所述DSP通過(guò)BOOT程序來(lái)完成BOOT。
[0010]本實(shí)用新型的有益效果是:
[0011]本實(shí)用新型提供的DSP和FPGA共用一片外部存儲(chǔ)FLASH，系統(tǒng)進(jìn)行逐步、逐級(jí)的來(lái)實(shí)現(xiàn)DSP和FPGA共同訪問(wèn)外部存儲(chǔ)FLASH。
【附圖說(shuō)明】
[0012]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明。
[0013]圖1為本實(shí)用新型一種DSP和FPGA共用FLASH系統(tǒng)示意圖。
【具體實(shí)施方式】
[0014]以下結(jié)合附圖對(duì)本實(shí)用新型的實(shí)施例進(jìn)行詳細(xì)說(shuō)明，但是本實(shí)用新型可以由權(quán)利要求限定和覆蓋的多種不同方式實(shí)施。
[0015]如圖1所示，本實(shí)用新型公開(kāi)一種DSP和FPGA共用FLASH系統(tǒng)，包括DSP、FPGA和FLASH，所述DSP和FLASH之間通過(guò)異步總線將DSP與FPGA的I/O 口連接起來(lái)，所述DSP和FLASH之間的連接方式為雙向連接，數(shù)據(jù)可以相互傳輸，然而FPGA與FLASH之間采用直接訪問(wèn)的方式連接。
[0016]所述DSP通過(guò)程序和SN74AHC1G04芯片控制FLASH的觸發(fā)工作模式，DSP_SYSTEM_RESET與FLASH的RP 口連接，從而控制整個(gè)過(guò)程的BOOT順序和時(shí)間。
[0017]實(shí)施方式如下:
[0018](I)DSP 和 FPGA 均無(wú) BOOT。
[0019](2) FPGA進(jìn)行自Β00Τ，然后FPGA與FLASH建立起地址訪問(wèn)關(guān)系，并計(jì)算復(fù)位的時(shí)長(zhǎng)，在規(guī)定的BOOT時(shí)長(zhǎng)后結(jié)束，其目的是為了避開(kāi)DSP的BOOT。
[0020](3) DSP通過(guò)BOOT程序來(lái)完成BOOT。這個(gè)過(guò)程，DSP主要完成了 DSP通過(guò)FPGA來(lái)訪問(wèn)FLASH的地址訪問(wèn)。
[0021]以上所述的本實(shí)用新型方式，并不構(gòu)成對(duì)本實(shí)用新型保護(hù)范圍的限定。任何在本實(shí)用新型的精神和原則之內(nèi)所作的修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的權(quán)利要求保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.DSP和FPGA共用FLASH系統(tǒng)，其特征在于，包括DSP、FPGA和FLASH，所述DSP和FLASH之間通過(guò)異步總線將DSP與FPGA的I/O 口連接起來(lái)，所述FPGA與FLASH之間采用直接訪問(wèn)的方式連接，所述DSP通過(guò)程序和SN74AHC1G04芯片控制FLASH的觸發(fā)工作模式，所述DSP與FLASH的RP 口連接，所述DSP通過(guò)DSP_SYSTEM_RESET信號(hào)來(lái)控制FLASH和FPGA的RESET的時(shí)間和動(dòng)作順序。2.根據(jù)權(quán)利要求1所述DSP和FPGA共用FLASH系統(tǒng)，其特征在于，所述DSP和FLASH之間的聯(lián)系方式為雙向連接，數(shù)據(jù)相互傳輸。3.根據(jù)權(quán)利要求1所述DSP和FPGA共用FLASH系統(tǒng)，其特征在于，所述DSP和FPGA均無(wú)BOOT。4.根據(jù)權(quán)利要求1所述DSP和FPGA共用FLASH系統(tǒng)，其特征在于，所述FPGA進(jìn)行自BOOT,然后FPGA與FLASH建立起地址訪問(wèn)關(guān)系，并計(jì)算復(fù)位的時(shí)長(zhǎng)，在規(guī)定的BOOT時(shí)長(zhǎng)后結(jié)束。5.根據(jù)權(quán)利要求1所述DSP和FPGA共用FLASH系統(tǒng)，其特征在于，所述DSP通過(guò)BOOT程序來(lái)完成BOOT。
【專(zhuān)利摘要】本實(shí)用新型公開(kāi)一種DSP和FPGA共用FLASH系統(tǒng)，包括DSP、FPGA和FLASH，所述DSP和FLASH之間通過(guò)異步總線將DSP與FPGA的I/O口連接起來(lái)，所述FPGA與FLASH之間采用直接訪問(wèn)的方式連接，所述DSP通過(guò)程序和SN74AHC1G04芯片控制FLASH的觸發(fā)工作模式，所述DSP與FLASH的RP口連接，控制整個(gè)過(guò)程的BOOT順序和時(shí)間，本實(shí)用新型在不增大硬件電路尺寸的情況下集成了DSP和FPGA,從而降低了成本。
【IPC分類(lèi)】G06F15/167
【公開(kāi)號(hào)】CN204833266
【申請(qǐng)?zhí)枴緾N201520531133
【發(fā)明人】盧業(yè)青, 裴曉旭, 陳坤
【申請(qǐng)人】安徽唯嵩光電科技有限公司
【公開(kāi)日】2015年12月2日
【申請(qǐng)日】2015年7月20日