一種基于fpga的單sram實(shí)現(xiàn)乒乓算法的電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及紅外成像的實(shí)時(shí)矯正領(lǐng)域，特別是涉及用于大面積緩存數(shù)據(jù)實(shí)時(shí)圖像處理領(lǐng)域的基于FPGA的單SRAM實(shí)現(xiàn)乒乓算法的電路。
【背景技術(shù)】
[0002]基于FPGA的實(shí)時(shí)圖像處理方案，在紅外圖像采集過程中具有重要作用，彌補(bǔ)了紅外探測(cè)器性能不佳的現(xiàn)狀，增強(qiáng)了紅外圖像的可視度。
[0003]常用的圖像處理算法一一例如直方圖拉伸、DDE增強(qiáng)等，均是建立在整幅圖像信息的基礎(chǔ)上，在具體實(shí)現(xiàn)過程中，通常先將整幅圖像數(shù)據(jù)緩存到外部存儲(chǔ)空間，再對(duì)緩存數(shù)據(jù)進(jìn)行處理、輸出。
[0004]為了保持圖像處理過程的連續(xù)性，防止圖像處理任務(wù)對(duì)數(shù)據(jù)接收造成阻塞，常采用兩片存儲(chǔ)芯片交替工作的乒乓算法實(shí)現(xiàn)對(duì)圖像處理過程中的數(shù)據(jù)流控制。該方案中，兩片存儲(chǔ)芯片不僅增加了生產(chǎn)成本，而且占用了有限的I/O 口，增大了電路設(shè)計(jì)的難度。

【發(fā)明內(nèi)容】

[0005]本實(shí)用新型目的在于針對(duì)現(xiàn)有技術(shù)的缺陷提供一種成本低、資源利用率高的基于FPGA的單SRAM實(shí)現(xiàn)乒乓算法的電路。
[0006]本實(shí)用新型為實(shí)現(xiàn)上述目的，采用如下技術(shù)方案:
[0007]一種基于FPGA的單SRAM實(shí)現(xiàn)乒乓算法的電路，其特征在于:包括一片F(xiàn)PGA和一片SRAM ;所述FPGA包括第一模塊和第二模塊，所述SRAM包括第一地址塊和第二地址塊；所述兩個(gè)模塊和兩個(gè)地址塊之間通過I/O 口相互連接。
[0008]其進(jìn)一步特征在于:所述兩個(gè)模塊交替占用I/O 口。
[0009]所述第一地址塊和第二地址塊可以根據(jù)所需空間大小，可適當(dāng)調(diào)整該地址塊的大小。
[0010]所述第一地址塊和第二地址塊也可以均分所述SRAM空間大小。
[0011]進(jìn)一步的:上述第一模塊、第二模塊交替與第一地址塊或第二地址塊連接。
[0012]本實(shí)用新型提出了一種基于FPGA的單SRAM實(shí)現(xiàn)乒乓算法的電路，該電路僅需一片SRAM芯片即可滿足圖像處理對(duì)數(shù)據(jù)緩存的要求，實(shí)現(xiàn)乒乓算法的功能，在降低成本、節(jié)約資源及提高工程效率方面具有明顯效果。
【附圖說明】
[0013]圖1是本實(shí)用新型的硬件結(jié)構(gòu)圖。
[0014]圖2是本實(shí)用新型的工作流程圖。
[0015]圖3是本實(shí)用新型的一種實(shí)施例。
【具體實(shí)施方式】
[0016]下面將參考附圖詳細(xì)說明本實(shí)用新型的實(shí)施例。
[0017]圖1是本實(shí)用新型一種基于FPGA的單SRAM實(shí)現(xiàn)乒乓算法的電路圖。如圖1所示，該電路包括:一片F(xiàn)PGA 1、一片SRAM 2，并且FPGA I及SRAM 2通過I/O 口 3相連。
[0018]圖1中FPGAI中實(shí)例化的兩個(gè)模塊:第一模塊4、第二模塊5，兩模塊的作用是協(xié)調(diào)模塊間對(duì)于I/O 口 3的操作，防止不同模塊同時(shí)對(duì)I/O 口 3操作時(shí)產(chǎn)生冒險(xiǎn)，可根據(jù)不同的使用情況，填充額外的處理函數(shù)。當(dāng)標(biāo)志位6置位時(shí)，第一模塊4獲得I/O 口 3的使用權(quán)，當(dāng)標(biāo)志位7置位時(shí)，第二模塊5獲得I/O 口 3的使用權(quán)，運(yùn)行開始時(shí)標(biāo)志位6、7均置零，從而保證在兩模塊交替占用I/O 口 3的過程中，不會(huì)出現(xiàn)同時(shí)訪問I/O 口的危險(xiǎn)情況發(fā)生。
[0019]標(biāo)志位和時(shí)間片沒有必然的聯(lián)系，但是在一個(gè)時(shí)間片周期內(nèi)，兩個(gè)標(biāo)志位至少各置位一次，以保證模塊的并發(fā)運(yùn)行。標(biāo)志位由相應(yīng)模塊控制，因此在模塊不使用SRAM時(shí)應(yīng)主動(dòng)將標(biāo)志位置零，讓出SRAM的使用權(quán)，此時(shí)模塊依然可以繼續(xù)運(yùn)行，當(dāng)模塊需要占用SRAM時(shí)需先查詢另一模塊標(biāo)志位是否置位，僅當(dāng)另一模塊標(biāo)志位置零時(shí)，可以重新獲得SRAM使用權(quán)，并且需要立即將自身標(biāo)志位置位。
[0020]圖1中SRAM中具有兩個(gè)連續(xù)的第一地址塊8和第二地址塊9，根據(jù)所需空間大小，可適當(dāng)調(diào)整該地址塊的大小，實(shí)施例中采用等分SRAM地址空間的方法。將SRAM劃分不同的地址塊主要是模擬兩塊SRAM的功能，在大量數(shù)據(jù)處理的過程中起到數(shù)據(jù)緩存的作用，使功能模塊化。
[0021]圖2是本實(shí)用新型一種基于FPGA的單SRAM實(shí)現(xiàn)乒乓算法的電路的工作流程圖。如圖2所示，主要包括:10狀態(tài)1、11標(biāo)志位1、14狀態(tài)2、15標(biāo)志位2。
[0022]圖2中12、13、16、17表示模塊和地址塊的對(duì)應(yīng)關(guān)系，例如12表示在狀態(tài)I時(shí)第一模塊處理第一地址塊中的數(shù)據(jù)；13表示在狀態(tài)I時(shí)第二模塊處理第二地址塊中的數(shù)據(jù)。由于地址塊之間沒有交集，因此可以保證兩模塊同時(shí)對(duì)SRAM操作時(shí)的數(shù)據(jù)完整性。
[0023]圖2中11標(biāo)志位I表示10狀態(tài)I是否處理結(jié)束，如果處理結(jié)束，交換模塊和地址塊之間的對(duì)應(yīng)關(guān)系，否則繼續(xù)處理本地址塊中的數(shù)據(jù)；15標(biāo)志位2表示14狀態(tài)2是否處理結(jié)束，如果處理結(jié)束，交換模塊和地址塊之間的對(duì)應(yīng)關(guān)系，否則繼續(xù)處理本地址塊中的數(shù)據(jù)。
[0024]圖3是本實(shí)用新型在實(shí)時(shí)紅外圖像處理中的一種應(yīng)用實(shí)例:
[0025]圖3中步驟18是一塊紅外陣列，以單個(gè)像素點(diǎn)為單位，周期性的輸出采集到的紅外圖像。
[0026]圖3中步驟19是FPGA中實(shí)例化得第一模塊，該模塊在接收步驟18的輸出數(shù)據(jù)的同時(shí)，完成圖像的盲元補(bǔ)償、兩點(diǎn)矯正等數(shù)據(jù)預(yù)處理工作，并將處理后的圖像數(shù)據(jù)緩存到相應(yīng)的SRAM地址塊。
[0027]步驟19在處理數(shù)據(jù)的同時(shí)，統(tǒng)計(jì)圖像的直方圖，并在一幅圖像接收完成后將直方圖數(shù)據(jù)寫入SRAM，處理結(jié)束，交換地址塊對(duì)應(yīng)關(guān)系，轉(zhuǎn)到下一狀態(tài)。
[0028]圖3中步驟20是FPGA中實(shí)例化得第二模塊，該模塊在開始時(shí)，從SRAM讀取步驟19寫入的圖像直方圖數(shù)據(jù)，并根據(jù)該數(shù)據(jù)，完成對(duì)存儲(chǔ)在相應(yīng)地址塊中數(shù)據(jù)的圖像處理工作，例如直方圖拉伸等。
[0029]本實(shí)施例中采用的時(shí)間片大小為步驟18的像素輸出周期。當(dāng)有數(shù)據(jù)輸出時(shí)，步驟19首先占用SRAM，在將處理后的數(shù)據(jù)寫入到SRAM后，步驟20利用剩余的時(shí)間片占用SRAM，完成整幅圖像的數(shù)據(jù)處理工作。
[0030]圖3中步驟21完成圖像的顯示功能，負(fù)責(zé)將步驟20中處理完成的數(shù)據(jù)以圖像形式顯示在監(jiān)視器上。
[0031]本實(shí)用新型只是一個(gè)功能模塊，可嵌入到其他方案中使用，旨在解決在某些使用乒乓算法的實(shí)時(shí)圖像處理系統(tǒng)中對(duì)于兩塊SRAM的依賴，從而降低生產(chǎn)成本，提高工程效率。
【主權(quán)項(xiàng)】
1.一種基于FPGA的單SRAM實(shí)現(xiàn)乒乓算法的電路，其特征在于:包括一片F(xiàn)PGA和一片SRAM ;所述FPGA包括第一模塊和第二模塊，所述SRAM包括第一地址塊和第二地址塊；所述兩個(gè)模塊和兩個(gè)地址塊之間通過I/O 口相互連接。
2.根據(jù)權(quán)利要求1所述的基于FPGA的單SRAM實(shí)現(xiàn)乒乓算法的電路，其特征在于:所述兩個(gè)模塊交替占用I/O 口。
3.根據(jù)權(quán)利要求1所述的基于FPGA的單SRAM實(shí)現(xiàn)乒乓算法的電路，其特征在于:所述第一地址塊和第二地址塊空間大小不相等。
4.根據(jù)權(quán)利要求1所述的基于FPGA的單SRAM實(shí)現(xiàn)乒乓算法的電路，其特征在于:所述第一地址塊和第二地址塊均分所述SRAM空間大小。
5.根據(jù)權(quán)利要求1-4任一項(xiàng)所述的基于FPGA的單SRAM實(shí)現(xiàn)乒乓算法的電路，其特征在于:所述第一模塊、第二模塊交替與第一地址塊或第二地址塊連接。
【專利摘要】本實(shí)用新型公布了一種基于FPGA的單SRAM實(shí)現(xiàn)乒乓算法的電路，其特征在于：包括一片F(xiàn)PGA和一片SRAM；所述FPGA包括第一模塊和第二模塊，所述SRAM包括第一地址塊和第二地址塊；所述兩個(gè)模塊和兩個(gè)地址塊之間通過I/O口相互連接。本實(shí)用新型僅需一片SRAM芯片即可滿足圖像處理對(duì)數(shù)據(jù)緩存的要求，實(shí)現(xiàn)乒乓算法的功能，在降低成本、節(jié)約資源及提高工程效率方面具有明顯效果。
【IPC分類】G06T1-60
【公開號(hào)】CN204537238
【申請(qǐng)?zhí)枴緾N201520205086
【發(fā)明人】劉燕, 韋良忠, 連云川
【申請(qǐng)人】無錫艾立德智能科技有限公司
【公開日】2015年8月5日
【申請(qǐng)日】2015年4月7日