用于高基數(shù)乘法器電路的組合的加法器和預(yù)加法器的制造方法
【專利摘要】本發(fā)明涉及用于高基數(shù)乘法器電路的組合的加法器和預(yù)加法器。接受第一輸入值和第二輸入值，并且輸出(a)涉及該第一輸入值和第二輸入值的第一和數(shù)，以及(b)涉及第一輸入值和第二輸入值的第二和數(shù)的電路裝置包括第一加法器電路、第二加法器電路、壓縮器電路以及預(yù)處理級。該第一輸入值和第二輸入值被輸入到該第一加法器電路以提供第一和數(shù)。該第一輸入值和第二輸入值被輸入到預(yù)處理級以提供至壓縮器電路的輸入，壓縮器電路提供第一和第二經(jīng)壓縮的輸出信號，其又被輸入至第二加法器電路以提供第二和數(shù)。該預(yù)處理級可以包括將第一輸入值可編程地置零的電路裝置，從而使得第一和數(shù)能夠被可編程地設(shè)定到第二輸入值。
【專利說明】
用于高基數(shù)乘法器電路的組合的加法器和預(yù)加法器
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種能夠被用于使高基數(shù)乘法器的初始加法器與可選的預(yù)加法器進行組合的電路裝置。
【背景技術(shù)】
[0002]執(zhí)行數(shù)學運算的某些類型的電路可能要求多個加法器電路，諸如進位傳播加法器或行波進位加法器，這是低效的。例如，在對稱有限沖擊響應(yīng)(FIR)濾波器中，輸入可能在做乘法之前就相加，這減少了乘法器的數(shù)量。然而，該加法運算要求預(yù)加法器，并且然后乘法本身可以包括壓縮器以及隨后的另一加法器。提供多個加法器耗費了大量的集成電路器件面積，這在諸如現(xiàn)場可編程門陣列(FPGA)的可編程邏輯器件中特別重要。
[0003]此外，諸如在FIR濾波器中遇到的大數(shù)乘法問題，可能要求大的壓縮器樹。壓縮器樹的尺寸可以通過增加乘法器的基數(shù)來降低，但是這又可能要求輸入的非二次方操作，其不能夠通過簡單的移位來執(zhí)行(如針對二次方操作可以進行的那樣)，并且可能導(dǎo)致需要更多的加法器。

【發(fā)明內(nèi)容】

[0004]根據(jù)本發(fā)明的實施例，自身可能包括多個加法器(例如加法器-復(fù)用器-加法器結(jié)構(gòu))的加法器-乘法器-加法器結(jié)構(gòu)的初始加法器或預(yù)加法器可以通過提供壓縮器以及隨后的加法器(例如壓縮器-加法器-加法器結(jié)構(gòu))來簡化。并且因為加法器將是彼此相鄰的，所以它們可以被組合成單個加法器。
[0005]因此，根據(jù)本發(fā)明的實施例，提供了一種電路裝置，該電路裝置接受第一輸入值和第二輸入值，并且輸出(a)涉及第一輸入值和第二輸入值的第一和數(shù)，以及(b)涉及第一輸入值和第二輸入值的第二和數(shù)。該電路裝置包括第一加法器電路、第二加法器電路、壓縮器電路以及預(yù)處理級。該第一輸入值和第二輸入值被輸入到該第一加法器電路以提供第一和數(shù)。該第一輸入值和第二輸入值被輸入到預(yù)處理級以提供至壓縮器電路的輸入。壓縮器電路提供第一和第二經(jīng)壓縮的輸出信號。第一和第二經(jīng)壓縮的輸出信號被輸入至第二加法器電路以提供第二和數(shù)。
[0006]該預(yù)處理級可以包括將第一輸入值可編程地置零的電路裝置，從而使得第一和數(shù)能夠被可編程地設(shè)定到第二輸入值。
[0007]壓縮器電路可以包括用于處理相應(yīng)的位位置的相應(yīng)的分開的電路裝置。對于相應(yīng)的位位置，相應(yīng)的分開的電路裝置可以具有第一和第二輸入值中的每一個輸入值的相應(yīng)的位以及第一和第二輸入值中的每一個輸入值的相應(yīng)的下一更低有效位作為輸入，并且還可以包括組合第一和第二輸入值中的每一個輸入值的相應(yīng)的位的異或門。在用于相應(yīng)的位位置的相應(yīng)的分開的電路裝置中的異或門的輸出可以與用于下一更高有效位的位置的相應(yīng)的分開的電路裝置共享。
[0008]在用于相應(yīng)的位位置的相應(yīng)的分開的電路裝置中，第一和第二輸入值中的每一個輸入值的相應(yīng)的下一更低有效位可以是從用于下一更低有效位的位置的相應(yīng)的分開的電路裝置處借位的。
[0009]第一加法器電路可以包括前綴樹，該前綴樹具有第一和第二輸入值的相應(yīng)的位作為輸入，并提供用于每個位位置的相應(yīng)的進位值作為輸出。第一加法器電路還可以包括用于每個位位置的相應(yīng)的異或門，每個相應(yīng)的異或門具有用于該相應(yīng)的位位置的相應(yīng)的進位值、以及在用于該相應(yīng)的位位置的相應(yīng)的分開的電路裝置中的該異或門的該輸出作為輸入。
【附圖說明】
[0010]通過考慮下面的詳細描述并結(jié)合附圖，本發(fā)明的進一步的特點，其屬性和許多優(yōu)點是顯而易見的。在附圖中，相似的附圖標記始終指代類似的部件，并且其中:
[0011]圖1示出了數(shù)字信號處理(DSP)模塊的簡化表示；
[0012]圖2示出了可以被提供在DSP模塊的輸入級中以提供輸入和該輸入與‘3’的乘積的輸入處理電路裝置的示例；
[0013]圖3示出了根據(jù)本發(fā)明的實施例的輸入處理電路裝置；
[0014]圖4示出了壓縮器電路的一部分的內(nèi)部結(jié)構(gòu)的示例；
[0015]圖5不出了根據(jù)本發(fā)明的壓縮器電路的第一實施例的一部分的內(nèi)部結(jié)構(gòu)；
[0016]圖6示出了根據(jù)本發(fā)明的壓縮器電路的第二實施例的一部分的內(nèi)部結(jié)構(gòu)；
[0017]圖7示出了進位傳播加法器的內(nèi)部結(jié)構(gòu)的示例；
[0018]圖8示出了Kogge-Stone前綴樹的一部分；
[0019]圖9示出了根據(jù)本發(fā)明的進位傳播加法器的實施例的內(nèi)部結(jié)構(gòu)；
[°02°]圖10示出了在Kogge-Stone前綴樹的第一層中的每個節(jié)點處可以如何確定產(chǎn)生輸出和傳播輸出的不例；
[0021 ]圖11示出了在Kogge-Stone前綴樹的第一層之外的每個層中的每個節(jié)點處可以如何確定產(chǎn)生輸出和傳播輸出的示例；
[0022]圖12示出了圖10和圖11的產(chǎn)生和傳播結(jié)構(gòu)可以如何在根據(jù)本發(fā)明的實施例的特定情況中被組合；
[0023]圖13示出了圖12的產(chǎn)生和傳播結(jié)構(gòu)可以如何根據(jù)本發(fā)明的實施例被簡化;以及
[0024]圖14是采用體現(xiàn)本發(fā)明的可編程邏輯器件的示例性系統(tǒng)的簡化方框圖。
【具體實施方式】
[0025]下文中的討論將基于諸如FPGA的可編程集成電路器件的示例。然而，應(yīng)當注意，這里公開的主題可以被使用在任意類型的固定或可編程器件中。
[0026]圖1示出了數(shù)字信號處理(DSP)模塊100的簡化表示，該類型可以在許多類型的集成電路器件中找到，包括例如:諸如FPGA的可編程器件。DSP模塊100可以包括多個乘法器101以及隨后的加法器/累加器電路裝置102，加法器/累加器電路裝置102可以包括多個加法器112和寄存器122，以及在沒有進一步組合的情況下導(dǎo)出個體乘法結(jié)果的能力。此外，輸入級103可以包括各種類型的用于輸入信號的預(yù)乘法操作的電路，例如寄存器、移位器、復(fù)用器以及加法器(未示出)。
[0027]如上文討論的，可以期望增加乘法器101的基數(shù)。具有輸入X和Y的4-基數(shù)乘法器也將需要輸入2X和2Y。這樣的輸入能夠簡單地通過將X和Y向左移一位位置來提供。然而，通常被用于較高基數(shù)運算的8-基數(shù)乘法器，會要求不能通過移位提供的3X和3Y。
[0028]圖2示出了可以被提供在輸入級103中以在不使用另外的乘法器的情況下提供輸入和該輸入與‘ 3 ’的乘積兩者的輸入處理電路裝置200的示例。該示例進一步包括兩個輸入的預(yù)加法，這可以用于上面所討論的對稱濾波器實施方式中。因此，在圖2中示出的輸入A和B不應(yīng)被視作上文討論的輸入X和Y的等同物。相反，在圖2中的輸出對應(yīng)于輸入X或輸入Y ο也就是說，輸入X與輸入Y兩者都可以由這樣的電路裝置所處理。
[0029]加法器201將輸入A和B相加。乘法器202選擇和數(shù)211(A+B)或輸入B作為其輸入。因此，輸入處理電路裝置200的輸出212根據(jù)由復(fù)用器202所做的選擇而是(A+B)或B。輸出212還被路由至加法器203和移位器204兩者。移位器204將輸出212向左移一位，從而有效地將輸出202乘以‘2’。移位器輸出214通過加法器203與輸出212相加。因此，輸出213根據(jù)由復(fù)用器202所做的選擇而是3(A+B)或3B。
[0030]雖然輸入處理電路裝置200達到所期望的提供‘3’和另一輸入的乘積的結(jié)果，其中該輸入可以是單個數(shù)字或兩個相加的數(shù)字(如在對稱濾波器示例中的)，但是其加法器-復(fù)用器-加法器結(jié)構(gòu)效率低下，耗費了可觀的器件面積。
[0031]根據(jù)本發(fā)明的實施例的改進的輸入處理電路裝置300被示出在圖3中，并且包括壓縮器301以及隨后的兩個加法器320、303，加法器可以例如是進位傳播加法器。輸入處理電路裝置300還具有預(yù)處理級和與(AND)門305，預(yù)處理級包括移位器304以從輸入A和B提供輸入2A和2B，以及與門305用于提供復(fù)用器202的選擇功能。與門305具有第二輸入(未示出)，第二輸入使得與門305能夠通過將‘ O ’或‘ I’輸入到該第二輸入而被作為開關(guān)使用。
[0032]如果與門305被打開(通過將‘I’輸入到其第二輸入)，壓縮器301壓縮輸入2A、A、2B和B以提供表示3(A+B)的冗余形式的和數(shù)矢量311和進位矢量321，其通過進位傳播加法器302相加以提供輸出3(A+B)。如果與門305被關(guān)閉(通過將‘0’輸入到其第二輸入，由此將‘A’輸入可編程地置零)，加法器302提供輸出3B。
[0033]同時，如果與門305被打開，則加法器303提供輸出A+B，而如果與門305被關(guān)閉，則加法器303提供輸出B。盡管加法器303可以是上文提及的標準進位傳播加法器，但是其可以如在下文中更加詳細地討論的那樣被更改。這樣的更改可以要求A異或(XOR)B的輸入，其可選地可以由壓縮器301以在下文中描述的方式在331處提供。
[0034]在圖3中示出的結(jié)構(gòu)以更有效的壓縮器-和-并聯(lián)-加法器的結(jié)構(gòu)取代了在圖2中的加法器-復(fù)用器-加法器的結(jié)構(gòu)。根據(jù)本發(fā)明的實施例的進一步的實施方式，該電路裝置可以更加有效。
[0035]圖4示出了根據(jù)已知的壓縮器結(jié)構(gòu)的、如圖3中的、用于將四個輸入相加的4-2壓縮器的三個位401、402、403的內(nèi)部結(jié)構(gòu)的示例。雖然在圖3中示出的壓縮器架構(gòu)相對有效，但是可以針對在此討論的特定運算而改進效率，因為輸入的關(guān)系使得相鄰的位位置共享特定的輸入。例如，異或門411和422具有相同的輸入。因此，在圖5中示出的結(jié)構(gòu)500中，異或門411由于連接501而可以被消除。類似地，異或門412和423具有相同的輸入，意味著在結(jié)構(gòu)500中，異或門412由于連接502而可以被消除。并且，異或門413與在右邊(在附圖的方向中)的下一位中的不可見的異或門共享輸入，使得異或門413由于連接503而可以被消除。以同樣的方式，連接504可以消除左邊的下一位的不可見的異或門。
[0036]在圖6中示出的進一步的優(yōu)化中，在之前的段落中涉及的公共輸入可以由連接601、602、603、604來取代。具體地，代替將Ax-!和仏―!輸入到兩個位401,402, Αχ-ι?ΡΒχ-ιπ:以被輸入到位402并且由導(dǎo)體601被傳導(dǎo)至位401。類似地，代替將Αχ—2和Βχ—2輸入到兩個位402、403，ΑΧ—2和Βχ—2可以被輸入到位403并且由導(dǎo)體602被傳導(dǎo)至位402。類似地，導(dǎo)體603可以將不可見的Αχ-3和Βχ-3輸入從位403的右邊的不可見的位帶到位403，以及導(dǎo)體604可以將Ax和Bx輸入從位401帶到位401的左邊的不可見的位。
[0037]如上文描述的，圖3包括兩個進位傳播加法器302、303，其中的一個(進位傳播加法器302)將表示3(Α+Β)(或3Β)的和數(shù)和進位矢量相加，以及其中一個(進位傳播加法器303)將A與B相加。常規(guī)的、具有輸入X和Y的加法器可具有如圖7所示出的結(jié)構(gòu)700，其中Μ(710)以及Ν(720)的各個位被輸入到前綴樹701 (在圖8中示出了Kogge-Stone前綴樹800，盡管許多其他的前綴樹架構(gòu)可以是適合的并且可以被使用;前綴樹的架構(gòu)的選擇可以取決于特定的設(shè)計)以提供進位輸出71UM(710)以及Ν(720)的位還通過異或門702被異或在一起，并且該異或結(jié)果712通過具有進位輸出711的異或門703被進一步異或。在圖3中的在壓縮器之后的進位傳播加法器的情況下，各種輸入會分別是和數(shù)和進位輸出S和C的位。
[0038]根據(jù)本發(fā)明的另一個實施例，進位傳播加法器303可以通過消除異或門702來簡化，因為用于A+B計算的異或的結(jié)果已經(jīng)在壓縮器301中異或門421、422、423處是可用的。因此，進位傳播加法器303會具有在圖9中示出的結(jié)構(gòu)，其中各個M和N輸入將分別是A和B的位(參閱在圖6中的Αχ?+Βχ+Αχ?Βχ-2等)，并且各個P會是A異或B的位(參閱在圖6中的ΑΒχ、ΑΒχ-1、ΑΒΧ-2等)ο
[0039]本發(fā)明的另一實施例依賴于這樣的事實，即進位傳播加法器203具有相對于彼此已知的關(guān)系，也就是，第二輸入是第一輸入的兩倍或，換言之，第二輸入是向左移一位的第一輸入。因此，第二輸入的每個位位置可以由第一輸入的下一最左邊的位位置來表示，或第一輸入的每個位位置可以由第二輸入的下一最右邊的位位置來表示。根據(jù)該實施例，進位傳播加法器203可以通過改變其如下文所討論的前綴樹來簡化。
[0040]再次參考在圖8中示出的Kogge-Stone前綴樹800，圖8中的每個點表示產(chǎn)生節(jié)點和傳播節(jié)點。通常，傳播節(jié)點不是輸出，而產(chǎn)生節(jié)點提供被輸入到異或門703的進位輸出711，如圖7所示。圖10示出了在前綴樹800的第一行中使用的結(jié)構(gòu)的示例。在該第一行中的每個位位置處的兩個輸入位被用于創(chuàng)建產(chǎn)生輸出1011以及傳播輸出1 21。如圖1O所示，產(chǎn)生輸出1011可以在1010處通過對兩個輸入求與創(chuàng)建，以及傳播輸出1021可以在1020處通過對兩個輸入求或創(chuàng)建。圖10被繪制成示出了具有輸入X2和￥2的位位置2的示例，但是對于(具有輸入乂?和￥?的)任意位位置也是相同的。
[0041 ]在前綴樹800中的每個后續(xù)的節(jié)點可以包括如在圖11中所示出的結(jié)構(gòu)以使用圖11的邏輯結(jié)構(gòu)來計算其產(chǎn)生輸出1111和其傳播輸出1121。(在圖10和11中，索引-_(0，Ν，Ν+1)一指代前綴樹800的層一也就是，在圖8中的行中，其中頂行具有索引O-以及下標指代位位置一也就是在圖8中的列中，最右邊的行是位位置O。如之前在上文中指出的，圖10表示任意位位置η，其中示出η = 2。類似地，圖11表示任意位位置X，其不同于圖10中的輸入X。)。
[0042]在其中Χ+Υ=Α+2Α的情況下，這些結(jié)構(gòu)能夠被簡化。為了避免混淆，令A(yù) = C，使得A+2A = C+(C〈〈1)，(其中“〈〈”表示向左移位操作，其對于二進制數(shù)來說等價于乘以2)。在這樣的加法運算中，兩個輸出的位位置將排列成以下情況:
[0043]C5 C4 C3 C2
[0044]C5 C4 C3 C2
[0045]應(yīng)當注意，在該示例中，雖然僅僅示出了每個輸入的四個位(從(:5至(:2)，但是位向右延伸至第O個位，位向左延伸至所要求的最高位。由此，可以看出在圖10中的任意XnJr^入的對變?yōu)镃n Xn-U
[0046]然后以位位置n = 5作為示例，并且將毹以及A4(如上文說明A = C)輸入至用于前綴樹800的行O的在圖10中示出的結(jié)構(gòu)，并且然后將該結(jié)構(gòu)代入到在圖11中示出的用于前綴樹800的行I的結(jié)構(gòu)中，產(chǎn)生在圖12中示出的邏輯結(jié)構(gòu)，用于針對行O和行I的組合的位位置η =
5。簡化圖12中的邏輯結(jié)構(gòu)生成圖13的邏輯結(jié)構(gòu)。因此，對于加法器的兩個輸入是數(shù)字以及該數(shù)字的兩倍的情況，那么在器件面積的方面，隨后可以將前綴樹的初始行顯著地減少到圖13的結(jié)構(gòu)。
[0047]如從圖8可以看出的，Kogge-Stone前綴樹在其較早的行中相較于在其較晚的行中具有更多的節(jié)點。將理解，在加法器使用Kogge-Stone前綴樹或具有相似架構(gòu)的任意前綴樹來構(gòu)建的情況下，根據(jù)在圖1 O-圖13中實施的實施例的初始行的簡化能夠?qū)⒂汕熬Y樹所耗費的整個器件面積減少大約在15%至25%之間，這取決于所使用的特定的前綴樹架構(gòu)。
[0048]因此，看出，針對實施特定類型的算術(shù)運算，諸如在用于乘法器的加法運算和預(yù)加法運算之間的選擇，加法器電路裝置基于邏輯簡化或共享邏輯可以被提供為具有減小的面積。
[0049]被配置為包括根據(jù)本發(fā)明的任意實施方式的算術(shù)電路裝置PLD180可以被使用在許多類型的電子器件中。一個可能的應(yīng)用是在圖14示出的示例性的數(shù)據(jù)處理系統(tǒng)1800中。數(shù)據(jù)處理系統(tǒng)1800可以包括以下組件中的一個或多個:處理器1801;存儲器1802; I/O電路裝置1803;以及外圍設(shè)備1804。這些組件通過系統(tǒng)總線1805耦合在一起并且被構(gòu)造在包含在終端用戶系統(tǒng)1807中的電路板1806上。
[0050]系統(tǒng)1800能夠被使用在廣泛的多種應(yīng)用中，諸如計算機網(wǎng)絡(luò)、數(shù)據(jù)網(wǎng)絡(luò)、儀器、視頻處理、數(shù)據(jù)信號處理、遠程無線電頭(RRH)、或在其中使用可編程的或可重新編程的邏輯的優(yōu)點是能夠期望的任意其他的應(yīng)用。PLD 180能夠被用于執(zhí)行多種不同的邏輯功能。例如，PLD 180能夠被配置為處理器或控制器，其與處理器1801協(xié)同工作。PLD 180也可以被用作仲裁器以對至系統(tǒng)1800的共享資源的訪問進行仲裁。在又一實施例中，PLD 180能夠配置為在處理器1801和在系統(tǒng)1800中的其他組件中一個組件之間的接口。應(yīng)當注意，系統(tǒng)1800僅僅是示例性的，本發(fā)明的真正范圍和精神應(yīng)當通過下面的權(quán)利要求來指明。
[0051]不同的技術(shù)能夠被用于實施如上文描述的以及結(jié)合本發(fā)明的PLD180。
[0052]將理解，前述部分僅僅說明本發(fā)明的原理，并且本領(lǐng)域的技術(shù)人員能夠在不背離本發(fā)明的范圍和精神的情況下做出修改。例如，本發(fā)明的各個元件能夠以任意的所期望的數(shù)量和/或布置被提供在PLD上。本領(lǐng)域的技術(shù)人員應(yīng)當理解，本發(fā)明能夠通過除了在此描述的實施例之外的實施例來實現(xiàn)，這里描述的實施例被提出僅僅是處于說明的目的而非限制，并且本發(fā)明僅由下面的權(quán)利要求所限定。
[0053]電路裝置可以接受第一輸入值和第二輸入值并且輸出涉及所述第一輸入值和所述第二輸入值的第一和數(shù)，以及涉及所述第一輸入值和所述第二輸入值的第二和數(shù)。該電路裝置可以包括第一加法器電路、第二加法器電路、壓縮器電路以及預(yù)處理級，其中所述第一輸入值和所述第二輸入值被輸入到所述第一加法器電路以提供所述第一和數(shù)，所述第一輸入值和所述第二輸入值被輸入到所述預(yù)處理級以提供至所述壓縮器電路的輸入，所述壓縮器電路提供第一經(jīng)壓縮的輸出信號和第二經(jīng)壓縮的輸出信號，并且所述第一經(jīng)壓縮的輸出信號和所述第二經(jīng)壓縮的輸出信號被輸入至所述第二加法器電路以提供所述第二和數(shù)。
[0054]在一些實施例中，所述第一加法器電路以及所述第二加法器電路是進位傳播加法器。
[0055]根據(jù)一些實施例，所述預(yù)處理級可以包括將所述第一輸入值可編程地置零的電路裝置，從而所述第一和數(shù)能夠被可編程地設(shè)定到所述第二輸入值。
[0056]在一些實施例中，將所述第一輸入值可編程地置零的所述電路裝置包括具有所述第一輸入值和接地作為輸入的與門。
[0057]根據(jù)一些實施例，所述預(yù)處理級可以包括使所述第一輸入值和所述第二輸入值中的每一個輸入值加倍以與所述第一輸入值和所述第二輸入值一起輸入到所述壓縮器電路的電路裝置，從而所述第二和數(shù)是所述第一和數(shù)的三倍。
[0058]在一些實施例中，所述壓縮器電路可以包括用于處理相應(yīng)的位位置的相應(yīng)的分開的電路裝置。對于相應(yīng)的位位置，所述相應(yīng)的分開的電路裝置具有所述第一輸入值和所述第二輸入值中的每一個輸入值的相應(yīng)的位、以及所述第一輸入值和所述第二輸入值中的每一個輸入值的相應(yīng)的下一更低有效位作為輸入，以及進一步包括組合所述第一輸入值和所述第二輸入值中的每一個輸入值的所述相應(yīng)的位的異或門。在用于所述相應(yīng)的位位置的所述相應(yīng)的分開的電路裝置中的所述異或門的輸出與用于下一更高有效位位置的相應(yīng)的分開的電路裝置共享。
[0059]在一些實施例中，在用于所述相應(yīng)的位位置的所述相應(yīng)的分開的電路裝置中，所述第一輸入值和所述第二輸入值中的每一個輸入值的所述相應(yīng)的下一更低有效位位從用于下一更低有效位位置的相應(yīng)的分開的電路裝置借位。
[0060]根據(jù)一些實施例，所述第一加法器電路可以包括前綴樹，所述前綴樹具有所述第一輸入值和所述第二輸入值的相應(yīng)的位作為輸入，并且提供用于每個位位置的相應(yīng)的進位值作為輸出；以及用于所述每個位位置的相應(yīng)的異或門，每個相應(yīng)的異或門具有用于所述相應(yīng)的位位置的所述相應(yīng)的進位值、以及在用于所述相應(yīng)的位位置的所述相應(yīng)的分開的電路裝置中的所述異或門的所述輸出作為輸入。
[0061 ] 在一些實施例中，所述前綴樹是Kogge-Stone前綴樹。
[0062]用于具有彼此已知的關(guān)系的兩個輸入值的加法器電路裝置可以包括:用于每個位位置的相應(yīng)的輸入異或門，每個相應(yīng)的輸入異或門具有所述輸入值的相應(yīng)的位作為輸入；前綴樹，具有所述輸入值的相應(yīng)的位作為輸入，并且提供用于每個位位置的相應(yīng)的進位值作為輸出；以及用于每個位位置的相應(yīng)的輸出異或門，每個相應(yīng)的輸出異或門具有用于所述相應(yīng)的位位置的所述相應(yīng)的進位值、以及所述相應(yīng)的輸入異或門的所述輸出作為輸入；其中所述前綴樹根據(jù)所述已知的關(guān)系進行自定義。
[0063]根據(jù)一些實施例，所述已知的關(guān)系包括所述輸入值中的一個輸入值是所述輸入值中的另一輸入值的兩倍；以及根據(jù)所述已知的關(guān)系自定義所述前綴樹包括基于所述輸入值中的所述一個輸入值的每個相應(yīng)的位與所述輸入值中的所述另一輸入值的相應(yīng)的下一更低有效位相同來構(gòu)建所述前綴樹的初始層。
[0064]在一些實施例中，所述初始層的所述構(gòu)建包括折疊(collapse)所述前綴樹的第一層和第二層。
[0065]根據(jù)一些實施例，所述前綴樹基于Kogge-Stone前綴樹。
[0066]電路裝置可以接受第一輸入值和第二輸入值并且輸出涉及所述第一輸入值和所述第二輸入值的第一和數(shù)，以及涉及所述第一輸入值和所述第二輸入值的第二和數(shù)。所述電路裝置可以包括第一加法器電路;第二加法器電路;壓縮器電路；以及預(yù)處理級，所述預(yù)處理級包括將所述第一輸入值可編程地置零的電路裝置;從而所述第一和數(shù)能夠被可編程地設(shè)定到所述第二輸入值，以及所述第二和數(shù)可編程為獨立于所述第一輸入值。
[0067]根據(jù)一些實施例，將所述第一輸入置零的所述電路裝置包括具有所述第一輸入值和接地作為輸入的與門。
[0068]在一些實施例中，所述第一輸入值和所述第二輸入值被輸入到所述第一加法器電路以提供所述第一和數(shù);所述第一輸入值和所述第二輸入值被輸入到所述預(yù)處理級以提供至所述壓縮器電路的輸入，所述壓縮器電路提供第一經(jīng)壓縮的輸出信號和第二經(jīng)壓縮的輸出信號;所述第一經(jīng)壓縮的輸出信號和所述第二經(jīng)壓縮的輸出信號被輸入至所述第二加法器電路以提供所述第二和數(shù)。
[0069]根據(jù)一個實施例，所述第一加法器電路以及所述第二加法器電路是進位傳播加法器。
[0070]根據(jù)一個實施例，所述預(yù)處理級包括使所述第一輸入值和所述第二輸入值中的每一個輸入值加倍以與所述第一輸入值和所述第二輸入值一起輸入到所述壓縮器電路的電路裝置;從而所述第二和數(shù)是所述第一和數(shù)的三倍。
[0071]在一個實施例中，所述壓縮器電路包括用于處理相應(yīng)的位位置的相應(yīng)的分開的電路裝置;對于相應(yīng)的位位置，所述相應(yīng)的分開的電路裝置具有所述第一輸入值和所述第二輸入值中的每一個輸入值的相應(yīng)的位、以及所述第一輸入值和所述第二輸入值中的每一個輸入值的相應(yīng)的下一更低有效位作為輸入，以及進一步包括組合所述第一輸入值和所述第二輸入值中的每一個輸入值的所述相應(yīng)的位的異或門；以及在用于所述相應(yīng)的位位置的所述相應(yīng)的分開的電路裝置中的所述異或門的輸出與用于下一更高有效位位置的相應(yīng)的分開的電路裝置共享。
[0072]根據(jù)一個實施例，在用于所述相應(yīng)的位位置的所述相應(yīng)的分開的電路裝置中，所述第一輸入值和所述第二輸入值中的每一個輸入值的所述相應(yīng)的下一更低有效位從用于下一更低有效位位置的相應(yīng)的分開的電路裝置借位。
[0073]在一個實施例中，所述第一加法器電路包括前綴樹，所述前綴樹具有所述第一輸入值和所述第二輸入值的相應(yīng)的位作為輸入，并且提供用于每個位位置的相應(yīng)的進位值作為輸出；以及用于所述每個位位置的相應(yīng)的異或門，每個相應(yīng)的異或門具有用于所述相應(yīng)的位位置的所述相應(yīng)的進位值、以及在用于所述相應(yīng)的位位置的所述相應(yīng)的分開的電路裝置中的所述異或門的所述輸出作為輸入。
[0074]在一個實施例中，所述前綴樹為Kogge-Stone前綴樹。
【主權(quán)項】
1.一種電路裝置，所述電路裝置接受第一輸入值和第二輸入值并且輸出(a)涉及所述第一輸入值和所述第二輸入值的第一和數(shù)，以及(b)涉及所述第一輸入值和所述第二輸入值的第二和數(shù)，所述電路裝置包括: 第一加法器電路； 第二加法器電路； 壓縮器電路；以及 預(yù)處理級;其中: 所述第一輸入值和所述第二輸入值被輸入到所述第一加法器電路以提供所述第一和數(shù)； 所述第一輸入值和所述第二輸入值被輸入到所述預(yù)處理級以提供至所述壓縮器電路的輸入，所述壓縮器電路提供第一經(jīng)壓縮的輸出信號和第二經(jīng)壓縮的輸出信號； 所述第一經(jīng)壓縮的輸出信號和所述第二經(jīng)壓縮的輸出信號被輸入至所述第二加法器電路以提供所述第二和數(shù)。2.根據(jù)權(quán)利要求1所述的電路裝置，其中所述第一加法器電路以及所述第二加法器電路是進位傳播加法器。3.根據(jù)權(quán)利要求1所述的電路裝置，其中: 所述預(yù)處理級包括將所述第一輸入值可編程地置零的電路裝置;從而: 所述第一和數(shù)能夠被可編程地設(shè)定到所述第二輸入值。4.根據(jù)權(quán)利要求1所述的電路裝置，其中: 所述預(yù)處理級包括使所述第一輸入值和所述第二輸入值中的每一個輸入值加倍以與所述第一輸入值和所述第二輸入值一起輸入到所述壓縮器電路的電路裝置;從而: 所述第二和數(shù)是所述第一和數(shù)的三倍。5.根據(jù)權(quán)利要求1所述的電路裝置，其中: 所述壓縮器電路包括用于處理相應(yīng)的位位置的相應(yīng)的分開的電路裝置； 對于相應(yīng)的位位置，所述相應(yīng)的分開的電路裝置具有所述第一輸入值和所述第二輸入值中的每一個輸入值的相應(yīng)的位、以及所述第一輸入值和所述第二輸入值中的每一個輸入值的相應(yīng)的下一更低有效位作為輸入，以及進一步包括組合所述第一輸入值和所述第二輸入值中的每一個輸入值的所述相應(yīng)的位的異或門；以及 在用于所述相應(yīng)的位位置的所述相應(yīng)的分開的電路裝置中的所述異或門的輸出與用于下一更高有效位位置的相應(yīng)的分開的電路裝置共享。6.根據(jù)權(quán)利要求5所述的電路裝置，其中在用于所述相應(yīng)的位位置的所述相應(yīng)的分開的電路裝置中，所述第一輸入值和所述第二輸入值中的每一個輸入值的所述相應(yīng)的下一更低有效位從用于下一更低有效位位置的相應(yīng)的分開的電路裝置借位。7.根據(jù)權(quán)利要求5所述的電路裝置，其中所述第一加法器電路包括: 前綴樹，所述前綴樹具有所述第一輸入值和所述第二輸入值的相應(yīng)的位作為輸入，并且提供用于每個位位置的相應(yīng)的進位值作為輸出；以及 用于每個位位置的相應(yīng)的異或門，每個相應(yīng)的異或門具有用于所述相應(yīng)的位位置的所述相應(yīng)的進位值、以及在用于所述相應(yīng)的位位置的所述相應(yīng)的分開的電路裝置中的所述異或門的所述輸出作為輸入。8.根據(jù)權(quán)利要求7所述的電路裝置，其中所述前綴樹是Kogge-Stone前綴樹。9.一種電路裝置，所述電路裝置接受第一輸入值和第二輸入值并且輸出(a)涉及所述第一輸入值和所述第二輸入值的第一和數(shù)，以及(b)涉及所述第一輸入值和所述第二輸入值的第二和數(shù)，所述電路裝置包括: 第一加法器電路； 第二加法器電路； 壓縮器電路；以及 預(yù)處理級，包括將所述第一輸入值可編程地置零的電路裝置;從而: 所述第一和數(shù)能夠被可編程地設(shè)定到所述第二輸入值，以及所述第二和數(shù)可編程為獨立于所述第一輸入值。10.根據(jù)權(quán)利要求9所述的電路裝置，其中將所述第一輸入值置零的所述電路裝置包括具有所述第一輸入值和接地作為輸入的與門。11.根據(jù)權(quán)利要求9所述的電路裝置，其中: 所述第一輸入值和所述第二輸入值被輸入到所述第一加法器電路以提供所述第一和數(shù)； 所述第一輸入值和所述第二輸入值被輸入到所述預(yù)處理級以提供至所述壓縮器電路的輸入，所述壓縮器電路提供第一經(jīng)壓縮的輸出信號和第二經(jīng)壓縮的輸出信號； 所述第一經(jīng)壓縮的輸出信號和所述第二經(jīng)壓縮的輸出信號被輸入至所述第二加法器電路以提供所述第二和數(shù)。12.根據(jù)權(quán)利要求9所述的電路裝置，其中: 所述預(yù)處理級包括使所述第一輸入值和所述第二輸入值中的每一個輸入值加倍以與所述第一輸入值和所述第二輸入值一起輸入到所述壓縮器電路的電路裝置;從而: 所述第二和數(shù)是所述第一和數(shù)的三倍。13.根據(jù)權(quán)利要求9所述的電路裝置，其中: 所述壓縮器電路包括用于處理相應(yīng)的位位置的相應(yīng)的分開的電路裝置； 對于相應(yīng)的位位置，所述相應(yīng)的分開的電路裝置具有所述第一輸入值和所述第二輸入值中的每一個輸入值的相應(yīng)的位、以及所述第一輸入值和所述第二輸入值中的每一個輸入值的相應(yīng)的下一更低有效位作為輸入，以及進一步包括組合所述第一輸入值和所述第二輸入值中的每一個輸入值的所述相應(yīng)的位的異或門；以及 在用于所述相應(yīng)的位位置的所述相應(yīng)的分開的電路裝置中的所述異或門的輸出與用于下一更高有效位位置的相應(yīng)的分開的電路裝置共享。14.根據(jù)權(quán)利要求13所述的電路裝置，其中在用于所述相應(yīng)的位位置的所述相應(yīng)的分開的電路裝置中，所述第一輸入值和所述第二輸入值中的每一個輸入值的所述相應(yīng)的下一更低有效位從用于下一更低有效位位置的相應(yīng)的分開的電路裝置借位。15.根據(jù)權(quán)利要求13所述的電路裝置，其中所述第一加法器電路包括: 前綴樹，所述前綴樹具有所述第一輸入值和所述第二輸入值的相應(yīng)的位作為輸入，并且提供用于每個位位置的相應(yīng)的進位值作為輸出；以及 用于每個位位置的相應(yīng)的異或門，每個相應(yīng)的異或門具有用于所述相應(yīng)的位位置的所述相應(yīng)的進位值、以及在用于所述相應(yīng)的位位置的所述相應(yīng)的分開的電路裝置中的所述異 或門的所述輸出作為輸入。
【文檔編號】G06F7/505GK106020768SQ201610179348
【公開日】2016年10月12日
【申請日】2016年3月25日
【發(fā)明人】M·朗哈默
【申請人】阿爾特拉公司