一種喚醒閾值自校正電路系統(tǒng)及其方法
【專利摘要】本發(fā)明公開了一種喚醒閾值自校正電路系統(tǒng)，包括：微處理器，喚醒閾值選通電路，喚醒電路，外圍輸入電路；喚醒閾值選通電路受微處理器控制進行喚醒閾值檔位切換，若在預(yù)定時間內(nèi)，微處理器未檢測到喚醒電路輸出有效的高電平喚醒信號，則確定當前檔位的喚醒閾值無法完成喚醒工作，微處理器對喚醒閾值選通電路當前的喚醒閾值檔位進行切換；若在預(yù)定時間內(nèi)，微處理器檢測到喚醒電路輸出有效的高電平喚醒信號，則確定當前檔位的喚醒閾值能夠完成喚醒工作，對當前喚醒閾值檔位進行儲存，根據(jù)儲存的喚醒閾值計算校正后的喚醒閾值，即可完成對喚醒電路喚醒閾值的校正。該系統(tǒng)可以快速的對設(shè)置的喚醒閾值進行校正。該發(fā)明還提供了一種喚醒閾值自校正方法。
【專利說明】
_種喚醒閾值自校正電路系統(tǒng)及其方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明屬于電子電路領(lǐng)域，特別涉及一種喚醒閾值自校正電路系統(tǒng)及其方法。
【背景技術(shù)】
[0002] 目前，磁條卡被廣泛的應(yīng)用于各個領(lǐng)域，如銀行卡、身份識別卡或者購物卡等。磁 條卡上記錄了一系列采用F2F編碼的二進制數(shù)據(jù)，這些數(shù)據(jù)包含了卡號和身份識別等信息。 磁條卡刷卡時會將卡片上的磁信號通過與之接觸的磁頭線圈轉(zhuǎn)換為電信號，電信號進入喚 醒電路用于喚醒信號的產(chǎn)生，當磁道輸入信號電壓值大于設(shè)定的喚醒閾值時產(chǎn)生高電平的 喚醒信號，喚醒信號輸入至F2F解碼模塊，用于打開整個F2F解碼系統(tǒng)。但是，由于電路芯片 在生產(chǎn)中存在工藝差異，且喚醒閾值是mv單位的很小電壓量級，很容易導(dǎo)致已設(shè)置的喚醒 閾值不準。因此，整個F2F解碼系統(tǒng)正式使用前，必須要對其進行喚醒閾值校正。但是，現(xiàn)有 技術(shù)中，沒有現(xiàn)成的方法用來對喚醒閾值進行校正以避免因生產(chǎn)工藝差異而造成喚醒閾值 不準，進而不能打開F2F解碼系統(tǒng)的問題。

【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的是提供一種喚醒閾值自校正電路系統(tǒng)及其方法，解決因電路芯片生 產(chǎn)工藝差異而造成設(shè)置的喚醒閾值不準，進而不能打開F2F解碼系統(tǒng)的問題。
[0004] 為實現(xiàn)本發(fā)明的目的，本發(fā)明提供的技術(shù)方案為：
[0005] 第一方面，本發(fā)明提供了一種喚醒閾值自校正電路系統(tǒng)，應(yīng)用于F2F解碼電路，包 括：
[0006] 微處理器；
[0007] 喚醒閾值選通電路，其設(shè)置有多個喚醒閾值檔位，所述喚醒閾值選通電路與所述 微處理器連接并受所述微處理器控制進行喚醒閾值檔位切換；
[0008] 喚醒電路，所述喚醒閾值選通電路連接至所述喚醒電路，并向所述喚醒電路輸入 當前檔位的喚醒閾值，所述喚醒電路連接至所述微處理器并將所述喚醒電路輸出的喚醒信 號輸入至所述微處理器；
[0009] 外圍輸入電路，其連接至所述喚醒電路，通過所述外圍輸入電路向所述喚醒電路 輸入磁條卡信號，若磁條卡信號的磁道輸入信號電壓值超過所述喚醒閾值選通電路設(shè)置的 當前檔位的喚醒閾值時，則所述喚醒電路輸出高電平喚醒信號，反之，則所述喚醒電路輸出 低電平喚醒信號；
[0010] 其中，若在預(yù)定時間內(nèi)，所述微處理器未檢測到所述喚醒電路輸出有效的高電平 喚醒信號，則確定當前檔位的喚醒閾值無法完成喚醒工作，所述微處理器對所述喚醒閾值 選通電路當前的喚醒閾值檔位進行切換;若在所述預(yù)定時間內(nèi)，所述微處理器檢測到所述 喚醒電路輸出有效的高電平喚醒信號，則確定當前檔位的喚醒閾值能夠完成喚醒工作，對 當前喚醒閾值檔位進行儲存，根據(jù)儲存的喚醒閾值計算校正后的喚醒閾值，即可完成對所 述喚醒電路喚醒閾值的校正。
[0011] 優(yōu)選的是，所述的喚醒閾值自校正電路系統(tǒng)，所述微處理器配置有喚醒閾值寄存 器，其內(nèi)存儲有多個喚醒閾值，每個喚醒閾值均對應(yīng)一所述喚醒閾值檔位。
[0012] 優(yōu)選的是，所述的喚醒閾值自校正電路系統(tǒng)，所述微處理器設(shè)置有計數(shù)器，所述微 處理器通過所述計數(shù)器值判斷所述喚醒電路是否輸出有效的高電平喚醒信號。
[0013] 優(yōu)選的是，所述的喚醒閾值自校正電路系統(tǒng)，所述微處理器通過所述計數(shù)器值判 斷所述喚醒電路是否輸出有效的高電平喚醒信號包括：
[0014] 啟動所述計數(shù)器；
[0015] 獲取輸入至所述微處理器的喚醒信號；
[0016] 判斷所述輸入至所述微處理器的喚醒信號是否為高電平；
[0017] 若是高電平，則所述計數(shù)器值加1，并判斷是否滿足預(yù)設(shè)的計數(shù)閾值，若不滿足，則 重新獲取輸入至所述微處理器的喚醒信號，若滿足，則確定所述喚醒電路輸出有效的高電 平喚醒信號，將所述喚醒閾值選通電路的當前喚醒閾值檔位進行儲存；
[0018] 若是低電平，則所述計數(shù)器值清零，并判斷啟動計數(shù)器后經(jīng)過的時間是否超過所 述預(yù)定時間，若未超過，則重新獲取輸入至所述微處理器的喚醒信號，若超過，則所述計數(shù) 器停止工作并清零，所述微處理器對所述喚醒閾值選通電路當前的喚醒閾值檔位進行切 換。
[0019] 優(yōu)選的是，所述的喚醒閾值自校正電路系統(tǒng)，所述微處理器通過所述計數(shù)器值來 判斷所述喚醒電路是否輸出有效的高電平喚醒信號之前還包括:所述微處理器設(shè)置所述喚 醒閾值選通電路中的喚醒閾值檔位為最高檔位。
[0020] 優(yōu)選的是，所述的喚醒閾值自校正電路系統(tǒng)，所述若超過，則所述計數(shù)器停止工作 并清零，所述微處理器對所述喚醒閾值選通電路當前的喚醒閾值檔位進行切換包括：
[0021] 所述計數(shù)器停止工作并清零后，判斷所述喚醒閾值選通電路的當前檔位是否為最 低檔；
[0022] 若不是最低檔，則所述微處理器將當前的喚醒閾值檔位降低一檔；
[0023]若是最低檔，則異常退出。
[0024] 優(yōu)選的是，所述的喚醒閾值自校正電路系統(tǒng)，所述外圍輸入電路包括參考電壓輸 入電路，所述磁條卡信號的磁道輸入電路與所述參考電壓輸入電路連接，用以使所述磁條 卡信號的磁道輸入信號電壓值與所述參考電壓值相同。
[0025] 優(yōu)選的是，所述的喚醒閾值自校正電路系統(tǒng)，所述對當前喚醒閾值檔位進行儲存， 根據(jù)儲存的喚醒閾值計算校正后的喚醒閾值，即可完成對所述喚醒電路喚醒閾值的校正包 括:根據(jù)儲存的當前喚醒閾值檔位對應(yīng)的喚醒閾值即磁道的喚醒閾值偏差值、設(shè)置的喚醒 閾值，通過公式:校正后的喚醒閾值=喚醒閾值偏差值+設(shè)置的喚醒閾值，計算校正后的喚 醒閾值。
[0026]另一方面，本發(fā)明還提供了一種喚醒閾值自校正方法，所述方法包括：
[0027]磁條卡通過外圍輸入電路向喚醒電路輸入磁條卡信號；
[0028]判斷磁條卡信號的磁道輸入信號電壓值是否大于喚醒閾值選通電路設(shè)置的當前 檔位的喚醒閾值；
[0029]若大于，則所述喚醒電路向微處理器輸入高電平喚醒信號；
[0030]若不大于，則所述喚醒電路向所述微處理器輸入低電平喚醒信號；
[0031] 判斷在預(yù)定時間內(nèi)，所述微處理器是否檢測到所述喚醒電路輸出有效的高電平喚 醒信號，
[0032] 若未檢測到，則確定當前檔位的喚醒閾值無法完成喚醒工作，所述微處理器對所 述喚醒閾值選通電路當前的喚醒閾值檔位進行切換；
[0033]若檢測到，則確定當前檔位的喚醒閾值能夠完成喚醒工作，對當前喚醒閾值檔位 進行儲存，根據(jù)儲存的喚醒閾值計算校正后的喚醒閾值計算校正后的喚醒閾值，即可完成 對所述喚醒電路閾值的校正。
[0034]優(yōu)選的是，所述的喚醒閾值自校正方法，所述方法包括:所述微處理器設(shè)置有計數(shù) 器，所述微處理器通過所述計數(shù)器值判斷所述喚醒電路是否輸出有效的高電平喚醒信號。 [0035]優(yōu)選的是，所述的喚醒閾值自校正方法，所述微處理器通過所述計數(shù)器值判斷所 述喚醒電路是否輸出有效的高電平喚醒信號包括：
[0036]啟動所述計數(shù)器；
[0037]獲取輸入至所述微處理器的喚醒信號；
[0038]判斷所述輸入至所述微處理器的喚醒信號是否為高電平；
[0039]若是高電平，則所述計數(shù)器值加1，并判斷是否滿足預(yù)設(shè)的計數(shù)閾值，若不滿足，則 重新獲取輸入至所述微處理器的喚醒信號，若滿足，則確定所述喚醒電路輸出有效的高電 平喚醒信號，將所述喚醒閾值選通電路的當前喚醒閾值檔位進行儲存；
[0040] 若是低電平，則所述計數(shù)器值清零，并判斷啟動計數(shù)器后經(jīng)過的時間是否超過所 述預(yù)定時間，若未超過，則重新獲取輸入至所述微處理器的喚醒信號，若超過，則所述計數(shù) 器停止工作并清零，所述微處理器對所述喚醒閾值選通電路當前的喚醒閾值檔位進行切 換。
[0041] 本發(fā)明提供的喚醒閾值自校正電路系統(tǒng)及其方法，由于設(shè)置了微處理器、喚醒閾 值選通電路以及喚醒電路等部件，在正式投入使用之前，能夠快速的對設(shè)置的喚醒閾值進 行校正，以避免因為電路芯片生產(chǎn)工藝的差異，而造成設(shè)置的喚醒閾值不準，進而不能打開 F2F解碼系統(tǒng)的問題，且該自校正系統(tǒng)，結(jié)構(gòu)簡單，操作方便，測試成本低。
【附圖說明】
[0042]圖1為本發(fā)明實施例喚醒閾值自校正電路系統(tǒng)的關(guān)系結(jié)構(gòu)第一示意圖；
[0043]圖2為本發(fā)明實施例喚醒閾值自校正電路系統(tǒng)的關(guān)系結(jié)構(gòu)第二示意圖；
[0044]圖3為本發(fā)明實施例提供的外圍輸入電路圖；
[0045] 圖4為本發(fā)明實施例喚醒閾值方法測試流程示意圖。
【具體實施方式】
[0046] 下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；?本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它 實施例，都屬于本發(fā)明保護的范圍。
[0047] 為使本發(fā)明技術(shù)方案的優(yōu)點更加清楚，下面結(jié)合附圖和實施例對本發(fā)明作詳細說 明。
[0048] 如圖1所示，本發(fā)明實施例提供的喚醒閾值自校正電路系統(tǒng)，應(yīng)用于F2F解碼電路， 包括:微處理器10,其配置有喚醒閾值寄存器11，喚醒閾值寄存器11內(nèi)存儲有多個喚醒閾 值;喚醒閾值選通電路20,其設(shè)置有多個喚醒閾值檔位，喚醒閾值寄存器11內(nèi)的每個喚醒閾 值均對應(yīng)一喚醒閾值檔位，所述喚醒閾值選通電路20與所述微處理器10連接并受所述微處 理器10控制進行喚醒閾值檔位切換；喚醒電路30,所述喚醒閾值選通電路20連接至所述喚 醒電路30,并向所述喚醒電路30輸入當前檔位的喚醒閾值，所述喚醒電路30連接至所述微 處理器10并將所述喚醒電路30輸出的喚醒信號輸入至所述微處理器10;外圍輸入電路40， 其連接至所述喚醒電路30,通過所述外圍輸入電路40向所述喚醒電路30輸入磁條卡信號， 若磁條卡信號的磁道輸入信號電壓值超過所述喚醒閾值選通電路20設(shè)置的當前檔位的喚 醒閾值時，則所述喚醒電路30輸出高電平喚醒信號，反之，則所述喚醒電路30輸出低電平喚 醒信號;其中，若在預(yù)定時間內(nèi)，所述微處理器未檢測到所述喚醒電路輸出有效的高電平喚 醒信號，則確定當前檔位的喚醒閾值無法完成喚醒工作，所述微處理器10對所述喚醒閾值 選通電路20當前的喚醒閾值檔位進行切換;若在所述預(yù)定時間內(nèi)，所述微處理器10檢測到 所述喚醒電路30輸出有效的高電平喚醒信號，則確定當前檔位的喚醒閾值能夠完成喚醒工 作，對當前喚醒閾值檔位進行儲存，根據(jù)儲存的喚醒閾值計算校正后的喚醒閾值，即可完成 對所述喚醒電路喚醒閾值的校正。根據(jù)儲存的喚醒閾值計算校正后的喚醒閾值，具體包括： 儲存的當前喚醒閾值檔位對應(yīng)的喚醒閾值即為所測試的磁道的喚醒閾值偏差值，根據(jù)磁道 的喚醒閾值偏差值、設(shè)置的喚醒閾值，通過公式:校正后的喚醒閾值=喚醒閾值偏差值+設(shè) 置的喚醒閾值，計算校正后的喚醒閾值。
[0049] 其中，所述外圍輸入電路40包括參考電壓輸入電路，所述磁條卡信號的磁道輸入 電路與所述參考電壓輸入電路連接，以使所述磁條卡信號的磁道輸入信號電壓值與所述參 考電壓值相同。
[0050] 需要說明的是，在本發(fā)明具體實施例中，微處理器為CPU，喚醒電路是一個比較器， 喚醒電路產(chǎn)生的喚醒信號可以同時輸出至CHJ和外部PIN(外部管腳），若有效的喚醒信號輸 入至F2F解碼電路，就會打開整個F2F解碼系統(tǒng)。喚醒閾值選通電路MUX為16路的喚醒閾值選 通電路，共有16個喚醒閾值檔位，以lmv為單位，從-4mv至1 lmv，CPU通過數(shù)模接口對喚醒閾 值檔位進行切換。通常磁條卡上有三個磁道，本發(fā)明實施例中逐個對三個磁道的喚醒閾值 進行測試，可以依次測試磁道1，然后磁道2,磁道3,這個順序并不做具體的限定，圖2為該喚 醒閾值自校正電路系統(tǒng)的具體的結(jié)構(gòu)示意圖，并以磁道1為例，ini表示磁道1輸入信號，ref 表示參考信號，tl_card_rd表示磁道1的喚醒信號，tl_wk_thrd_sel表示喚醒閾值寄存器， wk_thrd表示喚醒閾值。外圍輸入電路40通過電容隔直，保證電阻兩端直流電壓一致，如圖3 所示，tl表示磁道1，t2表示磁道2，t3表示磁道3。
[0051]需要說明的是，由于測試時喚醒電路一端的所述磁條卡信號的磁道輸入信號電壓 值與所述參考電壓值相同，所以測試得到的磁道喚醒閾值為實際的喚醒閾值偏差值V。，比 如實際測試喚醒閾值偏差值VOI2II1V，則說明比較器存在2mv的偏差，當喚醒閾值偏差值V。 =-3m v，則說明比較器存在-3m v的偏差。確定當前檔位的喚醒閾值能夠完成喚醒工作，對當 前喚醒閾值檔位進行儲存，是把當前喚醒閾值檔位記錄至芯片flash，記錄在flash中的喚 醒閾值是V。對應(yīng)的寄存器配置值，比如V。= 2mv對應(yīng)4 ' b0110，喚醒閾值檔位說明表請參閱表 格1:
[0052]表 1
[0054] 進一步的，所述微處理器設(shè)置有計數(shù)器，所述微處理器通過所述計數(shù)器值來判斷 所述喚醒電路是否輸出有效的高電平喚醒信號，所述微處理器通過所述計數(shù)器值來判斷所 述喚醒電路是否輸出有效的高電平喚醒信號具體包括下列步驟，如圖4所示：
[0055] S101、所述微處理器設(shè)置所述喚醒閾值選通電路中的喚醒閾值檔位為最高檔位； [0056] S102、啟動所述計數(shù)器；
[0057] S103、獲取輸入至所述微處理器的喚醒信號；
[0058] S104、判斷所述輸入至所述微處理器的喚醒信號是否為高電平；
[0059] S105、若是高電平，則所述計數(shù)器值加1，并判斷是否滿足預(yù)設(shè)的計數(shù)閾值，若不滿 足，則執(zhí)行S103重新獲取輸入至所述微處理器的喚醒信號，若滿足，則確定所述喚醒電路輸 出有效的高電平喚醒信號，將所述喚醒閾值選通電路的當前喚醒閾值檔位進行儲存；
[0060] S106、若是低電平，則所述計數(shù)器值清零，并判斷啟動計數(shù)器后經(jīng)過的時間是否超 過所述預(yù)定時間，若未超過，則執(zhí)行S103重新獲取輸入至所述微處理器的喚醒信號，若超 過，則所述計數(shù)器停止工作并清零。
[0061] S107、所述計數(shù)器停止工作并清零后還包括:判斷所述喚醒閾值選通電路的當前 檔位是否為最低檔;若不是最低檔，則所述微處理器將當前的喚醒閾值檔位降低一檔;若是 最低檔，貝U異常退出。
[0062] 其中，獲取輸入至所述微處理器的喚醒信號，可以從微處理器中SFR寄存器中P3相 應(yīng)管腳輸入的信號中獲取。
[0063]需要說明的是，所述喚醒電路是否輸出有效的高電平喚醒信號，判斷的依據(jù)為只 有當CPU連續(xù)檢測到高電平的喚醒信號且計數(shù)器的值達到計數(shù)閾值時，才認定喚醒信號有 效。計數(shù)閾值的設(shè)置可以根據(jù)實際測試結(jié)果進行更正，在這里不做具體限定，在本實施例 中，我們設(shè)置計數(shù)閾值為4次。還有啟動計數(shù)器后經(jīng)過的時間即超時時間的設(shè)置也是可以根 據(jù)實際測試結(jié)果進行確定，在這里也不做具體限定，本實施例中，我們暫設(shè)超時時間為 200us。則可以計算出每個磁道喚醒閾值的最長測試時間為：T =檔位數(shù)量x超時時間= 16x200us = 3.2ms。因此芯片喚醒閾值測試時間為:磁道數(shù)xT = 3x3.2ms = 10ms。
[0064] 需要說明的是，步驟S101中所述微處理器設(shè)置所述喚醒閾值選通電路中的喚醒閾 值檔位為最高檔位，測試時，微處理器設(shè)置喚醒閾值選通電路中的喚醒閾值檔位也可以為 最低檔位，然后依次升高一個檔位。在具體的測試過程中，啟動計數(shù)器前，設(shè)置為最高檔還 是最低檔，可以根據(jù)實際情況進行選擇，在這里并不做具體的限定。
[0065]還需要說明的是，考慮喚醒閾值測試與實際喚醒閾值使用的區(qū)別，同時考慮實際 比較器的正常偏差范圍存在限度，因此對喚醒閾值偏差進行限定，限定范圍可以暫定為檔 位4 ' bOOOO~4 ' blOOO，共9檔，不在此范圍內(nèi)的喚醒閾值偏差認為超限，按異常流程處理。這 樣的話，在步驟S105中，若滿足，則確定所述喚醒電路輸出有效的高電平喚醒信號之后，還 需對喚醒閾值檔位是否超限進行判斷，如果沒有超限的話，才將所述喚醒閾值選通電路的 當前喚醒閾值檔位進行儲存，如果超限，則異常退出。
[0066]下面，對計算校正后的喚醒閾值進行具體舉例說明。
[0067]以磁道1為例:校正后的喚醒閾值=喚醒閾值偏差值+設(shè)置的喚醒閾值 [0068] 1、讀取芯片flash中保存的磁道1喚醒閾值偏差Vo;
[0069] 2、已知設(shè)置的喚醒閾值為Vc;
[0070] 3、計算校正后的喚醒閾值V = Vc+Vo;
[0071 ] 例一：已知Vo = 2mv，設(shè)置的喚醒閾值Vc = 3mv
[0072]貝lj，計算V = Vc+Vo = 3+2 = 5mv，對應(yīng)寄存器喚醒閾值檔位為4 ' b 1001;
[0073] 例二：已知Vo = _3m v，設(shè)置的喚醒閾值Vc = 3m v
[0074]貝lj，計算V = Vc+Vo = 3-3 = 0mv，對應(yīng)寄存器喚醒閾值檔位為4 ' b0100;
[0075] 4、將計算得到的寄存器喚醒閾值檔位配置到相應(yīng)的寄存器中，即可通過數(shù)模接口 完成對喚醒電路閾值的設(shè)定。
[0076] 關(guān)于喚醒閾值設(shè)置說明表如表2所示：
[0078]本發(fā)明又一實施例提供一種喚醒閾值自校正方法，所述方法包括：
[0079] S201、磁條卡通過外圍輸入電路向喚醒電路輸入磁條卡信號；
[0080] S202、判斷磁條卡信號的磁道輸入信號電壓值是否大于喚醒閾值選通電路設(shè)置的 當前檔位的喚醒閾值；
[0081] S203、若大于，則所述喚醒電路向微處理器輸入高電平喚醒信號；
[0082] S204、若不大于，則所述喚醒電路向所述微處理器輸入低電平喚醒信號；
[0083] S205、判斷在預(yù)定時間內(nèi)，所述微處理器是否檢測到所述喚醒電路輸出有效的高 電平喚醒信號；
[0084] 其中，所述微處理器設(shè)置有計數(shù)器，所述微處理器通過所述計數(shù)器值判斷所述喚 醒電路是否輸出有效的高電平喚醒信號。
[0085]所述微處理器通過所述計數(shù)器值判斷所述喚醒電路是否輸出有效的高電平喚醒 信號包括：
[0086] S2051、啟動所述計數(shù)器；
[0087] S2052、獲取輸入至所述微處理器的喚醒信號；
[0088] S2053、判斷所述輸入至所述微處理器的喚醒信號是否為高電平；
[0089] S2054、若是高電平，則所述計數(shù)器值加1，并判斷是否滿足預(yù)設(shè)的計數(shù)閾值，若不 滿足，則重新獲取輸入至所述微處理器的喚醒信號，若滿足，則確定所述喚醒電路輸出有效 的高電平喚醒信號，將所述喚醒閾值選通電路的當前喚醒閾值檔位進行儲存；
[0090] S2055、若是低電平，則所述計數(shù)器值清零，并判斷啟動計數(shù)器后經(jīng)過的時間是否 超過所述預(yù)定時間，若未超過，則重新獲取輸入至所述微處理器的喚醒信號，若超過，則所 述計數(shù)器停止工作并清零，所述微處理器對所述喚醒閾值選通電路當前的喚醒閾值檔位進 行切換。
[0091] S206、若未檢測到，則確定當前檔位的喚醒閾值無法完成喚醒工作，所述微處理器 對所述喚醒閾值選通電路當前的喚醒閾值檔位進行切換；
[0092] S207、若檢測到，則確定當前檔位的喚醒閾值能夠完成喚醒工作，對當前喚醒閾值 檔位進行儲存，根據(jù)儲存的喚醒閾值計算校正后的喚醒閾值計算校正后的喚醒閾值，即可 完成對所述喚醒電路閾值的校正。
[0093] 如上所述，本發(fā)明提供的喚醒閾值自校正電路系統(tǒng)及其方法，能夠快速的對設(shè)置 的喚醒閾值進行校正，以避免因為電路芯片生產(chǎn)工藝的差異，而造成設(shè)置的喚醒閾值不準， 進而不能打開F2F解碼系統(tǒng)的問題。
[0094] 盡管本發(fā)明的實施方案已公開如上，但其并不僅僅限于說明書和實施方式中所列 運用，它完全可以被適用于各種適合本發(fā)明的領(lǐng)域，對于熟悉本領(lǐng)域的人員而言，可容易地 實現(xiàn)另外的修改，因此在不背離權(quán)利要求及等同范圍所限定的一般概念下，本發(fā)明并不限 于特定的細節(jié)和這里示出與描述的圖例。
【主權(quán)項】
1. 一種喚醒閾值自校正電路系統(tǒng)，應(yīng)用于F2F解碼電路，其特征在于，包括： 微處理器； 喚醒閾值選通電路，其設(shè)置有多個喚醒閾值檔位，所述喚醒閾值選通電路與所述微處 理器連接并受所述微處理器控制進行喚醒閾值檔位切換； 喚醒電路，所述喚醒閾值選通電路連接至所述喚醒電路，并向所述喚醒電路輸入當前 檔位的喚醒閾值，所述喚醒電路連接至所述微處理器并將所述喚醒電路輸出的喚醒信號輸 入至所述微處理器； 外圍輸入電路，其連接至所述喚醒電路，通過所述外圍輸入電路向所述喚醒電路輸入 磁條卡信號，若磁條卡信號的磁道輸入信號電壓值超過所述喚醒閾值選通電路設(shè)置的當前 檔位的喚醒閾值時，則所述喚醒電路輸出高電平喚醒信號，反之，則所述喚醒電路輸出低電 平喚醒信號； 其中，若在預(yù)定時間內(nèi)，所述微處理器未檢測到所述喚醒電路輸出有效的高電平喚醒 信號，則確定當前檔位的喚醒閾值無法完成喚醒工作，所述微處理器對所述喚醒閾值選通 電路當前的喚醒閾值檔位進行切換;若在所述預(yù)定時間內(nèi)，所述微處理器檢測到所述喚醒 電路輸出有效的高電平喚醒信號，則確定當前檔位的喚醒閾值能夠完成喚醒工作，對當前 喚醒閾值檔位進行儲存，根據(jù)儲存的喚醒閾值計算校正后的喚醒閾值，即可完成對所述喚 醒電路喚醒閾值的校正。2. 如權(quán)利要求1所述的喚醒閾值自校正電路系統(tǒng)，其特征在于，所述微處理器配置有喚 醒閾值寄存器，其內(nèi)存儲有多個喚醒閾值，每個喚醒閾值均對應(yīng)一所述喚醒閾值檔位。3. 如權(quán)利要求1或2所述的喚醒閾值自校正電路系統(tǒng)，其特征在于，所述微處理器設(shè)置 有計數(shù)器，所述微處理器通過所述計數(shù)器值判斷所述喚醒電路是否輸出有效的高電平喚醒 信號。4. 如權(quán)利要求3所述的喚醒閾值自校正電路系統(tǒng)，其特征在于，所述微處理器通過所述 計數(shù)器值判斷所述喚醒電路是否輸出有效的高電平喚醒信號包括： 啟動所述計數(shù)器； 獲取輸入至所述微處理器的喚醒信號； 判斷所述輸入至所述微處理器的喚醒信號是否為高電平； 若是高電平，則所述計數(shù)器值加1，并判斷是否滿足預(yù)設(shè)的計數(shù)閾值，若不滿足，則重新 獲取輸入至所述微處理器的喚醒信號，若滿足，則確定所述喚醒電路輸出有效的高電平喚 醒信號，將所述喚醒閾值選通電路的當前喚醒閾值檔位進行儲存； 若是低電平，則所述計數(shù)器值清零，并判斷啟動計數(shù)器后經(jīng)過的時間是否超過所述預(yù) 定時間，若未超過，則重新獲取輸入至所述微處理器的喚醒信號，若超過，則所述計數(shù)器停 止工作并清零，所述微處理器對所述喚醒閾值選通電路當前的喚醒閾值檔位進行切換。5. 如權(quán)利要求4所述的喚醒閾值自校正電路系統(tǒng)，其特征在于，所述微處理器通過所述 計數(shù)器值來判斷所述喚醒電路是否輸出有效的高電平喚醒信號之前還包括:所述微處理器 設(shè)置所述喚醒閾值選通電路中的喚醒閾值檔位為最高檔位。6. 如權(quán)利要求5所述的喚醒閾值自校正電路系統(tǒng)，其特征在于，所述若超過，則所述計 數(shù)器停止工作并清零，所述微處理器對所述喚醒閾值選通電路當前的喚醒閾值檔位進行切 換包括： 所述計數(shù)器停止工作并清零后，判斷所述喚醒閾值選通電路的當前檔位是否為最低 檔； 若不是最低檔，則所述微處理器將當前的喚醒閾值檔位降低一檔； 若是最低檔，則異常退出。7. 如權(quán)利要求1所述的喚醒閾值自校正電路系統(tǒng)，其特征在于，所述外圍輸入電路包括 參考電壓輸入電路，所述磁條卡信號的磁道輸入電路與所述參考電壓輸入電路連接，用以 使所述磁條卡信號的磁道輸入信號電壓值與所述參考電壓值相同。8. 如權(quán)利要求7所述的喚醒閾值自校正電路系統(tǒng)，其特征在于，所述對當前喚醒閾值檔 位進行儲存，根據(jù)儲存的喚醒閾值計算校正后的喚醒閾值，即可完成對所述喚醒電路喚醒 閾值的校正包括:根據(jù)儲存的當前喚醒閾值檔位對應(yīng)的喚醒閾值即磁道的喚醒閾值偏差 值、設(shè)置的喚醒閾值，通過公式:校正后的喚醒閾值=喚醒閾值偏差值+設(shè)置的喚醒閾值，計 算校正后的喚醒閾值。9. 一種喚醒閾值自校正方法，其特征在于，所述方法包括： 磁條卡通過外圍輸入電路向喚醒電路輸入磁條卡信號； 判斷磁條卡信號的磁道輸入信號電壓值是否大于喚醒閾值選通電路設(shè)置的當前檔位 的喚醒閾值； 若大于，則所述喚醒電路向微處理器輸入高電平喚醒信號； 若不大于，則所述喚醒電路向所述微處理器輸入低電平喚醒信號； 判斷在預(yù)定時間內(nèi)，所述微處理器是否檢測到所述喚醒電路輸出有效的高電平喚醒信 號， 若未檢測到，則確定當前檔位的喚醒閾值無法完成喚醒工作，所述微處理器對所述喚 醒閾值選通電路當前的喚醒閾值檔位進行切換； 若檢測到，則確定當前檔位的喚醒閾值能夠完成喚醒工作，對當前喚醒閾值檔位進行 儲存，根據(jù)儲存的喚醒閾值計算校正后的喚醒閾值計算校正后的喚醒閾值，即可完成對所 述喚醒電路閾值的校正。10. 如權(quán)利要求9所述的喚醒閾值自校正方法，其特征在于，所述方法包括:所述微處理 器設(shè)置有計數(shù)器，所述微處理器通過所述計數(shù)器值判斷所述喚醒電路是否輸出有效的高電 平喚醒信號。11. 如權(quán)利要求10所述的喚醒閾值自校正方法，其特征在于，所述微處理器通過所述計 數(shù)器值判斷所述喚醒電路是否輸出有效的高電平喚醒信號包括： 啟動所述計數(shù)器； 獲取輸入至所述微處理器的喚醒信號； 判斷所述輸入至所述微處理器的喚醒信號是否為高電平； 若是高電平，則所述計數(shù)器值加1，并判斷是否滿足預(yù)設(shè)的計數(shù)閾值，若不滿足，則重新 獲取輸入至所述微處理器的喚醒信號，若滿足，則確定所述喚醒電路輸出有效的高電平喚 醒信號，將所述喚醒閾值選通電路的當前喚醒閾值檔位進行儲存； 若是低電平，則所述計數(shù)器值清零，并判斷啟動計數(shù)器后經(jīng)過的時間是否超過所述預(yù) 定時間，若未超過，則重新獲取輸入至所述微處理器的喚醒信號，若超過，則所述計數(shù)器停 止工作并清零，所述微處理器對所述喚醒閾值選通電路當前的喚醒閾值檔位進行切換。
【文檔編號】G06K7/00GK105930753SQ201610257744
【公開日】2016年9月7日
【申請日】2016年4月21日
【發(fā)明人】劉洋
【申請人】天津維晟微科技有限公司