基于tms320f28335pfga的程序燒寫系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種基于TMS320F28335PFGA的程序燒寫系統(tǒng)，屬于程序固化技術(shù)領(lǐng)域。為了提高TMS320F28335PFGA燒寫程序時的高可靠性、防干擾性和便捷性，本發(fā)明采用邏輯控制單元、光耦、信號驅(qū)動器、嵌位電路和RS?232電平轉(zhuǎn)換器實現(xiàn)；其主要利用特定IO口信號通過光耦的隔離，經(jīng)邏輯控制單元采集的PROGRAM?CONTROL信號來確定TMS320F28335PFGA的燒寫程序方式。本發(fā)明簡單靈活、安全性高、可靠性好、移植性好。
【專利說明】
基于TMS320F28335PFGA的程序燒寫系統(tǒng)
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及程序固化技術(shù)領(lǐng)域，具體涉及一種基于TMS320F28335PFGA的程序燒寫系統(tǒng)。
【背景技術(shù)】
[0002]基于JTAG的燒寫技術(shù)必須在CCS環(huán)境下通過JTAG接口實現(xiàn)。雖然基于JTAG接口的燒寫易于操作，方便調(diào)試，但常常受空間和傳輸距離限制。
[0003](I)通過JTAG接口下載程序不能脫離CCS的仿真環(huán)境，由于需要連接仿真器進(jìn)行程序下載，常常需要打開設(shè)備外殼。
[0004](2)通過JTAG接口下載程序不能滿足遠(yuǎn)距離下載要求，難以實現(xiàn)系統(tǒng)的程序更新。
[0005]因此在一些拆卸困難的場合，進(jìn)行程序維護(hù)工作非常困難。比如一臺DSP系統(tǒng)安裝在復(fù)雜、封閉的環(huán)境下，當(dāng)程序需要更新或升級時，利用JTAG接口難以實現(xiàn)Flash的在線燒寫。而通過串行通信燒寫技術(shù)采用“程序”燒寫“程序”的方法則不受限制。前一個“程序”指已固化程序，用于實現(xiàn)串行通信燒寫的時機(jī)判斷、數(shù)據(jù)接收及燒寫的具體實施等;而后一個“程序”是用戶的應(yīng)用目標(biāo)代碼。

【發(fā)明內(nèi)容】

[0006](一)要解決的技術(shù)問題
[0007]本發(fā)明要解決的技術(shù)問題是:如何設(shè)計一種DSP系統(tǒng)安裝在復(fù)雜、封閉的環(huán)境下，當(dāng)程序需要更新或升級時，不拆卸機(jī)箱的情況下進(jìn)行DSP軟件在線燒寫的系統(tǒng)。
[0008](二)技術(shù)方案
[0009]為了解決上述技術(shù)問題，本發(fā)明提供了一種基于TMS320F28335PFGA的程序燒寫系統(tǒng)，包括:TMS320F28335PFGA、邏輯控制單元、信號驅(qū)動器、第一光耦、RS-232電平轉(zhuǎn)換器、PC機(jī)、嵌位電路以及第二光耦;從第二光耦引出OT端子；
[0010]所述PC機(jī)用于TMS320F28335PFGA燒寫程序的運行；PC機(jī)與TMS320F28335PFGA建立串行通信網(wǎng)絡(luò)，RS-232電平轉(zhuǎn)換器用于TMS320F28335PFGA與PC機(jī)之間串行通信的電平轉(zhuǎn)換；
[0011]第一光耦設(shè)置于了]\^3 2(^28 33 5??64與1^-23 2電平轉(zhuǎn)換器之間，用于對TMS320F28335PFGA的串行通信進(jìn)行隔離，使得TMS320F28335PFGA與PC機(jī)之間實現(xiàn)信號隔離；
[0012]OT端子用于確定TMS320F28335PFGA的程序引導(dǎo)模式，低電平時為程序燒寫模式；高電平時為內(nèi)部Flash加載程序模式；第二光耦設(shè)置于嵌位電路與OT端子之間，用于對TMS320F28335PFGA引導(dǎo)方式的狀態(tài)信號引腳GP1084進(jìn)行隔離，使得嵌位電路與OT端子之間實現(xiàn)信號隔離；
[0013]嵌位電路用于OT端子懸空時，使OT端子輸出的信號PR0GRAM-C0NTR0L固定為高電平；
[0014]信號驅(qū)動器用于設(shè)置TMS320F28335PFGA引腳GP1028的兩種功能，當(dāng)信號PROGRAM-C0NTR0L為低電平時，信號驅(qū)動器選通，PC機(jī)的串行接口接到GP1028，這時GP1028設(shè)置為RXD，TMS320F28335PFGA處于程序燒寫模式；當(dāng)信號PR0GRAM-C0NTR0L為高電平時，信號驅(qū)動器不工作，TMS320F28335PFGA未處于程序燒寫模式，GP1028設(shè)置為外設(shè)片選CS6，輸出給邏輯控制單元，用于外設(shè)片選信號的譯碼；
[0015]所述邏輯控制單元用于對所接收到的信息進(jìn)行譯碼，在燒寫程序過程中，不輸出TMS320F28335PFGA上其他外設(shè)的片選信號。
[0016]優(yōu)選地，所述PC機(jī)與TMS320F28335PFGA通過SCI建立串行通信網(wǎng)絡(luò)。
[0017]優(yōu)選地，所述TMS320F28335PFGA在系統(tǒng)上電后，復(fù)位信號有效，在復(fù)位信號的上升沿鎖存了 TMS320F28335PFGA引導(dǎo)方式的狀態(tài)信號引腳GP1084的設(shè)置，根據(jù)GP1084的狀態(tài)，來確定程序引導(dǎo)方式。
[0018](三)有益效果
[0019]本發(fā)明設(shè)計的程序燒寫系統(tǒng)不使用TMS320F28335PFGADSP的JTAG接口，使得該DSP系統(tǒng)安裝在復(fù)雜、封閉的環(huán)境下，當(dāng)程序需要更新或升級時，不拆卸機(jī)箱的情況下就能夠進(jìn)行DSP軟件在線燒寫的系統(tǒng);其中本發(fā)明通過邏輯控制單元根據(jù)采集PR0GRAM-C0NTR0L的信號來確定，是否對TMS320F28335PFGA外圍的外設(shè)輸出片選信號，從而實現(xiàn)在燒寫程序時，關(guān)閉系統(tǒng)內(nèi)所有外設(shè)片選，使系統(tǒng)更加穩(wěn)定、干擾更小;還使用了嵌位電路，在OT端子懸空的狀態(tài)下，使引導(dǎo)方式的狀態(tài)信號GP1084固定為高電平，且信號PR0GRAM-C0NTR0L狀態(tài)參與邏輯控制單元的譯碼程序，用以對外設(shè)芯片片選的譯碼;兩個光耦的設(shè)置，使得PC機(jī)、引導(dǎo)方式狀態(tài)信號與TMS320F28335PFGA及其他控制電路都隔離開，整個系統(tǒng)優(yōu)化后完全可以達(dá)到可靠、穩(wěn)定的應(yīng)用要求。這樣在不增加任何外加電路的負(fù)擔(dān)，成本大大降低。本發(fā)明簡單靈活、安全性高、可靠性好、移植性好。
【附圖說明】
[0020]圖1為本發(fā)明實施例的系統(tǒng)框架結(jié)構(gòu)示意圖；
[0021]圖2為利用本發(fā)明實施例的系統(tǒng)實現(xiàn)程序燒寫的流程圖。
【具體實施方式】
[0022]為使本發(fā)明的目的、內(nèi)容、和優(yōu)點更加清楚，下面結(jié)合附圖和實施例，對本發(fā)明的【具體實施方式】作進(jìn)一步詳細(xì)描述。
[0023]為解決上述技術(shù)問題，本發(fā)明提供一種基于TMS320F28335PFGA的程序燒寫系統(tǒng)，如圖1所示，所述程序燒寫系統(tǒng)包括:TMS320F28335PFGA、邏輯控制單元、信號驅(qū)動器、第一光耦、RS-232電平轉(zhuǎn)換器、PC機(jī)、嵌位電路以及第二光耦，從第二光耦引出一個OT端子，作為系統(tǒng)的信號輸入端口 ；工作時，首先將OT端子接地，TMS320F28335PFGA上電，PC機(jī)與TMS320F28335PFGA建立串行通信網(wǎng)絡(luò)，進(jìn)行程序在線更新。燒寫完成后，TMS320F28335PFGA斷電，斷開串行通信網(wǎng)絡(luò)，將OT端子懸空，實現(xiàn)DSP上電復(fù)位后自動加載程序運行。本發(fā)明能夠準(zhǔn)確、快捷和方便的進(jìn)行DSP程序更新。
[0024]所述TMS320F28335PFGA在系統(tǒng)上電后，復(fù)位信號有效，在復(fù)位信號的上升沿鎖存了 TMS320F28335PFGA引導(dǎo)方式的狀態(tài)信號引腳GP1084的設(shè)置，根據(jù)GP1084的狀態(tài)(高電平或低電平)，來確定程序引導(dǎo)方式(自動從內(nèi)部Flash加載程序或SCI程序燒寫)。
[0025]所述邏輯控制單元用于未燒寫程序狀態(tài)對所接收到的信息進(jìn)行譯碼，在燒寫程序過程中，不輸出DSP目標(biāo)板TMS320F28335PFGA上其他外設(shè)的片選信號，關(guān)閉外設(shè)；
[0026]所述信號驅(qū)動器用于設(shè)置TMS320F28335PFGA引腳GP1028的兩種功能，當(dāng)OT端子輸出的信號PR0GRAM-C0NTR0L為低電平時，信號驅(qū)動器選通，PC機(jī)的串行接口接到GP1028，這時GP1028設(shè)置為SCI串行通信的RXD，輸入信號；反之，信號PR0GRAM-C0NTR0L為高電平時，信號驅(qū)動器不工作，TMS320F28335PFGA處于未燒寫程序狀態(tài)，GP1028設(shè)置為外設(shè)片選CS6，輸出給邏輯控制單元，用于外設(shè)片選信號的譯碼；
[0027]所述第一光耦設(shè)置于所述TMS320F28335PFGA與RS-232電平轉(zhuǎn)換器之間，用于對TMS320F28335PFGA的串行通信進(jìn)行隔離，使得TMS320F28335PFGA與PC機(jī)之間的信號隔離；
[0028]所述RS-232電平轉(zhuǎn)換器用于TMS320F28335PFGA與PC機(jī)之間串行通信的電平轉(zhuǎn)換。TMS320F28335PFGA的串行通信為TTL電平，PC機(jī)的串行通信為RS-232電平；
[0029]所述PC機(jī)用于TMS320F28335PFGA燒寫程序的運行；
[0030]所述嵌位電路用于OT端子懸空時，通過嵌位電路，使信號PR0GRAM-C0NTR0L固定為高電平；
[0031 ] 所述第二光耦設(shè)置于所述嵌位電路與OT端子之間，用于對TMS320F28335PFGA引導(dǎo)方式的狀態(tài)信號GP1084進(jìn)行隔離，使得嵌位電路與OT端子之間實現(xiàn)信號隔離。
[0032]下面結(jié)合具體實施例和附圖對本發(fā)明作進(jìn)一步說明。
[0033]參考圖1，如其中實施例所示，GP1028在實際工程應(yīng)用中是使用外設(shè)片選CS6的功能，此功能是輸出信號;但是在燒寫程序時是使用SCI串行通信的RXD功能，此功能是輸入信號。所以，本發(fā)明通過邏輯控制單元根據(jù)采集PR0GRAM-C0NTROL的信號來確定，是否對TMS320F28335PFGA外圍的外設(shè)輸出片選信號，從而實現(xiàn)在燒寫程序時，關(guān)閉系統(tǒng)內(nèi)所有外設(shè)片選，使系統(tǒng)更加穩(wěn)定、干擾更小。
[0034]參考圖2，如圖所示程序燒寫流程，首先打開F28335SerialFlash.sdp工程，根據(jù)DSP目標(biāo)程序配置工程參數(shù)，將OT端子接地，DSP上電進(jìn)入SCI弓I導(dǎo)模式;在DSP與PC機(jī)建立串行通信網(wǎng)絡(luò)后，調(diào)用擦、寫和驗證函數(shù)進(jìn)行程序更新，更新提示成功后，將DSP斷電，將OT端子懸空，斷開串行通信網(wǎng)絡(luò)。再次上電后，實現(xiàn)DSP上電復(fù)位后自動加載程序運行。
[0035]以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項】
1.一種基于TMS320F28335PFGA的程序燒寫系統(tǒng)，其特征在于，包括:TMS320F28335PFGA、邏輯控制單元、信號驅(qū)動器、第一光耦、RS-232電平轉(zhuǎn)換器、PC機(jī)、嵌位電路以及第二光耦;從第二光耦引出OT端子； 所述PC機(jī)用于TMS320F28335PFGA燒寫程序的運行；PC機(jī)與TMS320F28335PFGA建立串行通信網(wǎng)絡(luò)，RS-232電平轉(zhuǎn)換器用于TMS320F28335PFGA與PC機(jī)之間串行通信的電平轉(zhuǎn)換； 第一光耦設(shè)置于TMS320F28335PFGA與RS-232電平轉(zhuǎn)換器之間，用于對TMS320F28335PFGA的串行通信進(jìn)行隔離，使得TMS320F28335PFGA與PC機(jī)之間實現(xiàn)信號隔離； OT端子用于確定TMS320F28335PFGA的程序引導(dǎo)模式，低電平時為程序燒寫模式；高電平時為內(nèi)部Flash加載程序模式；第二光耦設(shè)置于嵌位電路與OT端子之間，用于對TMS320F28335PFGA引導(dǎo)方式的狀態(tài)信號引腳GP1084進(jìn)行隔離，使得嵌位電路與OT端子之間實現(xiàn)信號隔離； 嵌位電路用于OT端子懸空時，使OT端子輸出的信號PR0GRAM-C0NTR0L固定為高電平； 信號驅(qū)動器用于設(shè)置TMS320F28335PFGA引腳GP1028的兩種功能，當(dāng)信號PR0GRAM-C0NTR0L為低電平時，信號驅(qū)動器選通，PC機(jī)的串行接口接到GP1028，這時GP1028設(shè)置為RXD，TMS320F28335PFGA處于程序燒寫模式；當(dāng)信號PR0GRAM-C0NTR0L為高電平時，信號驅(qū)動器不工作，TMS320F28335PFGA未處于程序燒寫模式，GP1028設(shè)置為外設(shè)片選CS6，輸出給邏輯控制單元，用于外設(shè)片選信號的譯碼； 所述邏輯控制單元用于在未燒寫程序狀態(tài)對所接收到的信息進(jìn)行譯碼，在燒寫程序過程中，不輸出TMS320F28335PFGA上其他外設(shè)的片選信號。2.如權(quán)利要求1所述的基于TMS320F28335PFGA的程序燒寫系統(tǒng)，其特征在于，所述PC機(jī)與TMS320F28335PFGA通過串行通信接口 SCI建立串行通信網(wǎng)絡(luò)。3.如權(quán)利要求1或2所述的基于TMS320F28335PFGA的程序燒寫系統(tǒng)，其特征在于，所述TMS320F28335PFGA在系統(tǒng)上電后，復(fù)位信號有效，在復(fù)位信號的上升沿鎖存了TMS320F28335PFGA引導(dǎo)方式的狀態(tài)信號引腳GP1084的設(shè)置，根據(jù)GP1084的狀態(tài)，來確定程序引導(dǎo)方式。
【文檔編號】G06F9/445GK105912376SQ201610525670
【公開日】2016年8月31日
【申請日】2016年7月6日
【發(fā)明人】倪菊艷, 王永山, 陳晚如, 趙博, 王艷勇, 林桔秋, 周婧, 劉倩, 林青, 郭偉, 李麗丹, 郭黎霞, 姜哲, 段芊, 楊曉宇, 滿藝, 張建偉
【申請人】中國北方車輛研究所