Pwm在輸入模式下傳輸數(shù)據(jù)的實現(xiàn)方式的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種PffM在輸入模式下傳輸數(shù)據(jù)的實現(xiàn)方式。
【背景技術(shù)】
[0002]目前PffM在輸入模式下會以工作時鐘來檢測外部輸入的波形的跳變情況，當(dāng)外部的波形發(fā)生跳變的時候，PWM就會將相應(yīng)的高電平時間和低電平的時間反映到寄存器上(即PffM在輸入模式下記錄外部時鐘的高低電平的時間，這個寄存器里面通過PffM操作記錄的是這個時間信息)，同時產(chǎn)生中斷通知CPU去讀取寄存器。但是在外部輸入波形變化比較快的情況下，傳統(tǒng)的設(shè)計方法，會導(dǎo)致CPU去讀取這個寄存器的信息的時候，這個信息可能被后面的波形信息覆蓋，導(dǎo)致信息丟失。這個數(shù)據(jù)就是波形的周期，高低電平各自持續(xù)的時間等相關(guān)信息(即CPU讀取數(shù)據(jù)不夠快，從而使數(shù)據(jù)丟失)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題，在于提供一種PffM在輸入模式下傳輸數(shù)據(jù)的實現(xiàn)方式。
[0004]本發(fā)明是這樣實現(xiàn)的:PWM在輸入模式下傳輸數(shù)據(jù)的實現(xiàn)方式，所述PWM在輸入模式時，CPU配置輸入波形采用控制寄存器中的FIFO緩沖模式，當(dāng)遇到輸入波形跳變時，將跳變信息及其相應(yīng)的標(biāo)志位保存至FIFO中，當(dāng)FIFO中的存儲值達(dá)到限定值時，則CPU中斷PWM輸出波形，并讀取FIFO中的數(shù)據(jù)；當(dāng)CPU讀取完FIFO中的數(shù)據(jù)后啟動PffM輸出波形。
[0005]進(jìn)一步地，所述當(dāng)FIFO中的存儲值達(dá)到限定值時，PffM產(chǎn)生一中斷請求信號，CPU檢測到該中斷請求信號時，則中斷PWM輸出波形。
[0006]進(jìn)一步地，所述跳變信息為外部時鐘的高低電平時間。
[0007]進(jìn)一步地，所述FIFO即為先進(jìn)先出隊列。
[0008]本發(fā)明具有如下優(yōu)點:本發(fā)明PWM在輸入模式下傳輸數(shù)據(jù)的實現(xiàn)方式，CPU不用頻繁響應(yīng)中斷；CPU可連續(xù)高速讀取該信息，就不會導(dǎo)致CPU時常間歇性打斷嚴(yán)重影響CPU效率，而且避免輸入波形變化較快時，輸入數(shù)據(jù)的丟失可能性大大減小，保證IP設(shè)計的以及SOC電路設(shè)計的穩(wěn)定。
【附圖說明】
[0009]下面參照附圖結(jié)合實施例對本發(fā)明作進(jìn)一步的說明。
[0010]圖1為本發(fā)明PffM在輸入模式下傳輸數(shù)據(jù)的實現(xiàn)方式的示意框圖。
[0011]圖2為本發(fā)明的PffM波形輸出示意圖。
【具體實施方式】
[0012]如圖1所不，本發(fā)明PWM在輸入模式下傳輸數(shù)據(jù)的實現(xiàn)方式，所述PWM在輸入模式時，CPU配置輸入波形采用控制寄存器中的FIFO緩沖模式，當(dāng)遇到輸入波形跳變時，將跳變信息及其相應(yīng)的標(biāo)志位保存至FIFO中，當(dāng)FIFO中的存儲值達(dá)到限定值時，則CPU中斷PffM輸出波形，并讀取FIFO中的數(shù)據(jù)；當(dāng)CPU讀取完FIFO中的數(shù)據(jù)后啟動PffM輸出波形，所述當(dāng)FIFO中的存儲值達(dá)到限定值時，PffM產(chǎn)生一中斷請求信號，CPU檢測到該中斷請求信號時，則中斷PWM輸出波形，所述跳變信息為外部時鐘的高低電平時間，所述FIFO即為先進(jìn)先出隊列。
[0013]如圖2所示，對輸入的波形進(jìn)行采樣，如果出現(xiàn)高低電平的翻轉(zhuǎn)，產(chǎn)生中斷信號。具體說明:上圖時序中pwm_in是輸入信號，在時鐘信號clk_pwm信號的采樣下，采樣到pwm_in由低電平到高電平切換，產(chǎn)生一個終端請求信號并輸出，告知CPU響應(yīng)中斷。同樣pwm_in由高電平到低電平切換也會產(chǎn)生一個終端輸出。
[0014]如圖1和圖2所示，輸入的pwm_in波形會在pwm的通道中可控配置，也就是說CPU如果配置pwm_in輸出采用FIFO緩沖模式的話，就可以啟動通道內(nèi)部的FIFO對輸入的pwm_in跳變信息的采集將會傳遞到FIFO中，F(xiàn)IFO是先進(jìn)先出隊列，不會出現(xiàn)數(shù)據(jù)丟失。當(dāng)采集到的pwm_in跳變信息(實際就是pwm_in)達(dá)到FIFO設(shè)置的閾值之后，就觸發(fā)CPU讀取該狀態(tài)。
[0015]雖然以上描述了本發(fā)明的【具體實施方式】，但是熟悉本技術(shù)領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，我們所描述的具體的實施例只是說明性的，而不是用于對本發(fā)明的范圍的限定，熟悉本領(lǐng)域的技術(shù)人員在依照本發(fā)明的精神所作的等效的修飾以及變化，都應(yīng)當(dāng)涵蓋在本發(fā)明的權(quán)利要求所保護(hù)的范圍內(nèi)。
【主權(quán)項】
1.PffM在輸入模式下傳輸數(shù)據(jù)的實現(xiàn)方式，其特征在于:所述PffM在輸入模式時，CPU配置輸入波形采用控制寄存器中的FIFO緩沖模式，當(dāng)遇到輸入波形跳變時，將跳變信息及其相應(yīng)的標(biāo)志位保存至FIFO中，當(dāng)FIFO中的存儲值達(dá)到限定值時，則CPU中斷PffM輸出波形，并讀取FIFO中的數(shù)據(jù)；當(dāng)CPU讀取完FIFO中的數(shù)據(jù)后啟動PffM輸出波形。2.根據(jù)權(quán)利要求1所述的PWM在輸入模式下傳輸數(shù)據(jù)的實現(xiàn)方式，其特征在于:所述當(dāng)FIFO中的存儲值達(dá)到限定值時，PffM產(chǎn)生一中斷請求信號，CPU檢測到該中斷請求信號時，則中斷PWM輸出波形。3.根據(jù)權(quán)利要求1所述的PWM在輸入模式下傳輸數(shù)據(jù)的實現(xiàn)方式，其特征在于:所述跳變信息為外部時鐘的高低電平時間。4.根據(jù)權(quán)利要求1所述的PWM在輸入模式下傳輸數(shù)據(jù)的實現(xiàn)方式，其特征在于:所述FIFO即為先進(jìn)先出隊列。
【專利摘要】本發(fā)明提供一種PWM在輸入模式下傳輸數(shù)據(jù)的實現(xiàn)方式，所述PWM在輸入模式時，CPU配置輸入波形采用控制寄存器中的FIFO緩沖模式，當(dāng)遇到輸入波形跳變時，將跳變信息及其相應(yīng)的標(biāo)志位保存至FIFO中，當(dāng)FIFO中的存儲值達(dá)到限定值時，則CPU中斷PWM輸出波形，并讀取FIFO中的數(shù)據(jù)；當(dāng)CPU讀取完FIFO中的數(shù)據(jù)后啟動PWM輸出波形，CPU不用頻繁響應(yīng)中斷，可以快速讀取數(shù)據(jù)，降低數(shù)據(jù)丟失的可能性。
【IPC分類】G06F13/24
【公開號】CN105224481
【申請?zhí)枴緾N201510689183
【發(fā)明人】張明懿
【申請人】福州瑞芯微電子股份有限公司
【公開日】2016年1月6日
【申請日】2015年10月22日