一種移動(dòng)硬盤(pán)密碼模塊的制作方法
【專(zhuān)利說(shuō)明】一種移動(dòng)硬盤(pán)密碼模塊
[0001]
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及數(shù)據(jù)安全領(lǐng)域，具體的說(shuō)是一種移動(dòng)硬盤(pán)密碼模塊。
【背景技術(shù)】
[0003]隨著數(shù)據(jù)價(jià)值不斷提升以及存儲(chǔ)技術(shù)不斷發(fā)展，存儲(chǔ)系統(tǒng)的重要性不斷提升，數(shù)據(jù)成為最核心的資產(chǎn)。存儲(chǔ)系統(tǒng)作為數(shù)據(jù)的保存空間，是數(shù)據(jù)保護(hù)的最后一道防線。隨著存儲(chǔ)系統(tǒng)由本地直連向網(wǎng)絡(luò)化和分布式的方向發(fā)展，并被網(wǎng)絡(luò)上的眾多計(jì)算機(jī)共享，使存儲(chǔ)系統(tǒng)變得更易受到攻擊。相對(duì)靜態(tài)的存儲(chǔ)系統(tǒng)，現(xiàn)在跟網(wǎng)絡(luò)連接的存儲(chǔ)系統(tǒng)往往成為攻擊者的首選目標(biāo)，比較容易達(dá)到竊取、篡改或破壞數(shù)據(jù)的目的。如果沒(méi)有存儲(chǔ)安全防范措施，一旦攻擊者成功地滲透到數(shù)據(jù)存儲(chǔ)系統(tǒng)中，其負(fù)面影響將是無(wú)法估計(jì)的，因此存儲(chǔ)安全變得至關(guān)重要。

【發(fā)明內(nèi)容】

[0004]本發(fā)明針對(duì)目前需求以及現(xiàn)有技術(shù)發(fā)展的不足之處，提供一種移動(dòng)硬盤(pán)密碼模塊。
[0005]本發(fā)明所述一種移動(dòng)硬盤(pán)密碼模塊，解決上述技術(shù)問(wèn)題采用的技術(shù)方案如下:所述移動(dòng)硬盤(pán)密碼模塊的系統(tǒng)架構(gòu)主要包括USB3.0接口主控芯片、認(rèn)證算法芯片、FPGA和PATA-to-SATA橋片；所述USB3.0接口主控芯片適用于連接USB接口，同時(shí)USB3.0接口主控芯片與認(rèn)證算法芯片、FPGA均通信，且所述FPGA與所述PATA-to-SATA橋片之間通信，所述PATA-to-SATA橋片適用于連接存儲(chǔ)設(shè)備。用戶(hù)使用時(shí)，首先需要通過(guò)認(rèn)證算法芯片進(jìn)行身份認(rèn)證，通過(guò)認(rèn)證后，用戶(hù)數(shù)據(jù)通過(guò)FPGA進(jìn)行數(shù)據(jù)加解密，最后通過(guò)PATA-to-SATA橋片將數(shù)據(jù)寫(xiě)入或讀出存儲(chǔ)設(shè)備。
[0006]優(yōu)選的，所述認(rèn)證算法芯片通過(guò)SD1與USB3.0接口主控芯片通信進(jìn)行身份認(rèn)證。
[0007]優(yōu)選的，所述USB3.0接口主控芯片通過(guò)ONFI與FPGA通信，使得用戶(hù)數(shù)據(jù)通過(guò)FPGA進(jìn)行數(shù)據(jù)加解密。
[0008]優(yōu)選的，所述FPGA內(nèi)部集成ONFI接口控制模塊、對(duì)稱(chēng)算法模塊和PATA Host模塊。
[0009]優(yōu)選的，所述ONFI接口控制模塊包含時(shí)鐘控制、數(shù)據(jù)隊(duì)列控制、端口控制、指令緩沖、地址緩沖和數(shù)據(jù)輸入輸出緩沖邏輯。
[0010]優(yōu)選的，所述對(duì)稱(chēng)算法模塊包含算法控制和算法引擎邏輯，其中算法引擎邏輯至少設(shè)置一個(gè)。
[0011 ] 優(yōu)選的，所述PATA Host模塊包含時(shí)鐘控制、端口控制、指令發(fā)生器、指令緩沖和數(shù)據(jù)輸入輸出緩沖邏輯。
[0012]本發(fā)明所述一種移動(dòng)硬盤(pán)密碼模塊，與現(xiàn)有技術(shù)相比具有的有益效果是:通過(guò)本發(fā)明所述密碼模塊，克服了現(xiàn)有存儲(chǔ)系統(tǒng)由于與網(wǎng)絡(luò)連接等因素造成的不安全隱患，能夠有效防止存儲(chǔ)系統(tǒng)中數(shù)據(jù)被有關(guān)人員竊取、篡改或破壞，從而保障用戶(hù)數(shù)據(jù)的完整性和安全性，提高了服務(wù)器整體性能，滿(mǎn)足了用戶(hù)對(duì)數(shù)據(jù)安全存儲(chǔ)的要求。
【附圖說(shuō)明】
[0013]附圖1為本實(shí)施例所述移動(dòng)硬盤(pán)密碼模塊的架構(gòu)框圖。
【具體實(shí)施方式】
[0014]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明所述一種移動(dòng)硬盤(pán)密碼模塊進(jìn)一步詳細(xì)說(shuō)明。
[0015]本發(fā)明所述一種移動(dòng)硬盤(pán)密碼模塊，所述密碼模塊主要包括USB3.0接口主控芯片、認(rèn)證算法芯片、FPGA和PATA-to-SATA橋片；所述USB3.0接口主控芯片適用于連接USB接口，同時(shí)USB3.0接口主控芯片與認(rèn)證算法芯片、FPGA均通信，且所述FPGA與所述PATA-to-SATA橋片之間通信，所述PATA-to-SATA橋片適用于連接存儲(chǔ)設(shè)備。用戶(hù)使用時(shí)，首先需要通過(guò)認(rèn)證算法芯片進(jìn)行身份認(rèn)證，通過(guò)認(rèn)證后，用戶(hù)數(shù)據(jù)通過(guò)FPGA進(jìn)行數(shù)據(jù)加解密，最后通過(guò)PATA-to-SATA橋片將數(shù)據(jù)寫(xiě)入或讀出存儲(chǔ)設(shè)備。
[0016]實(shí)施例:
附圖1為本實(shí)施例所述移動(dòng)硬盤(pán)密碼模塊的架構(gòu)框圖，如附圖1所示，該密碼模塊主要由USB3.0接口主控芯片、認(rèn)證算法芯片、FPGA和PATA-to-SATA橋片組成；所述USB3.0接口主控芯片適用于連接USB接口，并通過(guò)USB接口外接USB設(shè)備，從USB設(shè)備中讀取或?qū)懭霐?shù)據(jù)；所述認(rèn)證算法芯片通過(guò)SD1與USB3.0接口主控芯片通信進(jìn)行身份認(rèn)證，同時(shí)所述USB3.0接口主控芯片通過(guò)ONFI與FPGA通信，使得用戶(hù)數(shù)據(jù)通過(guò)FPGA進(jìn)行數(shù)據(jù)加解密；且所述FPGA通過(guò)PATA與PATA-to-SATA橋片通信，所述PATA-to-SATA橋片通過(guò)SATA與存儲(chǔ)設(shè)備(硬盤(pán))交互，通過(guò)PATA-to-SATA橋片將數(shù)據(jù)寫(xiě)入或讀出存儲(chǔ)設(shè)備。
[0017]在本實(shí)施例所述移動(dòng)硬盤(pán)密碼模塊中，所述FPGA內(nèi)部集成ONFI接口控制模塊、對(duì)稱(chēng)算法模塊和PATA Host模塊；其中，所述ONFI接口控制模塊包含時(shí)鐘控制、數(shù)據(jù)隊(duì)列控制、端口控制、指令緩沖、地址緩沖和數(shù)據(jù)輸入輸出緩沖邏輯；對(duì)稱(chēng)算法模塊包含算法控制和算法引擎邏輯，其中算法引擎邏輯可以有I個(gè)或多個(gè)；PATA Host模塊包含時(shí)鐘控制、端口控制、指令發(fā)生器、指令緩沖和數(shù)據(jù)輸入輸出緩沖邏輯。
[0018]此外，所述FPGA內(nèi)部的對(duì)稱(chēng)算法密鑰由認(rèn)證算法芯片提供保護(hù)。
[0019]上述【具體實(shí)施方式】?jī)H是本發(fā)明的具體個(gè)案，本發(fā)明的專(zhuān)利保護(hù)范圍包括但不限于上述【具體實(shí)施方式】，任何符合本發(fā)明的權(quán)利要求書(shū)的且任何所屬技術(shù)領(lǐng)域的普通技術(shù)人員對(duì)其所做的適當(dāng)變化或替換，皆應(yīng)落入本發(fā)明的專(zhuān)利保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種移動(dòng)硬盤(pán)密碼模塊，其特征在于，包括USB3.0接口主控芯片、認(rèn)證算法芯片、FPGA和PATA-to-SATA橋片；所述USB3.0接口主控芯片適用于連接USB接口，同時(shí)USB3.0接口主控芯片與認(rèn)證算法芯片、FPGA均通信，且所述FPGA與所述PATA-to-SATA橋片之間通信，所述PATA-to-SATA橋片適用于連接存儲(chǔ)設(shè)備。2.根據(jù)權(quán)利要求1所述一種移動(dòng)硬盤(pán)密碼模塊，其特征在于，所述認(rèn)證算法芯片通過(guò)SD1與USB3.0接口主控芯片通信進(jìn)行身份認(rèn)證。3.根據(jù)權(quán)利要求2所述一種移動(dòng)硬盤(pán)密碼模塊，其特征在于，所述USB3.0接口主控芯片通過(guò)ONFI與FPGA通信，使得用戶(hù)數(shù)據(jù)通過(guò)FPGA進(jìn)行數(shù)據(jù)加解密。4.根據(jù)權(quán)利要求3所述一種移動(dòng)硬盤(pán)密碼模塊，其特征在于，所述FPGA內(nèi)部集成ONFI接口控制模塊、對(duì)稱(chēng)算法模塊和PATA Host模塊。5.根據(jù)權(quán)利要求4所述一種移動(dòng)硬盤(pán)密碼模塊，其特征在于，所述ONFI接口控制模塊包含時(shí)鐘控制、數(shù)據(jù)隊(duì)列控制、端口控制、指令緩沖、地址緩沖和數(shù)據(jù)輸入輸出緩沖邏輯。6.根據(jù)權(quán)利要求5所述一種移動(dòng)硬盤(pán)密碼模塊，其特征在于，所述對(duì)稱(chēng)算法模塊包含算法控制和算法引擎邏輯，其中算法引擎邏輯至少設(shè)置一個(gè)。7.根據(jù)權(quán)利要求6所述一種移動(dòng)硬盤(pán)密碼模塊，其特征在于，所述PATAHost模塊包含時(shí)鐘控制、端口控制、指令發(fā)生器、指令緩沖和數(shù)據(jù)輸入輸出緩沖邏輯。
【專(zhuān)利摘要】本發(fā)明公開(kāi)一種移動(dòng)硬盤(pán)密碼模塊，涉及數(shù)據(jù)安全領(lǐng)域，包括USB3.0接口主控芯片、認(rèn)證算法芯片、FPGA和PATA-to-SATA橋片；所述USB3.0接口主控芯片適用于連接USB接口，同時(shí)USB3.0接口主控芯片與認(rèn)證算法芯片、FPGA均通信，且所述FPGA與PATA-to-SATA橋片之間通信，所述PATA-to-SATA橋片適用于連接存儲(chǔ)設(shè)備；通過(guò)認(rèn)證算法芯片進(jìn)行身份認(rèn)證，通過(guò)認(rèn)證后用戶(hù)數(shù)據(jù)通過(guò)FPGA進(jìn)行數(shù)據(jù)加解密，最后通過(guò)PATA-to-SATA橋片將數(shù)據(jù)寫(xiě)入或讀出存儲(chǔ)設(shè)備。本發(fā)明有效防止存儲(chǔ)系統(tǒng)中數(shù)據(jù)被有關(guān)人員竊取、篡改或破壞，能夠保障用戶(hù)數(shù)據(jù)的完整性和安全性。
【IPC分類(lèi)】G06F21/72, G06F21/80
【公開(kāi)號(hào)】CN105205416
【申請(qǐng)?zhí)枴緾N201510525286
【發(fā)明人】姜?jiǎng)P, 于治樓, 耿介
【申請(qǐng)人】浪潮集團(tuán)有限公司
【公開(kāi)日】2015年12月30日
【申請(qǐng)日】2015年8月25日