一種基于fpga的網(wǎng)絡(luò)服務(wù)質(zhì)量ip核的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及網(wǎng)絡(luò)傳輸及電路設(shè)計(jì)技術(shù)領(lǐng)域，特別涉及一種基于FPGA的網(wǎng)絡(luò)服務(wù)質(zhì)量IP核。
【背景技術(shù)】
[0002]在集成電路的可重用設(shè)計(jì)方法學(xué)中，IP核，全稱知識(shí)產(chǎn)權(quán)核(英語(yǔ)-1ntellectualproperty core)，是指某一方提供的、形式為邏輯單元、芯片設(shè)計(jì)的可重用模塊。IP核通常已經(jīng)通過(guò)了設(shè)計(jì)驗(yàn)證，設(shè)計(jì)人員以IP核為基礎(chǔ)進(jìn)行設(shè)計(jì)，可以縮短設(shè)計(jì)所需的周期。IP核可以通過(guò)協(xié)議由一方提供給另一方，或由一方獨(dú)自占有。IP核的概念源于產(chǎn)品設(shè)計(jì)的專(zhuān)利證書(shū)和源代碼的版權(quán)等。設(shè)計(jì)人員能夠以IP核為基礎(chǔ)進(jìn)行專(zhuān)用集成電路或現(xiàn)場(chǎng)可編程邏輯門(mén)陣列的邏輯設(shè)計(jì)，以減少設(shè)計(jì)周期。
[0003]IP核分為軟核、硬核和固核。軟核通常是與工藝無(wú)關(guān)、具有寄存器傳輸級(jí)硬件描述語(yǔ)言描述的設(shè)計(jì)代碼，可以進(jìn)行后續(xù)設(shè)計(jì)；硬核是前者通過(guò)邏輯綜合、布局、布線之后的一些列工藝文件，具有特定的工藝形式、物理實(shí)現(xiàn)方式；固核則通常介于上面兩者之間，它已經(jīng)通過(guò)功能驗(yàn)證、時(shí)序分析等過(guò)程，設(shè)計(jì)人員可以以邏輯門(mén)級(jí)網(wǎng)表的形式獲取。
[0004]FPGA (Field — Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在 PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
[0005]近年來(lái)隨著我國(guó)網(wǎng)絡(luò)不斷的建設(shè)發(fā)展，私有的接入寬帶已經(jīng)變得越來(lái)越普遍。隨著網(wǎng)絡(luò)用戶的不斷增加，網(wǎng)絡(luò)帶寬和流量變得越來(lái)越不滿足人們的需求。為了解決這種現(xiàn)象，除了要增大現(xiàn)有帶寬，最有效的方法就是提高網(wǎng)絡(luò)服務(wù)質(zhì)量qos，讓優(yōu)先級(jí)高的服務(wù)，如視頻流等優(yōu)先通過(guò)網(wǎng)絡(luò)，從而帶給用戶更好的體驗(yàn)。而傳統(tǒng)的qos技術(shù)采用CPU軟件實(shí)現(xiàn)算法，速度較慢，提升服務(wù)質(zhì)量有限，如何能更有效的提升服務(wù)質(zhì)量，是目前設(shè)計(jì)人員和消費(fèi)者共同關(guān)心的問(wèn)題。

【發(fā)明內(nèi)容】

[0006]為了解決現(xiàn)有技術(shù)的問(wèn)題，本發(fā)明提供了一種基于FPGA的網(wǎng)絡(luò)服務(wù)質(zhì)量IP核，其將傳統(tǒng)的網(wǎng)絡(luò)QoS (Quality of Service，服務(wù)質(zhì)量)工作由軟件移植到硬件電路進(jìn)行，實(shí)現(xiàn)了根據(jù)不同的網(wǎng)絡(luò)五元組，進(jìn)行優(yōu)先級(jí)的分類(lèi)，從而提供不同的服務(wù)質(zhì)量，大大提升了網(wǎng)絡(luò)服務(wù)質(zhì)量的處理速度。
[0007]本發(fā)明所采用的技術(shù)方案如下:
一種基于FPGA的網(wǎng)絡(luò)服務(wù)質(zhì)量IP核，包括Avalon接口模塊，五元組解析模塊，Hash壓縮模塊，Qos查找表模塊，I2C接口模塊，數(shù)據(jù)緩存模塊，優(yōu)先級(jí)選擇模塊，令牌桶充值模塊，令牌桶模塊和優(yōu)先級(jí)調(diào)度模塊，通過(guò)Avalon接口模塊來(lái)接收網(wǎng)絡(luò)數(shù)據(jù)包，將網(wǎng)絡(luò)數(shù)據(jù)包傳遞至五元組解析模塊，在五元組解析模塊內(nèi)將網(wǎng)絡(luò)數(shù)據(jù)包的五元組解析出來(lái)，此時(shí)網(wǎng)絡(luò)數(shù)據(jù)包送至數(shù)據(jù)緩存電路進(jìn)行緩存，而解析出的五元組送至Hash壓縮模塊進(jìn)行位寬壓縮，壓縮完畢后，將五元組送至Qos查找表進(jìn)行優(yōu)先級(jí)的查詢，其中的qos信息由CPU通過(guò)I2C接口進(jìn)行下發(fā)，查詢完畢后，優(yōu)先級(jí)信息與原始網(wǎng)絡(luò)數(shù)據(jù)包一起送入到優(yōu)先級(jí)選擇電路，根據(jù)產(chǎn)生的優(yōu)先級(jí)送入到相應(yīng)的令牌桶中，其令牌由令牌桶充值模塊下發(fā)，最終優(yōu)先級(jí)調(diào)度模塊根據(jù)優(yōu)先級(jí)策略，有選擇的選擇令牌桶輸出。
[0008]通過(guò)Avalon標(biāo)準(zhǔn)接口嵌入到已有的FPGA系統(tǒng)中去。
[0009]令牌桶共有16個(gè)。
[0010]令牌桶的令牌由令牌桶充值模塊進(jìn)行充值，若桶令牌不夠，則拒絕接受該優(yōu)先級(jí)的網(wǎng)絡(luò)數(shù)據(jù)包。
[0011]本發(fā)明實(shí)施例提供的技術(shù)方案帶來(lái)的有益效果是:
本發(fā)明針對(duì)網(wǎng)絡(luò)服務(wù)質(zhì)量差這一問(wèn)題，基于FPGA這一先進(jìn)技術(shù)，設(shè)計(jì)IP核電路，采用純硬件解決qos問(wèn)題。另外本發(fā)明將電路封裝成IP核這種形式，可以方便的嵌入到原有的系統(tǒng)中去，具有良好的擴(kuò)展性。
【附圖說(shuō)明】
[0012]為了更清楚地說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0013]圖1為本發(fā)明的一種基于FPGA的網(wǎng)絡(luò)服務(wù)質(zhì)量IP核的系統(tǒng)結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0014]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。
[0015]實(shí)施例一
下面結(jié)合附圖1對(duì)本實(shí)施例進(jìn)行詳細(xì)的說(shuō)明。
[0016]本實(shí)施例由Avalon接口模塊I，五元組解析模塊2，hash壓縮模塊3，qos查找表模塊4，I2C接口模塊5，數(shù)據(jù)緩存模塊6，優(yōu)先級(jí)選擇模塊7，令牌桶充值模塊8，令牌桶模塊9和優(yōu)先級(jí)調(diào)度模塊10組成。
[0017]具體實(shí)施時(shí)，將Avalon接口模塊I與原系統(tǒng)的網(wǎng)絡(luò)接口相連接，接收網(wǎng)絡(luò)數(shù)據(jù)包；將I2C接口 5與原系統(tǒng)的MCU或者CPU連接，提供CPU的qos策略下載接口。工作時(shí)網(wǎng)路數(shù)據(jù)包通過(guò)Avalon接口模塊I進(jìn)入到五元組解析模塊2，在該模塊中解析出相應(yīng)的五元組，并送至Hash壓縮模塊3，于此同時(shí)數(shù)據(jù)包進(jìn)入到數(shù)據(jù)緩存模塊6進(jìn)行緩存。在Hash壓縮模塊將112位五元組壓縮為16位，并送入到qos查找表4，qos查找表中的策略來(lái)自于系統(tǒng)MCU或者CPU的配置，查找此表輸出相應(yīng)的qos優(yōu)先級(jí)策略。策略輸出的同時(shí)，數(shù)據(jù)包也從數(shù)據(jù)緩存中輸出。兩者一起進(jìn)入到優(yōu)先級(jí)選擇模塊7中去，此模塊根據(jù)前面的優(yōu)先級(jí)策略，選擇到相應(yīng)令牌桶9的通路。令牌桶中的令牌由令牌充值電路8負(fù)責(zé)分發(fā)，若相應(yīng)的優(yōu)先級(jí)令牌桶中的令牌小于網(wǎng)絡(luò)數(shù)據(jù)包的包長(zhǎng)，則拒收這一包，若足夠則接受這一數(shù)據(jù)包。優(yōu)先級(jí)調(diào)度模塊10，根據(jù)令牌桶中數(shù)據(jù)包，按照優(yōu)先級(jí)由高到低的順序，發(fā)送這些數(shù)據(jù)包。這樣，就完成了數(shù)據(jù)流量的整形，并且保證了優(yōu)先級(jí)，使得高優(yōu)先級(jí)的數(shù)據(jù)包，始終保持高通過(guò)率。
[0018]以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于FPGA的網(wǎng)絡(luò)服務(wù)質(zhì)量IP核，包括Avalon接口模塊，五元組解析模塊，Hash壓縮模塊，Qos查找表模塊，I2C接口模塊，數(shù)據(jù)緩存模塊，優(yōu)先級(jí)選擇模塊，令牌桶充值模塊，令牌桶模塊和優(yōu)先級(jí)調(diào)度模塊，通過(guò)Avalon接口模塊來(lái)接收網(wǎng)絡(luò)數(shù)據(jù)包，將網(wǎng)絡(luò)數(shù)據(jù)包傳遞至五元組解析模塊，在五元組解析模塊內(nèi)將網(wǎng)絡(luò)數(shù)據(jù)包的五元組解析出來(lái)，此時(shí)網(wǎng)絡(luò)數(shù)據(jù)包送至數(shù)據(jù)緩存電路進(jìn)行緩存，而解析出的五元組送至Hash壓縮模塊進(jìn)行位寬壓縮，壓縮完畢后，將五元組送至Qos查找表進(jìn)行優(yōu)先級(jí)的查詢，其中的qos信息由CPU通過(guò)I2C接口進(jìn)行下發(fā)，查詢完畢后，優(yōu)先級(jí)信息與原始網(wǎng)絡(luò)數(shù)據(jù)包一起送入到優(yōu)先級(jí)選擇電路，根據(jù)產(chǎn)生的優(yōu)先級(jí)送入到相應(yīng)的令牌桶中，其令牌由令牌桶充值模塊下發(fā)，最終優(yōu)先級(jí)調(diào)度模塊根據(jù)優(yōu)先級(jí)策略，有選擇的選擇令牌桶輸出。2.根據(jù)權(quán)利要求1所述的一種基于FPGA的網(wǎng)絡(luò)服務(wù)質(zhì)量IP核，其特征在于，其通過(guò)Avalon標(biāo)準(zhǔn)接口嵌入到已有的FPGA系統(tǒng)中去。3.根據(jù)權(quán)利要求1所述的一種基于FPGA的網(wǎng)絡(luò)服務(wù)質(zhì)量IP核，其特征在于，所述的令牌桶共有16個(gè)。4.根據(jù)權(quán)利要求1所述的一種基于FPGA的網(wǎng)絡(luò)服務(wù)質(zhì)量IP核，其特征在于，所述的令牌桶的令牌由令牌桶充值模塊進(jìn)行充值，若桶令牌不夠，則拒絕接受該優(yōu)先級(jí)的網(wǎng)絡(luò)數(shù)據(jù)包。
【專(zhuān)利摘要】本發(fā)明涉及網(wǎng)絡(luò)傳輸及電路設(shè)計(jì)技術(shù)領(lǐng)域，特別涉及一種基于FPGA的網(wǎng)絡(luò)服務(wù)質(zhì)量IP核。本發(fā)明的IP核包括Avalon接口模塊，五元組解析模塊，Hash壓縮模塊，Qos查找表模塊，I2C接口模塊，數(shù)據(jù)緩存模塊，優(yōu)先級(jí)選擇模塊，令牌桶充值模塊，令牌桶模塊和優(yōu)先級(jí)調(diào)度模塊，其基于FPGA實(shí)現(xiàn)，將傳統(tǒng)的網(wǎng)絡(luò)qos工作由軟件移植到硬件電路進(jìn)行，實(shí)現(xiàn)了根據(jù)不同的網(wǎng)絡(luò)五元組，進(jìn)行優(yōu)先級(jí)的分類(lèi)，從而提供不同的服務(wù)質(zhì)量，大大提升了網(wǎng)絡(luò)服務(wù)質(zhì)量的處理速度。另外，IP核采用了標(biāo)準(zhǔn)的avalon接口，可以方便的嵌入到FPGA系統(tǒng)中去，而無(wú)需對(duì)原有系統(tǒng)進(jìn)行過(guò)多的更改，即可使用本IP核，實(shí)現(xiàn)qos功能，從而很方便的完成原有網(wǎng)絡(luò)系統(tǒng)的升級(jí)。
【IPC分類(lèi)】G06F17/50
【公開(kāi)號(hào)】CN104965942
【申請(qǐng)?zhí)枴緾N201510307848
【發(fā)明人】滕達(dá), 畢研山, 姜?jiǎng)P, 于治樓
【申請(qǐng)人】浪潮集團(tuán)有限公司
【公開(kāi)日】2015年10月7日
【申請(qǐng)日】2015年6月8日