專利名稱：具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，尤指一種利用非同步數(shù)據(jù)/地址通道來取代傳統(tǒng)的同步數(shù)據(jù)總線，能根據(jù)實(shí)際的數(shù)據(jù)流量需求，決定出所需要的通道數(shù)量而增加兩元件之間的傳輸頻寬的數(shù)據(jù)處理系統(tǒng)。
如

圖1所示的傳統(tǒng)電腦系統(tǒng)的基本結(jié)構(gòu)圖；一般電腦系統(tǒng)包括中央處理器10(CPU)、系統(tǒng)控制器20(system controller)、存儲(chǔ)器30(memory)、視頻子系統(tǒng)40(video subsystem)以及外圍裝置PCI元件50(peripheral component interconnect device)。上述各元件的連結(jié)是利用多條數(shù)據(jù)線的總線(bus)來進(jìn)行數(shù)據(jù)的傳遞。系統(tǒng)控制器20是作為中央處理器10及其他系統(tǒng)元件(如存儲(chǔ)器30、視頻子系統(tǒng)40及外圍裝置PCI元件50)之間的橋接界面。以一般電腦系統(tǒng)為例，即為系統(tǒng)芯片組(chipsets)或是北橋芯片(north bridge)。在系統(tǒng)控制器20與CPU10之間的系統(tǒng)總線11(system bus)中，包含多條并行的數(shù)據(jù)線(Data I/O)以及地址線(Address I/O)，以目前Pentium II和Power PC為例，共有64條數(shù)據(jù)線以及32條地址線，用以并行接收/傳送數(shù)據(jù)和地址。另外系統(tǒng)控制器20和存儲(chǔ)器30之間的存儲(chǔ)器總線31(memory bus)，則包括64條數(shù)據(jù)線以及數(shù)條地址線(根據(jù)不同的存儲(chǔ)器類型而不同)。這些傳統(tǒng)總線的另一項(xiàng)特征是單一性，例如當(dāng)存儲(chǔ)器30要傳送數(shù)據(jù)到視頻子系統(tǒng)40時(shí)，則全部的數(shù)據(jù)I/O和地址I/O都會(huì)被使用在此時(shí)的傳送狀態(tài)中，存儲(chǔ)器30不可能一邊送數(shù)據(jù)給視頻子系統(tǒng)40而同時(shí)又送數(shù)據(jù)給CPU10。
簡單的說，上述總線有兩個(gè)特點(diǎn)(1)并行多條的數(shù)據(jù)/地址線，這在數(shù)據(jù)/地址數(shù)據(jù)信息的處理頻寬上具有較佳的性能，舉例來說，數(shù)據(jù)線由32條增加到64條，在相同的操作時(shí)鐘下，頻寬可以增加一倍。
(2)單一性和同步性(synchronous)，其優(yōu)點(diǎn)在于時(shí)序關(guān)系可以定義得非常清楚，因此在實(shí)際操作上很方便，有利于實(shí)現(xiàn)總線兩端元件的通信協(xié)議。
傳統(tǒng)總線的并行化和同步化特性固然有其優(yōu)點(diǎn)，但是也有下列缺點(diǎn)(1)時(shí)鐘頻率大致是以8MHz→16MHz→33MHz→66MHz→100MHz的軌跡發(fā)展。然而，隨著操作時(shí)鐘頻率的逐漸提高，同步化變得非常困難。
(2)目前大多數(shù)電腦系統(tǒng)所使用的總線的數(shù)據(jù)/地址線比特寬度(bitwidth)為64比特寬度的數(shù)據(jù)線，未來可預(yù)貝的是128比特寬度的總線將會(huì)是主流。比特寬度的增加即意味著集成電路IC接腳數(shù)量(pin count)的增加，而且所增加的接腳數(shù)相當(dāng)?shù)拇蟆＝幽_數(shù)量太大則會(huì)導(dǎo)致封裝的難度增加，體積變大等等的缺點(diǎn)。其中以系統(tǒng)控制器20的接腳數(shù)量影響最大(這是因?yàn)槠浔仨殞?duì)每個(gè)與其相連的元件，分別增加對(duì)應(yīng)的接腳)。
(3)并行化的數(shù)據(jù)/地址線在出現(xiàn)同時(shí)切換(由0變1，由1變0)的情況時(shí)，在功率的消耗上會(huì)比較大，同時(shí)產(chǎn)生較大的干擾信號(hào)。
(4)系統(tǒng)控制器20能夠處理的數(shù)據(jù)流量為固定的，所以即使其相連元件通過增加數(shù)據(jù)/地址接腳數(shù)量的方式來增加頻寬，也不見得可以增加整體性能。換言之，最后結(jié)果可能只是徒然增加接腳數(shù)而已。
本發(fā)明的主要目的是提供一種具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，其利用非同步數(shù)據(jù)/地址通道來取代傳統(tǒng)的同步數(shù)據(jù)總線。系統(tǒng)控制器與其相連元件之間通過多個(gè)通道來傳送地址/數(shù)據(jù)，藉由系統(tǒng)控制器中的交換電路模組以及控制邏輯來決定不同元件之間的通道連接，并可以根據(jù)實(shí)際的數(shù)據(jù)流量需求，決定出所需要的通道數(shù)量而增加兩元件之間的傳輸頻寬，達(dá)到數(shù)據(jù)傳輸?shù)淖罴鸦?br> 本發(fā)明的目的是這樣實(shí)現(xiàn)的一種具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，該系統(tǒng)是由中央處理器、存儲(chǔ)器及多個(gè)外圍裝置所構(gòu)成，上述各元件之間是通過多個(gè)可以獨(dú)立運(yùn)行的通道與系統(tǒng)控制器連結(jié)，以傳遞數(shù)據(jù)與地址信息；其特征在于該系統(tǒng)控制器包含有交換電路模組及控制邏輯；該控制邏輯是接收上述各元件所送來的傳輸需求，并且設(shè)定交換電路模組內(nèi)的組態(tài)，以建立數(shù)據(jù)傳輸雙方的通道并依據(jù)數(shù)據(jù)信息傳輸量的大小機(jī)動(dòng)地調(diào)整通道配置數(shù)量和決定通道的狀態(tài)。
其中該控制邏輯是根據(jù)元件的實(shí)際傳輸需求，產(chǎn)生一組傳輸方向設(shè)定信號(hào)及交換控制信號(hào)，用以控制交換電路模組動(dòng)作。
上述各元件欲傳送數(shù)據(jù)時(shí)，必須提供指示所要傳送的目的元件的標(biāo)記信息、所要傳送的數(shù)據(jù)信息、以及該數(shù)據(jù)在該目的元件的地址數(shù)據(jù)信息。
其中該交換電路模組是由多個(gè)數(shù)據(jù)緩沖器所組成，可以是固定方向、動(dòng)態(tài)方向及多重通道設(shè)定組態(tài)三種交換電路模組中的任一種，或是其他變化的模式。
其中該固定方向設(shè)定組態(tài)是指各個(gè)數(shù)據(jù)緩沖器只能設(shè)定為單一方向，藉由同方向的緩沖器連結(jié)構(gòu)成信息傳輸?shù)耐ǖ馈?br> 其中該動(dòng)態(tài)方向設(shè)定組態(tài)是指每個(gè)數(shù)據(jù)緩沖器對(duì)外的連線是雙向可設(shè)定的，每個(gè)連線的方向是由控制邏輯在配置時(shí)加以設(shè)定。
其中該多重通道設(shè)定組態(tài)是指每個(gè)數(shù)據(jù)緩沖器的對(duì)外連線方向?yàn)殡p向的，每一個(gè)數(shù)據(jù)緩沖器是配置給鄰近相連結(jié)的元件通道。
其中該通道每次啟動(dòng)時(shí)維持單一傳送方向，在通道內(nèi)傳送的地址/數(shù)據(jù)則是通過既定的傳輸格式進(jìn)行，以節(jié)省在數(shù)據(jù)信息傳送過程中需要改變傳送方向的轉(zhuǎn)向時(shí)間。
其中該系統(tǒng)控制器與各元件之間設(shè)有通道對(duì)應(yīng)的界面處理電路，連接的雙方以相同通道傳輸協(xié)議來進(jìn)行數(shù)據(jù)信息的傳遞。
其中該通道包含有數(shù)條信號(hào)線，每條信號(hào)線是依照通道傳輸協(xié)議來進(jìn)行數(shù)據(jù)的傳送。
本發(fā)明的特點(diǎn)是通過多個(gè)通道來傳送地址/數(shù)據(jù)，以及藉由系統(tǒng)控制器中的交換電路模組以及控制邏輯來決定不同元件之間的通道連接，并可以根據(jù)實(shí)際的數(shù)據(jù)流量需求，決定出所需要的通道數(shù)量；而且，每個(gè)通道本身是獨(dú)立運(yùn)作的，以較多通道進(jìn)行數(shù)據(jù)信息傳輸時(shí)，可以增加兩元件之間的傳輸頻寬和獲得較高的數(shù)據(jù)傳輸速率，達(dá)到數(shù)據(jù)傳輸?shù)淖罴鸦?。此外，每個(gè)通道在設(shè)定完成后，需要維持單一方向的傳輸，藉此可以避免回轉(zhuǎn)時(shí)間所造成的時(shí)間延遲，加速數(shù)據(jù)信息傳遞的速度。
下面參閱附圖，對(duì)本發(fā)明的結(jié)構(gòu)設(shè)計(jì)、特征和技術(shù)原理，作一詳細(xì)的說明圖1為傳統(tǒng)電腦系統(tǒng)的基本結(jié)構(gòu)圖；圖2為傳統(tǒng)技術(shù)與本發(fā)明的差異示意圖；圖3為本發(fā)明的第一種結(jié)構(gòu)示意圖；圖4為本發(fā)明的第二種結(jié)構(gòu)示意圖；圖5為本發(fā)明的動(dòng)作流程圖；圖6為固定方向設(shè)定組態(tài)的交換電路模組示意圖；圖7為動(dòng)態(tài)方向設(shè)定組態(tài)的交換電路模組示意圖；圖8為多重通道設(shè)定組態(tài)的交換電路模組示意圖。
本發(fā)明所采用的結(jié)構(gòu)，是以適應(yīng)型數(shù)據(jù)/地址通道模型來取代傳統(tǒng)的總線結(jié)構(gòu)。傳統(tǒng)技術(shù)與本發(fā)明之間的差異可由圖2看出(參見圖2)。
在傳統(tǒng)的總線結(jié)構(gòu)(如圖2左半部)中，各元件(如上述，在此圖中以一元件A通稱之，請(qǐng)配合參見圖1所示)是以總線方式連接系統(tǒng)控制器20，原始總線包含了地址總線21(16比特)以及數(shù)據(jù)總線22(64比特)。以存儲(chǔ)器存取為例，由于數(shù)據(jù)總線的單一性與同步性的特點(diǎn)，此時(shí)的存取請(qǐng)求是單一時(shí)間對(duì)單一存儲(chǔ)器進(jìn)行讀或?qū)懝潭ǖ刂贰?duì)于元件A本身而言，此種情況即為單一處理程序(single processing)。
而在本發(fā)明所提供的通道結(jié)構(gòu)中，相同的連接腳數(shù)可以構(gòu)成數(shù)條通道CH，每個(gè)通道CH則可以依照需求加以配置。也就是說，在同一時(shí)間，對(duì)于存儲(chǔ)器需求可以讀或?qū)懖煌牡刂?。如果以與上述相同的接腳數(shù)量來說，可以組成8個(gè)通道CH，每通道CH有10條信號(hào)線。如此即可根據(jù)實(shí)際應(yīng)用配置不同需求的通道數(shù)量配置，也就是可以讓元件B進(jìn)行多重處理程序，達(dá)到最佳化的設(shè)定。
每個(gè)通道CH本身是獨(dú)立運(yùn)作，以較多通道CH進(jìn)行數(shù)據(jù)信息傳輸時(shí)可以獲得較高的數(shù)據(jù)傳輸速率。每個(gè)通道CH在設(shè)定完成后，需要維持單一方向的傳輸，藉此可以避免回轉(zhuǎn)時(shí)間所造成的時(shí)間延遲。另外，通道CH與信號(hào)線的觀念并不相同，每個(gè)通道CH可能有多條信號(hào)線，每條信號(hào)線則依照通道傳輸協(xié)議來進(jìn)行數(shù)據(jù)的傳送。在本發(fā)明中，通道CH本身的傳輸協(xié)議并不特別定義。如果在上述范例中，利用10條信號(hào)線構(gòu)成一通道，可以定義一條為時(shí)鐘線，一條為地址線(以串行傳輸方式傳送)，八條為數(shù)據(jù)線(以并行傳輸方式傳送)。不過，實(shí)際可應(yīng)用的通道類型可以視情況而改變。
在本發(fā)明中，重點(diǎn)在于系統(tǒng)控制器20如何控制通道CH以及配置通道CH的機(jī)制，以下將以二實(shí)施例作詳細(xì)說明。
如圖3所示，其為本發(fā)明的第一種結(jié)構(gòu)示意圖；該系統(tǒng)控制器60(systemcontroller)的功能類似于通道管理器的角色，每個(gè)通道CH代表在外部元件(處理器10、存儲(chǔ)器30或外圍元件)與系統(tǒng)控制器60之間具有一定傳輸速率的數(shù)據(jù)流。系統(tǒng)控制器60包含有交換電路模組61(switching box)及控制邏輯62(control logic)兩個(gè)部分。該交換電路模組61是由多個(gè)數(shù)據(jù)緩沖器data buffer)所構(gòu)成，可以是固定方向、動(dòng)態(tài)方向及多重通道設(shè)定組態(tài)三種交換電路模組61中的任一種，或是其他變化的模式(內(nèi)容后詳述)。該控制邏輯62的主要作用是提供各元件間信息的實(shí)際傳遞控制，用以控制由數(shù)據(jù)緩沖器(data buffer)所構(gòu)成的交換電路模組61，藉以在上述的外部元件之間構(gòu)成實(shí)際通道CH。
以圖3中通道CH P1與通道CH M1之間的情況為例說明。當(dāng)CPU 10欲從存儲(chǔ)器30中讀出數(shù)據(jù)時(shí)，可以設(shè)定通道CH M1的方向?yàn)榇鎯?chǔ)器30→系統(tǒng)控制器60，設(shè)定通道CH P1的方向?yàn)橄到y(tǒng)控制器60→處理器10?？刂七壿?2根據(jù)元件的實(shí)際傳輸需求，產(chǎn)生一組傳輸方向設(shè)定信號(hào)63(direction setting signals)以及交換控制信號(hào)64(switching controlsignals)，用以控制交換電路模組61中各個(gè)數(shù)據(jù)緩沖器的動(dòng)作，以建立兩者之間的數(shù)據(jù)信息(包括地址、數(shù)據(jù)本身)傳遞通道。當(dāng)某個(gè)元件欲傳送數(shù)據(jù)到另一元件時(shí)，必須提供三種信息(1)標(biāo)記(tag)，是指示所要傳送的目的元件；(2)數(shù)據(jù)(data)，是所要傳送的數(shù)據(jù)；(3)地址(address)，該數(shù)據(jù)在該目的元件的地址信息。
除此之外，需要傳送的數(shù)據(jù)信息可能還需要包含一部分的控制信號(hào)，這些數(shù)據(jù)信息都可以通過通道CH進(jìn)行傳送。
另外，圖3所示的各元件和系統(tǒng)控制器60中的橢圖形標(biāo)記，是表示通道所對(duì)應(yīng)的界面處理電路I、I’，連接的雙方需以相同通道傳輸協(xié)議來進(jìn)行數(shù)據(jù)信息的傳遞。必須注意的是，本發(fā)明的重點(diǎn)在于通過這種通道CH的結(jié)構(gòu)以及其啟動(dòng)和配置可以是機(jī)動(dòng)性的，使傳統(tǒng)總線結(jié)構(gòu)的缺點(diǎn)可以獲得改善。
系統(tǒng)控制器60在控制地址/數(shù)據(jù)的流量時(shí)，可以根據(jù)實(shí)際的數(shù)據(jù)流量需求，決定出所需要的通道CH數(shù)量。也即，當(dāng)某一元件對(duì)于數(shù)據(jù)流量的需求變得非常大時(shí)，系統(tǒng)控制器60可以開啟更多的通道讓通信頻寬增加，加速數(shù)據(jù)的傳遞。而每個(gè)元件的通道CH也可以機(jī)動(dòng)地調(diào)整。換言之，本發(fā)明通道CH的總數(shù)量為固定的，但通道CH的配置是采用動(dòng)態(tài)的設(shè)計(jì)。舉例來說，如圖3所示，系統(tǒng)控制器60連接于處理器10、存儲(chǔ)器30、第一外圍裝置、第二外圍裝置的通道中，設(shè)有多個(gè)通道是相通的，如圖3左半部的虛線所示，為避免附圖線條眾多復(fù)雜，在此例中僅以處理器與第一外圍裝置為例說明，兩者之間具有CH CO1至CH COn連結(jié)在處理器10與第一外圍裝置之間。在傳輸時(shí)，處理器具有8個(gè)通道CH，假設(shè)對(duì)于第一外圍元件的數(shù)據(jù)信息傳輸需求非常大而對(duì)于處理器10的數(shù)據(jù)信息傳輸需求則相當(dāng)小時(shí)，可以一方面配置4個(gè)通道CH CO1～CO4對(duì)應(yīng)第一外圍裝置，同時(shí)僅配置剩余的通道則對(duì)應(yīng)處理器10，藉此可以有效率地配置資源(通道CH)的使用。
每個(gè)通道CH每次啟動(dòng)時(shí)只能維持單一傳送方向，在通道CH內(nèi)傳送的地址/數(shù)據(jù)則是通過既定的傳輸格式進(jìn)行。這種作法有個(gè)好處，就是可以節(jié)省在數(shù)據(jù)信息傳送過程中需要改變傳送方向的轉(zhuǎn)向時(shí)間(turn-overtime)，以加速數(shù)據(jù)信息傳遞的速度。需注意的是，通道CH與通道CH之間并不需要同步，換言之，彼此可以獨(dú)立完成工作。
如圖4所示，其為本發(fā)明的第二種結(jié)構(gòu)示意圖；其結(jié)構(gòu)其實(shí)是圖3結(jié)構(gòu)的變化類型，兩者之間差異點(diǎn)僅在于原來通過通道本身傳送的部分標(biāo)記(tag)和控制信號(hào)，在圖4中是利用單獨(dú)的接腳來傳送(如圖中虛線部分control/tag)。這部分可以簡化通道CH內(nèi)非數(shù)據(jù)信息的時(shí)序復(fù)雜度，不過也會(huì)增加額外的接腳需求。另外，在本實(shí)施例中，與圖3同樣具有通道的機(jī)動(dòng)變化性，與前述實(shí)施例相同。
依據(jù)上述可以歸納出如圖5的流程圖，更能明白本發(fā)明的通道傳輸方式。
步驟a中央處理器10下達(dá)的存取命令。
步驟b系統(tǒng)控制器60內(nèi)的控制邏輯62即依據(jù)存取命令或?qū)嶋H傳輸需求，產(chǎn)生一組傳輸方向設(shè)定信號(hào)63以及交換控制信號(hào)64，用以控制交換電路模組61中各個(gè)數(shù)據(jù)緩沖器的動(dòng)作(設(shè)定通道數(shù)量、目的、存取方向等)，以便建立兩者之間的數(shù)據(jù)信息傳遞通道。
步驟c切換電路模組61依據(jù)設(shè)定進(jìn)行緩沖器切換，連結(jié)成數(shù)據(jù)傳輸?shù)姆较蛐浴?br> 步驟d數(shù)據(jù)流由指定的外圍裝置經(jīng)緩沖器所連結(jié)的通道傳送至目的外圍裝置。
步驟e存取動(dòng)作完畢。
如前所述，交換電路模組是由許多數(shù)據(jù)緩沖器所構(gòu)成。在以下說明中，舉出三種交換電路模組的設(shè)定組態(tài)，藉以說明交換電路模組的動(dòng)作。
如圖6所示，其為固定方向設(shè)定組態(tài)(fixed direction setup)的交換電路模組示意圖；在此設(shè)定組態(tài)中，交換電路模組61中的數(shù)據(jù)緩沖器只能設(shè)定為單一方向。數(shù)據(jù)緩沖器A1的數(shù)據(jù)輸入方向有兩個(gè)，分別來自處理器界面以及相鄰的緩沖器A2，同樣地，其數(shù)據(jù)輸出方向也有兩個(gè)，分別是到第一外圍裝置界面(配合圖1為視頻子系統(tǒng)40)和相鄰的緩沖器B1。因此，如果要建立由處理器10界面到第三外圍裝置界面(配合圖1可為存儲(chǔ)器30)之間的通道CH，可以利用數(shù)據(jù)緩沖器A1-B1-C1-D1或者是A3-B3-C3-D3組成，相對(duì)地，如果要建立由第三外圍裝置界面到處理器界面之間的通道，則可以利用數(shù)據(jù)緩沖器D2-C2-B2-A2或者是D4-C4-B4-A4(同理類推)。固定方向設(shè)定組態(tài)的優(yōu)點(diǎn)是結(jié)構(gòu)簡單，容易實(shí)現(xiàn)，不過數(shù)據(jù)緩沖器的使用效率并不高。
如圖7所示，其為動(dòng)態(tài)方向設(shè)定組態(tài)的交換電路模組(dynamicdirection setup)示意圖；在此設(shè)定組態(tài)中，每個(gè)數(shù)據(jù)緩沖器對(duì)外的連線是雙向可設(shè)定的，換言之，每個(gè)連線的方向是由控制邏輯62在配置時(shí)加以設(shè)定，不過必須注意每個(gè)數(shù)據(jù)緩沖器雖然具有雙向輸出入連線，但是當(dāng)通道CH完成配置后，單向性仍然必須維持，如此才能夠避免回轉(zhuǎn)時(shí)間(turn-over time)。由于利用動(dòng)態(tài)方向設(shè)定組態(tài)時(shí)需要進(jìn)行資源的有效配置，并且雙向連線在實(shí)施上也比較復(fù)雜，因此成本較高；不過在數(shù)據(jù)緩沖器的使用效率上比較高。
如圖8所示，其為多重通道設(shè)定組態(tài)(multi-channel setup)的交換電路模組示意圖；在此設(shè)定組態(tài)中，每個(gè)數(shù)據(jù)緩沖器的對(duì)外連線方向也是雙向的，不過并不是所有的數(shù)據(jù)緩沖器都可以任意的配置，其中左半部的數(shù)據(jù)緩沖器只能夠配置給處理器10通道、第0外圍裝置界面PI0(peripheralinterface 0)和第1外圍裝置界面PI1之間的通道，而右半部的數(shù)據(jù)緩沖器則只能夠配置給處理器通道、第2外圍裝置界面PI2和第3外圍裝置界面PI3之間的通道。另外，在圖8所示的設(shè)定組態(tài)中，實(shí)際通道數(shù)量會(huì)高于數(shù)據(jù)緩沖器的數(shù)量。
交換電路模組61是由數(shù)據(jù)緩沖器所構(gòu)成，其模式可以是上述三種交換電路模組中的任一種，或是其他變化的模式，通過控制邏輯62的設(shè)定，可以將交換電路模組61中的數(shù)據(jù)緩沖器根據(jù)通道CH連接的需求，調(diào)整成通道CH的組態(tài)以建立通道CH傳輸?shù)姆较蛐?，同時(shí)也構(gòu)成通道CH中的緩沖區(qū)。
綜上所述，本發(fā)明所提供的具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，通過多個(gè)通道來傳送地址/數(shù)據(jù)，藉由系統(tǒng)控制器中的交換電路模組以及控制邏輯來決定不同元件之間的通道連接，可以根據(jù)實(shí)際的數(shù)據(jù)流量需求，決定出所需要的通道數(shù)量，增加兩元件之間的傳輸頻寬，達(dá)到數(shù)據(jù)傳輸?shù)淖罴鸦?br> 權(quán)利要求
1.一種具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，該系統(tǒng)是由中央處理器、存儲(chǔ)器及多個(gè)外圍裝置所構(gòu)成，上述各元件之間是通過多個(gè)可以獨(dú)立運(yùn)行的通道與系統(tǒng)控制器連結(jié)，以傳遞數(shù)據(jù)與地址信息；其特征在于該系統(tǒng)控制器包含有交換電路模組及控制邏輯；該控制邏輯是接收上述各元件所送來的傳輸需求，并且設(shè)定交換電路模組內(nèi)的組態(tài)，以建立數(shù)據(jù)傳輸雙方的通道并依據(jù)數(shù)據(jù)信息傳輸量的大小機(jī)動(dòng)地調(diào)整通道配置數(shù)量和決定通道的狀態(tài)。
2.如權(quán)利要求1所述的具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，其特征在于其中該控制邏輯是根據(jù)元件的實(shí)際傳輸需求，產(chǎn)生一組傳輸方向設(shè)定信號(hào)及交換控制信號(hào)，用以控制交換電路模組動(dòng)作。
3.如權(quán)利要求1所述的具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，其特征在于上述各元件欲傳送數(shù)據(jù)時(shí)，必須提供指示所要傳送的目的元件的標(biāo)記信息、所要傳送的數(shù)據(jù)信息、以及該數(shù)據(jù)在該目的元件的地址數(shù)據(jù)信息。
4.如權(quán)利要求1所述的具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，其特征在于其中該交換電路模組是由多個(gè)數(shù)據(jù)緩沖器所組成，可以是固定方向、動(dòng)態(tài)方向及多重通道設(shè)定組態(tài)三種交換電路模組中的任一種，或是其他變化的模式。
5.如權(quán)利要求4所述的具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，其特征在于其中該固定方向設(shè)定組態(tài)是指各個(gè)數(shù)據(jù)緩沖器只能設(shè)定為單一方向，藉由同方向的緩沖器連結(jié)構(gòu)成信息傳輸?shù)耐ǖ馈?br> 6.如權(quán)利要求4所述的具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，其特征在于其中該動(dòng)態(tài)方向設(shè)定組態(tài)是指每個(gè)數(shù)據(jù)緩沖器對(duì)外的連線是雙向可設(shè)定的，每個(gè)連線的方向是由控制邏輯在配置時(shí)加以設(shè)定。
7.如權(quán)利要求4所述的具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，其特征在于其中該多重通道設(shè)定組態(tài)是指每個(gè)數(shù)據(jù)緩沖器的對(duì)外連線方向?yàn)殡p向的，每一個(gè)數(shù)據(jù)緩沖器是配置給鄰近相連結(jié)的元件通道。
8.如權(quán)利要求1所述的具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，其特征在于其中該通道每次啟動(dòng)時(shí)維持單一傳送方向，在通道內(nèi)傳送的地址/數(shù)據(jù)則是通過既定的傳輸格式進(jìn)行。
9.如權(quán)利要求1所述的具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，其特征在于其中該系統(tǒng)控制器與各元件之間設(shè)有通道對(duì)應(yīng)的界面處理電路，連接的雙方以相同通道傳輸協(xié)議來進(jìn)行數(shù)據(jù)信息的傳遞。
10.如權(quán)利要求1所述的具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng)，其特征在于其中該通道包含有數(shù)條信號(hào)線，每條信號(hào)線是依照通道傳輸協(xié)議來進(jìn)行數(shù)據(jù)的傳送。
全文摘要
一種具有可配置數(shù)據(jù)/地址通道結(jié)構(gòu)的數(shù)據(jù)處理系統(tǒng),尤指一種利用非同步數(shù)據(jù)/地址通道來取代傳統(tǒng)的同步數(shù)據(jù)總線,系統(tǒng)控制器與其相連元件之間通過多個(gè)通道來傳送地址/數(shù)據(jù),藉由系統(tǒng)控制器中的交換電路模組以及控制邏輯來決定不同元件之間的通道連接,并可根據(jù)實(shí)際的數(shù)據(jù)流量需求,決定所需要的通道數(shù)量而增加兩元件之間的傳輸頻寬,使數(shù)據(jù)傳輸最佳化;且每個(gè)通道在每次啟動(dòng)時(shí)只能維持單一傳送方向,能節(jié)省數(shù)據(jù)傳送過程中改變傳送方向的轉(zhuǎn)向時(shí)間,加速數(shù)據(jù)傳遞的速度。
文檔編號(hào)G06F13/40GK1247343SQ9912205
公開日2000年3月15日 申請(qǐng)日期1999年10月27日 優(yōu)先權(quán)日1999年10月27日
發(fā)明者后健慈, 徐秀瑩 申請(qǐng)人:蓋內(nèi)蒂克瓦爾有限公司