專利名稱：半導(dǎo)體器件的可編程管腳指定的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體器件管腳指定。更具體地講，本發(fā)明涉及用戶可編程指定一個或多個半導(dǎo)體器件管腳，以進行尋址功能以及其它I/O功能的擴展和靈活設(shè)定的能力。
當(dāng)前的技術(shù)現(xiàn)狀描述了半導(dǎo)體器件，諸如微處理器和微控制器，具有到一公共管腳的雙向I/O端口，在輸入模式中能夠進行一種功能，而在輸出模式中能夠進行另一種功能。
當(dāng)前的技術(shù)現(xiàn)狀還描述了半導(dǎo)體器件，諸如微處理器和微控制器，能夠根據(jù)該器件相對于存儲器存取周期的狀態(tài)，將一特定管腳用作地址管腳或數(shù)據(jù)管腳。例如，能夠驅(qū)動16位寬數(shù)據(jù)總線的微處理器很可能具有用作數(shù)據(jù)I/O的16個管腳。微處理器具有允許這同樣的16個管腳驅(qū)動一地址總線的固有能力。如果需要附加的尋址能力，則必須有附加的管腳專用于滿足此需求。在現(xiàn)有技術(shù)中，地址管腳分配的內(nèi)部結(jié)構(gòu)由半導(dǎo)體制造商確定，并且不能由用戶修改。
如在美國專利5,686,844中查到的現(xiàn)有技術(shù)所描述的半導(dǎo)體器件，具有將集成電路(IC)管腳構(gòu)造成時鐘/復(fù)位信號或其它數(shù)字I/O的能力，該美國專利5,686,844的題目為“可構(gòu)造成時鐘輸入管腳和數(shù)字I/O管腳，或構(gòu)造成器件復(fù)位管腳和數(shù)字I/O管腳的集成電路管腳及其構(gòu)造方法(INTEGRATED CIRCUIT PINS CONFIGURABLE AS A BLOCK INPUT PINAND AS A DIGITAL I/O PIN OR AS A DIVICE RESET PIN AND AS ADIGITAL I/O PIN AND METHOD THEREFOR)”。
其它方案還描述了用于測試電路的多功能管腳方案，其目的是同時測試存儲器的多個段(segment)。參見美國專利4,495,603，其題目為“分段存儲器的測試系統(tǒng)(TEST SYSTEM FOR SEGMENTED MEMORY)”。然而，該現(xiàn)有技術(shù)描述了“邏輯框(logic box)”的引入，該“邏輯框”只含有三態(tài)緩沖器，該三態(tài)緩沖器可產(chǎn)生用于分段的存儲器器件的讀和寫測試時鐘。此外，沒有建議將這些測試電路或“邏輯框”集成為處理單元，因而不能被編程，以用于使處理單元的I/O功能定型。
美國專利5,473,758要求保護的是，使處理單元I/O管腳在可編程模式(例如，可編程非易失性存儲器)中作用或在正常模式(例如，執(zhí)行程序存儲器)中作用的公共指定，該美國專利5,473,758的題目為“具有可在可編程模式和正常模式之間交換的輸入輸出管腳，以在不將輸入輸出管腳用于可編程模式的情況下用于程序存儲器的系統(tǒng)(SYSTEM HAVING INPUT OUTPUT PINSSHIEFING BETWEEN PROGRAMMING MODE AND NORMAL MODE TOPROGRAM MEMORY WITHOUT DEDICATING INPUT OUTPUT PINS FORPROGRAMMING MODE)”。
這樣，就產(chǎn)生了一個問題，根據(jù)編程者的應(yīng)用，現(xiàn)有技術(shù)本身表現(xiàn)出尋址能力不足或?qū)ぶ纺芰^剩。此外，現(xiàn)有技術(shù)不能預(yù)測可被編程用于半導(dǎo)體器件的具體應(yīng)用的靈活的尋址能力。
因此，就出現(xiàn)了提供一種半導(dǎo)體器件的需要，在該半導(dǎo)體器件中，滿足設(shè)計規(guī)定所需要的地址管腳的數(shù)目可以可編程地指定。
本發(fā)明的一個目的是提供一種系統(tǒng)，允許用戶指定一個或多個半導(dǎo)體器件管腳的功能。
本發(fā)明的另一個目的是提供一種系統(tǒng)，允許用戶將半導(dǎo)體器件管腳的指定編程為地址管腳或標(biāo)準(zhǔn)I/O管腳。
本發(fā)明的再一個目的是提供一種系統(tǒng)，允許用戶永久地編程一半導(dǎo)體器件，目的是指定該半導(dǎo)體器件管腳的功能。
本發(fā)明的再一個目的是提供一種系統(tǒng)，允許用戶可修改地編程一半導(dǎo)體器件，目的是指定該半導(dǎo)體器件管腳的功能。
本發(fā)明的再一個目的是提供一種系統(tǒng)，能夠進行半導(dǎo)體器件管腳的編碼指定。
本發(fā)明的再一個目的是提供一種系統(tǒng)，能夠進行半導(dǎo)體器件管腳的非編碼指定。
根據(jù)本發(fā)明的一個實施例，一種用于可編程地指定半導(dǎo)體管腳的系統(tǒng)，包括一編程端口、構(gòu)造邏輯、選擇邏輯和至少一個管腳，該管腳可被可編程指定，以進行多個I/O功能中的一個。該實施例還可包括多個半導(dǎo)體管腳，這些管腳是預(yù)先指定而且不能修改的，以進行存儲器尋址功能。此外，在該實施例中，上述單元和特征共同存在于單個、單塊的半導(dǎo)體器件中。
根據(jù)本發(fā)明的另一個實施例，一種用于可編程地指定半導(dǎo)體管腳的系統(tǒng)，包括一編程端口、編程邏輯、構(gòu)造邏輯、選擇邏輯和至少一個管腳，該管腳可被可編程指定，以進行多個I/O功能中的一個。該實施例還可包括多個半導(dǎo)體管腳，這些管腳是預(yù)先指定而且不能修改的，以進行存儲器尋址功能。該實施例還可包括編碼格式的解碼管腳指定分配。此外，在該實施例中，上述單元和特征共同存在于單個、單塊的半導(dǎo)體器件中。
從下面對本發(fā)明的優(yōu)選實施例的描述中，本發(fā)明的上述和其它目的、特征和優(yōu)點將變得更加明白，在附圖中示出了本發(fā)明的實施例。


圖1是本發(fā)明的方框圖。
圖2是選擇邏輯的一個實施例的示圖。
圖3是具有解碼能力的選擇邏輯的另一個實施例的示圖。
圖4是說明擴展尋址功能和芯片選擇的本發(fā)明的應(yīng)用的示圖。
參照圖1，圖中示出了本發(fā)明10的框圖。用于半導(dǎo)體器件的可編程管腳指定(下支中稱為“系統(tǒng)”)10，包括編程端口100、可選擇編程邏輯200(由虛線標(biāo)出，以表示它是可選擇的單元，而不是必要的單元)、構(gòu)造邏輯300、選擇邏輯400和至少一個管腳500，該管腳可被可編程指定，以進行多個I/O功能中的一個。該系統(tǒng)還包括多個半導(dǎo)體管腳，這些管腳是預(yù)先指定而且不能修改的，以進行存儲器尋址功能。這些管腳如圖4所示為ADmAD0，圖4是本發(fā)明的幾個應(yīng)用的示圖。在該優(yōu)選實施例中，上述單元共同存在于單個、單塊的半導(dǎo)體器件中。
本發(fā)明的重點在于提供一種諸如微控制器、微處理器或其它器件的半導(dǎo)體器件，能夠用選擇應(yīng)用所需的精確地址范圍的靈活、可編程的方法進行存儲器存取。本發(fā)明的目的是優(yōu)化用于存儲器尋址功能和準(zhǔn)尋址(quasi-address)功能如芯片選擇的半導(dǎo)體管腳的數(shù)目。
編程端口100可以是本領(lǐng)域技術(shù)人員所熟知的各種格式、標(biāo)準(zhǔn)和協(xié)議的串行或并行I/O端口。該編程端口有幾個功能。端口100從一編程器件接收半導(dǎo)體管腳構(gòu)造數(shù)據(jù)，該編程器件雖不在本發(fā)明的范圍之內(nèi)，但卻是計算機科學(xué)技術(shù)領(lǐng)域的技術(shù)人員所熟知的。端口100還可將半導(dǎo)體管腳的當(dāng)前構(gòu)造輸出給外部器件。此外，端口100還可用于測試目的。
在一個實施例中，構(gòu)造數(shù)據(jù)通過該編程端口直接發(fā)送給構(gòu)造邏輯300，并存儲在那里。在另一個實施例中，構(gòu)造數(shù)據(jù)由編程邏輯200讀取，編程邏輯200可以是處理單元。構(gòu)造數(shù)據(jù)由編程邏輯200解釋。構(gòu)造數(shù)據(jù)的解釋形式存儲在構(gòu)造邏輯300中。
構(gòu)造邏輯300可包括多個設(shè)施中的一個。在一個實施例中，構(gòu)造邏輯300可以是可編程易失或非易失存儲器陣列中的一簡單的寄存器或者一個存儲單元。這樣，在本實施例中，存儲在構(gòu)造邏輯中的構(gòu)造數(shù)據(jù)可以在編程者自行處理時修改。或者，構(gòu)造邏輯可以包括僅一次可編程邏輯，諸如可編程只讀存儲器(PROM)或本領(lǐng)域技術(shù)人員所知的其它類型的可熔器件。
參照圖1、2和3，其中，相同的符號表示相同的單元，圖中示出了選擇邏輯400。選擇邏輯提供了確定機構(gòu)，用于指定半導(dǎo)體管腳功能。在本優(yōu)選實施例中，選擇邏輯400包括一系列多路復(fù)用器410。在另一個實施例中，選擇邏輯包括該系列的多路復(fù)用器410和一個或多個解碼器420。
圖1示出選擇邏輯400提供了存儲在構(gòu)造邏輯300中的數(shù)據(jù)和半導(dǎo)體管腳500之間的橋梁。圖2示出選擇邏輯400的非編碼形式，其中在構(gòu)造邏輯300的每個位和每個多路復(fù)用器410的選擇輸入之間是一一對應(yīng)關(guān)系。圖3示出選擇邏輯400的編碼形式，其中構(gòu)造數(shù)據(jù)以編碼格式存儲。然后，編碼數(shù)據(jù)由解碼邏輯420解碼，然后耦合到多路復(fù)用器410的選擇輸入。
多路復(fù)用器410的輸入是擴展地址線或由半導(dǎo)體器件執(zhí)行的其它I/O功能。多路復(fù)用器410的輸出直接或通過一緩沖器連接到半導(dǎo)體管腳500。
參照圖4，圖中示出本發(fā)明10的典型應(yīng)用。本發(fā)明10體現(xiàn)在框20中，框20表示諸如微處理器或微控制器的處理單元。該應(yīng)用還示出存儲器件30和外圍設(shè)備40。還示出了地址鎖存50。
框20中的ADmAD0表示帶有尋址功能的管腳的預(yù)先指定和設(shè)定。在此例中，這些管腳除驅(qū)動地址總線外還可耦合到數(shù)據(jù)總線。然而，在其它實施例中，地址管腳的預(yù)先指定的設(shè)定可以是不與數(shù)據(jù)總線功能多路復(fù)用，這就消除了對地址鎖存50的需要。對應(yīng)于ADmAD0的半導(dǎo)體管腳的尋址功能的預(yù)先指定特性可以不被編程者改變或修改。
存儲器件30和外圍器件40具有的可尋址存儲器存儲單元超過了由ADmAD0定義的范圍所提供可尋址存儲器位置。因此要求附加存儲器尋址能力。編程者將擴展地址定義為ADnADm+1，其中n≥m+1。該數(shù)據(jù)存儲在構(gòu)造邏輯300中，而選擇邏輯400確定半導(dǎo)體管腳500的分配(圖1-3)。
此外，在本應(yīng)用實例中，因為比如在存儲器件30和外圍器件40之間的可尋址存儲器存儲單元中具有冗余，故示出了芯片選擇邏輯?？?0中的芯片選擇邏輯表示為ADDRx和ADDRy。通過以與上述用于擴展地址管腳的相同的方式將這些管腳指定為芯片選擇，可訪問適當(dāng)?shù)拇鎯ζ?外圍器件。這樣，本發(fā)明允許用于尋址的IC管腳的靈活指定，恰當(dāng)?shù)貪M足了設(shè)計規(guī)定的尋址要求。沒有用于尋址的其它管腳可用于其它I/O功能。
雖然已參照本發(fā)明的優(yōu)選實施例描述了本發(fā)明，但本領(lǐng)域技術(shù)人員可以理解，在不偏離本發(fā)明的精神和范圍的情況下，可對本發(fā)明進行形式和細節(jié)的修改。
權(quán)利要求
1.一種用于可編程指定半導(dǎo)體器件管腳的系統(tǒng)，組合包括一編程端口，用于接收多個管腳指定指令；構(gòu)造邏輯，耦合到所述編程端口，用于存儲所述多個管腳指定指令；選擇邏輯，耦合到所述編程端口，用于選擇至少一個管腳指定的功能；和至少一個管腳，耦合到所述選擇邏輯，可被可編程地指定，以進行多個I/O功能中的一個功能。
2.如權(quán)利要求1所述的系統(tǒng)，還包括多個管腳，這些管腳具有預(yù)先指定的尋址功能。
3.如權(quán)利要求2所述的系統(tǒng)，還包括編程邏輯，耦合到所述編程端口，用于解釋所述多個管腳指定指令。
4.如權(quán)利要求3所述的系統(tǒng)，其中所述編程端口、所述構(gòu)造邏輯、所述選擇邏輯、所述至少一個管腳和所述具有預(yù)先指定的尋址功能的多個管腳，都位于一單個、單塊半導(dǎo)體器件上。
5.如權(quán)利要求1所述的系統(tǒng)，其中用于接收多個管腳指定指令的所述編程端口是一串行端口。
6.如權(quán)利要求1所述的系統(tǒng)，其中用于接收多個管腳指定指令的所述編程端口是一并行端口。
7.如權(quán)利要求1所述的系統(tǒng)，其中所述構(gòu)造邏輯包括至少一個寄存器。
8.如權(quán)利要求1所述的系統(tǒng)，其中所述構(gòu)造邏輯包括一可熔器件。
9.如權(quán)利要求1所述的系統(tǒng)，其中所述構(gòu)造邏輯包括一非易失性存儲器。
10.如權(quán)利要求1所述的系統(tǒng)，其中所述選擇邏輯包括至少一個多路復(fù)用器。
11.如權(quán)利要求1所述的系統(tǒng)，其中所述至少一個管腳可指定為地址管腳。
12.如權(quán)利要求2所述的系統(tǒng)，其中所述至少一個管腳可指定為地址管腳，該地址管腳擴展了可尋址存儲器范圍，使可尋址存儲器范圍大于由具有預(yù)先指定的尋址功能的所述多個地址管腳提供的范圍。
13.如權(quán)利要求1所述的系統(tǒng)，其中所述至少一個管腳可指定為芯片選擇管腳。
14.如權(quán)利要求2所述的系統(tǒng)，其中所述至少一個管腳可指定為芯片選擇管腳，該芯片選擇管腳用于擴展可尋址存儲器范圍，使可尋址存儲器范圍大于由具有預(yù)先指定的尋址功能的所述多個地址管腳提供的范圍。
15.如權(quán)利要求3所述的系統(tǒng)，其中所述編程邏輯包括一處理單元，該處理單元對所述多個管腳指定指令進行解釋，并在所述構(gòu)造邏輯內(nèi)存儲多個管腳指定命令。
16.如權(quán)利要求15所述的系統(tǒng)，其中所述多個管腳指定命令是編碼命令。
17.如權(quán)利要求3所述的系統(tǒng)，其中所述選擇邏輯包括至少一個多路復(fù)用器。
18.如權(quán)利要求17所述的系統(tǒng)，其中所述選擇邏輯還包括解碼邏輯，用于對所述多個管腳指定命令進行解碼。
19.一種用于可編程指定半導(dǎo)體管腳的方法，包括下列步驟給一編程端口提供多個管腳指定指令；提供至少一個構(gòu)造寄存器，以存儲從所述編程端口接收的所述多個管腳指定指令；提供選擇邏輯，由存儲在所述至少一個構(gòu)造寄存器中的所述管腳指定指令來控制，用于選擇多個I/O功能中的一個功能；和提供至少一個管腳，耦合到所述選擇邏輯，該管腳可被可編程指定，以進行所述多個I/O功能中的一個功能。
20.如權(quán)利要求19所述的方法，還包括步驟提供具有預(yù)先指定的尋址功能的多個管腳。
21.如權(quán)利要求20所述的方法，還包括步驟提供編程邏輯，耦合到所述編程端口，用于解釋所述多個管腳指定指令。
全文摘要
本發(fā)明允許編程者將半導(dǎo)體器件上的一個或多個管腳指定為除預(yù)先設(shè)定的地址線之外的地址管腳或另外的I/O管腳。本發(fā)明的目的是給編程者提供精確定義具體應(yīng)用所需的地址總線的特定大小的能力。本發(fā)明包括一編程端口、可選擇編程邏輯、構(gòu)造邏輯、選擇邏輯和可按每個編程者的要求構(gòu)造的一組管腳。本發(fā)明存在于單個、單塊的半導(dǎo)體器件中。
文檔編號G06F15/78GK1244069SQ9910707
公開日2000年2月9日 申請日期1999年5月28日 優(yōu)先權(quán)日1998年5月28日
發(fā)明者艾戈·沃杰沃達, 羅德尼·J·德雷克, 布賴恩·E·博爾斯 申請人:密克羅奇普技術(shù)公司