專利名稱：支持計(jì)算機(jī)機(jī)群并行計(jì)算的并行通信處理器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種可擴(kuò)展計(jì)算機(jī)機(jī)群互連網(wǎng)絡(luò)裝置，特另是一種支持計(jì)算機(jī)機(jī)群并行計(jì)算的并行通信處理器。
隨著VLSI技術(shù)的發(fā)展，最近十年來(lái)并行計(jì)算機(jī)系統(tǒng)的發(fā)展十分迅速，很多商品化的大規(guī)模并行計(jì)算機(jī)系統(tǒng)(以下簡(jiǎn)稱MPP)已經(jīng)投入市場(chǎng)。最近幾年，伴隨著MPP的發(fā)展，一種新的并行及分布式計(jì)算技術(shù)，計(jì)算機(jī)機(jī)群技術(shù)(computer cluster technology)，引起了人們的極大關(guān)注，已成為十分活躍的研究領(lǐng)域。機(jī)群技術(shù)旨在把一群計(jì)算機(jī)(如工作站、微型機(jī)、大型機(jī)等)用網(wǎng)絡(luò)以某種結(jié)構(gòu)互連起來(lái)，充分利用各計(jì)算機(jī)資源，統(tǒng)一調(diào)度、協(xié)調(diào)處理，實(shí)現(xiàn)高效率并行計(jì)算。機(jī)群并行計(jì)算具有如下七個(gè)主要特點(diǎn)1、性能價(jià)格比高于MPP；2、用戶投資風(fēng)險(xiǎn)小，特別是對(duì)已有很多計(jì)算機(jī)系統(tǒng)的用戶；3、編程方便；4、結(jié)構(gòu)靈活；5、能夠充分利用獨(dú)立計(jì)算機(jī)資源；6、松散耦合結(jié)構(gòu)可擴(kuò)展性好；7、具有高度I/O并行性。
這七個(gè)特點(diǎn)展現(xiàn)了機(jī)群并行計(jì)算系統(tǒng)的魅力。國(guó)外很多學(xué)者和廠商預(yù)言，機(jī)群并行計(jì)算機(jī)將與MPP并駕齊驅(qū)，主導(dǎo)并行計(jì)算技術(shù)的發(fā)展。
機(jī)群并行計(jì)算中各個(gè)獨(dú)立計(jì)算機(jī)的性能已經(jīng)不是問(wèn)題。機(jī)群技術(shù)的一個(gè)關(guān)鍵問(wèn)題是互連網(wǎng)絡(luò)的效率問(wèn)題。機(jī)群并行計(jì)算機(jī)進(jìn)行并行計(jì)算時(shí)，各計(jì)算機(jī)需要通過(guò)互連網(wǎng)絡(luò)進(jìn)行大量的通信和同步操作。如果互連網(wǎng)絡(luò)的效率很低，將使通信發(fā)生阻塞，延長(zhǎng)并行處理時(shí)間，降低加速比，影響機(jī)群并行計(jì)算的效率。因此，網(wǎng)絡(luò)通信是機(jī)群并行計(jì)算的一個(gè)瓶頸。
目前機(jī)群并行計(jì)算機(jī)的互連網(wǎng)絡(luò)主要以局域計(jì)算機(jī)網(wǎng)絡(luò)為主，如ETHERNET、TOKEN-RING等，也有一些使用了FDDI、ATM等高速網(wǎng)絡(luò)。所有這些網(wǎng)絡(luò)都具有順序通信的特點(diǎn)，不能很好地解決網(wǎng)絡(luò)瓶頸問(wèn)題。為了解決網(wǎng)絡(luò)瓶頸問(wèn)題，人們已經(jīng)開(kāi)展了一些研究工作，如北京航空航天大學(xué)的總線橋互連網(wǎng)絡(luò)。中國(guó)專利局于一九九六年十二月十一日公開(kāi)的結(jié)點(diǎn)互連適配器發(fā)明專利。該專利是安裝于分布式可擴(kuò)展并行機(jī)群系統(tǒng)中每個(gè)結(jié)點(diǎn)的總線擴(kuò)展槽上，由和此結(jié)點(diǎn)機(jī)的總線槽相接的總線接口單元與互連網(wǎng)絡(luò)相接的總線接口單元，雙向數(shù)據(jù)寄存器、命令寄存器、狀態(tài)寄存器和XBH的配置單元，裁決邏輯單元和中斷控制邏輯單元組成，是構(gòu)造基于BBP協(xié)議的，耦合度可調(diào)并行計(jì)算機(jī)機(jī)群系統(tǒng)關(guān)鍵部件。然而，該機(jī)使用雙向數(shù)據(jù)寄存器分別與BBP接口單元的數(shù)據(jù)/地址總線和本結(jié)點(diǎn)機(jī)內(nèi)總線和地址線，該機(jī)只支持一種拓?fù)浣Y(jié)構(gòu)，并且只適用于工作站，在數(shù)據(jù)傳輸時(shí)速度較慢。
本實(shí)用新型的目的在于提供一種并行通信處理器，實(shí)施了多微型計(jì)算機(jī)的并行通信，多計(jì)算機(jī)可同時(shí)在網(wǎng)上物理地傳輸信息的計(jì)算機(jī)。
為了達(dá)到上述目的，本實(shí)用新型是單片微處理器IC1通過(guò)通信控制器總線分別與鎖存器IC2、IC3相連接，鎖存器IC2、IC3輸出的通信控制器地址總線直接送至可編程只讀存儲(chǔ)器IC6、IC7的地址輸入端，可編程只讀存儲(chǔ)器IC6、IC7的通信控制器數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC4、IC5與單片微處理器IC1的總線相連。
通信接口卡的接口插座JK的通信控制器數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC4、IC5與單片微處理器IC1的總線相連。通信接口卡的接口插座JK1、JK2、JK3、JK4、JK5通過(guò)宿主計(jì)算機(jī)總線與設(shè)置于宿主計(jì)算機(jī)接口上的宿主計(jì)算機(jī)通信接口卡相連，由數(shù)據(jù)比較器IC9、撥碼開(kāi)關(guān)IC11構(gòu)成的I/O地址選擇電路將宿主計(jì)算機(jī)擴(kuò)展槽上的地址進(jìn)行選擇后，輸出至宿主計(jì)算機(jī)接口插座JK0上，由數(shù)據(jù)比較器IC10、撥碼開(kāi)關(guān)IC12構(gòu)成的內(nèi)存地址選擇電路將宿主計(jì)算機(jī)擴(kuò)展槽上的地址進(jìn)行選擇后，也輸出至宿主計(jì)算機(jī)接口插座JK0上，宿主計(jì)算機(jī)擴(kuò)展槽上的地址、數(shù)據(jù)、控制信號(hào)通過(guò)宿主計(jì)算機(jī)總線與宿主計(jì)算機(jī)接口插座JK0相連接，每塊通信接口卡通過(guò)宿主計(jì)算機(jī)總線分別與通信接口卡插座JK1、JK2、JK3、JK4、JK5相連接，宿主計(jì)算機(jī)總線通過(guò)數(shù)據(jù)緩沖器IC23、IC24分別與接收地址計(jì)數(shù)電路的計(jì)數(shù)器IC13-IC16、接收緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC17-IC18相連接，通信控制器的數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC21-IC22分別與接收緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC17-IC18、接收地址計(jì)數(shù)電路的計(jì)數(shù)器IC13-IC16、接收結(jié)束控制電路的數(shù)據(jù)鎖存器IC19相連接，接收緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC17-IC18通過(guò)數(shù)據(jù)緩沖器IC25-IC26與共享數(shù)據(jù)總線相連接，通過(guò)數(shù)據(jù)緩沖器IC27-IC28與收發(fā)數(shù)據(jù)總線相連接，接收緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC17-IC18通過(guò)接收地址總線分別與接收地址計(jì)數(shù)電路的計(jì)數(shù)器IC13-I16、數(shù)據(jù)比IC20相連接，通信控制器的數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC39-IC40分別與發(fā)送緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC33-IC34、發(fā)送地址計(jì)數(shù)電路的計(jì)數(shù)器IC29-IC32、發(fā)送結(jié)束控制電路的數(shù)據(jù)鎖存器IC35相連接，發(fā)送緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC33-IC34通過(guò)發(fā)送地址總線分別與發(fā)送地址計(jì)數(shù)電路的計(jì)數(shù)器IC29-IC32、數(shù)據(jù)比較器IC36相連接，發(fā)送數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC43-IC44與共享數(shù)據(jù)總線相連接，還通過(guò)數(shù)據(jù)緩沖器IC41-IC42與收發(fā)數(shù)據(jù)總線相連接，收發(fā)數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC47-IC48經(jīng)輸出數(shù)據(jù)總線與處理結(jié)點(diǎn)接口插座JK6相連接，共享數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC45-IC46也經(jīng)輸出數(shù)據(jù)總線與處理結(jié)點(diǎn)接口插座JK6相連接，狀態(tài)寄存器D觸發(fā)器IC-IC通過(guò)門電路IC59-IC73與宿主計(jì)算機(jī)總線相連接，通過(guò)門電路IC69-IC73和控制器IC76、IC78、數(shù)據(jù)緩沖器IC76與通信控制器總線相連接，宿主計(jì)算機(jī)總線通過(guò)協(xié)議寄存器IC74與通信控制器總線相連接，通過(guò)數(shù)據(jù)緩沖器IC75與狀態(tài)寄存器IC49-IC53相連接，通信控制器總線通過(guò)IC76-IC77與狀態(tài)寄存器IC49-IC58相連接。
本實(shí)用新型的特點(diǎn)是(1)擺脫了局域網(wǎng)絡(luò)的束縛，實(shí)現(xiàn)了支持計(jì)算機(jī)機(jī)群并行計(jì)算的通信處理器；(2)突破了總線式通信網(wǎng)絡(luò)的局限性，實(shí)現(xiàn)了網(wǎng)上多計(jì)算機(jī)并行通信，即多計(jì)算機(jī)可同時(shí)在網(wǎng)上物理地傳輸信息；(3)實(shí)現(xiàn)了網(wǎng)絡(luò)物理鏈路的多位并行信息傳輸，克服局域網(wǎng)物理鏈路順序性問(wèn)題；(4)實(shí)現(xiàn)了計(jì)算與通信過(guò)程的重疊，提高了系統(tǒng)的并行性；(5)提供了簡(jiǎn)便高效的通信協(xié)議和消息傳遞機(jī)制；(6)支持多種拓?fù)浣Y(jié)構(gòu)可以用來(lái)實(shí)現(xiàn)Hypercube、環(huán)形、樹(shù)形、一維和二維陣列等多種拓?fù)浣Y(jié)構(gòu)的多微型計(jì)算機(jī)互連網(wǎng)絡(luò)。


圖1是并行通信處理器的方框圖；圖2是并行通信處理器通信接口卡方框圖；圖3是四維超方體結(jié)構(gòu)方框圖；圖4是超方體兩個(gè)相鄰處理結(jié)點(diǎn)及其連接關(guān)系方框圖；圖5是使用五個(gè)數(shù)據(jù)緩沖存儲(chǔ)電路進(jìn)行數(shù)據(jù)通信方框圖；圖6是具有獨(dú)立發(fā)送和接收緩沖存儲(chǔ)電路的通信處理器方框圖；圖7是通信控制器基本電路與接口卡的接口電路圖；圖8是通信接口卡原理圖；圖9是通信接口卡原理圖；圖10是通信處理器與控制器、狀態(tài)寄存器原理圖；圖11是通信處理器與宿主計(jì)算機(jī)接口原理圖。
以下結(jié)合附圖對(duì)本實(shí)用新型的實(shí)施例作進(jìn)一步詳細(xì)描述。
由圖1-圖10可知，本實(shí)用新型是單片微處理器IC1通過(guò)通信控制器總線分別與鎖存器IC2、IC3相連接，鎖存器IC2、IC3輸出的通信控制器地址總線直接送至可編程只讀存儲(chǔ)器IC6、IC7的地址輸入端，可編程只讀存儲(chǔ)器IC6、IC7的通信控制器數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC4、IC5與單片微處理器IC1的總線相連。
通信接口卡的接口插座JK的通信控制器數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC4、IC5與單片微處理器IC1的總線相連。通信接口卡的接口插座JK1、JK2、JK3、JK4、JK5通過(guò)宿主計(jì)算機(jī)總線與設(shè)置于宿主計(jì)算機(jī)接口上的宿主計(jì)算機(jī)通信接口卡相連，由數(shù)據(jù)比較器IC9、撥碼開(kāi)關(guān)IC11構(gòu)成的I/O地址選擇電路將宿主計(jì)算機(jī)擴(kuò)展槽上的地址進(jìn)行選擇后，輸出至宿主計(jì)算機(jī)接口插座JK0上，由數(shù)據(jù)比較器IC10、撥碼開(kāi)關(guān)IC12構(gòu)成的內(nèi)存地址選擇電路將宿主計(jì)算機(jī)擴(kuò)展槽上的地址進(jìn)行選擇后，也輸出至宿主計(jì)算機(jī)接口插座JK0上，宿主計(jì)算機(jī)擴(kuò)展槽上的地址、數(shù)據(jù)、控制信號(hào)通過(guò)宿主計(jì)算機(jī)總線與宿主計(jì)算機(jī)接口插座JK0相連接，每塊通信接口卡通過(guò)宿主計(jì)算機(jī)總線分別與通信接口卡插座JK1、JK2、JK3、JK4、JK5相連接，宿主計(jì)算機(jī)總線通過(guò)數(shù)據(jù)緩沖器IC23、IC24分別與接收地址計(jì)數(shù)電路的計(jì)數(shù)器IC13-IC16、接收緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC17-IC18相連接，通信控制器的數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC21-IC22分別與接收緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC17-IC18、接收地址計(jì)數(shù)電路的計(jì)數(shù)器IC13-IC16、接收結(jié)束控制電路的數(shù)據(jù)鎖存器IC19相連接，接收緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC17-IC18通過(guò)數(shù)據(jù)緩沖器IC25-IC26與共享數(shù)據(jù)總線相連接，通過(guò)數(shù)據(jù)緩沖器IC27-IC28與收發(fā)數(shù)據(jù)總線相連接，接收緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC17-IC18通過(guò)發(fā)送地址總線分別與接收地址計(jì)數(shù)電路的計(jì)數(shù)器IC13-IC16、數(shù)據(jù)比較器IC20相連接，通信控制器的數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC39-IC40分別與發(fā)送緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC33-IC34、發(fā)送地址計(jì)數(shù)電路的計(jì)數(shù)器IC29-IC32、發(fā)送結(jié)束控制電路的數(shù)據(jù)鎖存器IC35相連接，發(fā)送緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC33-IC34通過(guò)發(fā)送地址總線分別與發(fā)送地址計(jì)數(shù)電路的計(jì)數(shù)器IC29-IC32、數(shù)據(jù)比較器IC36相連接，發(fā)送數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC43-IC44與共享數(shù)據(jù)總線相連接，還通過(guò)數(shù)據(jù)緩沖器IC41-IC42與收發(fā)數(shù)據(jù)總線相連接，收發(fā)數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC47-IC48經(jīng)輸出數(shù)據(jù)總線與處理結(jié)點(diǎn)接口插座JK6相連接，共享數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC45-IC46也經(jīng)輸出數(shù)據(jù)總線與處理結(jié)點(diǎn)接口插座JK6相連接，狀態(tài)寄存器D觸發(fā)器IC-IC通過(guò)門電路IC59-IC73與宿主計(jì)算機(jī)總線相連接，通過(guò)門電路IC69-IC73和控制器IC76、IC78、數(shù)據(jù)緩沖器IC76與通信控制器總線相連接，宿主計(jì)算機(jī)總線通過(guò)協(xié)議寄存器IC74與通信控制器總線相連接，通過(guò)數(shù)據(jù)緩沖器IC75與狀態(tài)寄存器IC49-IC53相連接，通信控制器總線通過(guò)IC76-IC77與狀態(tài)寄存器IC49-IC58相連接。
所述的每塊通信接口卡是由接收緩沖區(qū)電路地址計(jì)數(shù)電路、接收結(jié)束控制電路、發(fā)送地址計(jì)數(shù)電路、發(fā)送結(jié)束控制電路、緩沖器JZK1、JZK2、KF1-1、KF1-2、KS1-1、KS1-2、KP1-1、KP1-2、KSZ1、KSZ2、處理結(jié)點(diǎn)接口、宿主計(jì)算機(jī)接口電路構(gòu)成。
所述的通信接口卡的接口插座JK為1-6個(gè)插口插座。
所述的通信控制器總線與6個(gè)接口卡插座相連接，6個(gè)接口插座分別與6塊接口卡對(duì)應(yīng)相連。
本實(shí)用新型的工作原理和功能通信控制器我們采用一個(gè)16位的微處理器作為HCP中的通信控制器，設(shè)CP是一個(gè)HCP,MP是CP的通信控制器，MP的功能如下(1)MP動(dòng)態(tài)監(jiān)測(cè)各緩沖區(qū)和各寄存器的狀態(tài)。
(2)當(dāng)鄰接計(jì)算機(jī)的HCP向CP的接收緩沖存儲(chǔ)電路發(fā)來(lái)數(shù)據(jù)時(shí)，MP通知CP的宿主計(jì)算機(jī)接收這批數(shù)據(jù)或向其他鄰接計(jì)算機(jī)的HCP轉(zhuǎn)發(fā)這批數(shù)據(jù)。
(3)當(dāng)CP的宿主計(jì)算機(jī)向CP的發(fā)送緩沖存儲(chǔ)電路發(fā)來(lái)數(shù)據(jù)，并要求向鄰接計(jì)算機(jī)發(fā)送數(shù)據(jù)時(shí)，MP負(fù)責(zé)數(shù)據(jù)打包并把數(shù)據(jù)發(fā)送到相應(yīng)鄰接計(jì)算機(jī)的HCP的相應(yīng)接收緩沖存儲(chǔ)電路中。
(4)當(dāng)發(fā)生通信硬件或數(shù)據(jù)傳送錯(cuò)誤時(shí)，MP負(fù)責(zé)向鄰接計(jì)算機(jī)的HCP或宿主計(jì)算機(jī)發(fā)送出錯(cuò)信息，并做必要的處理。
(5)MP負(fù)責(zé)設(shè)置或清除各個(gè)接收和發(fā)送緩沖存儲(chǔ)電路的使用狀態(tài)標(biāo)志。
每個(gè)接收緩沖存儲(chǔ)電路都是16K字節(jié)的靜態(tài)隨機(jī)存儲(chǔ)電路。接收緩沖存儲(chǔ)電路是接收數(shù)據(jù)的緩沖區(qū)。一個(gè)HCP中的每個(gè)接收緩沖存儲(chǔ)電路都由該HCP的宿主計(jì)算機(jī)、該HCP的通信控制器和鄰接計(jì)算機(jī)的HCP的通信控制器共享。接收緩沖存儲(chǔ)電路只負(fù)責(zé)接收鄰接計(jì)算機(jī)的HCP送來(lái)的數(shù)據(jù)。每個(gè)接收緩沖存儲(chǔ)電路對(duì)應(yīng)一個(gè)鄰接計(jì)算機(jī)。接收緩沖存儲(chǔ)電路能接收數(shù)據(jù)，也能轉(zhuǎn)發(fā)數(shù)據(jù)。
在接收數(shù)據(jù)過(guò)程中，HCP的通信控制器負(fù)責(zé)檢查各接收緩沖存儲(chǔ)電路是否有新的數(shù)據(jù)到來(lái)，如果接收緩沖存儲(chǔ)電路有新數(shù)據(jù)，通信控制器進(jìn)一步區(qū)分?jǐn)?shù)據(jù)是發(fā)送到本地HCP的宿主計(jì)算機(jī)的數(shù)據(jù)，還是中轉(zhuǎn)數(shù)據(jù)。如果是發(fā)送到本地HCP的宿主計(jì)算機(jī)的數(shù)據(jù)，微處理器通知宿主計(jì)算機(jī)接收這批數(shù)據(jù)；若為中轉(zhuǎn)數(shù)據(jù)，由通信控制器向相應(yīng)的鄰接計(jì)算機(jī)的HCP轉(zhuǎn)發(fā)這批數(shù)據(jù)。
一個(gè)HCP的宿主計(jì)算機(jī)只有在接收到該HCP的通信控制器發(fā)出的請(qǐng)求接收數(shù)據(jù)中斷時(shí)，才有權(quán)從接收緩沖存儲(chǔ)電路中接收數(shù)據(jù)。宿主計(jì)算機(jī)在讀取接收緩沖存儲(chǔ)電路的數(shù)據(jù)時(shí)，需要置接收緩沖存儲(chǔ)電路占用標(biāo)志。
接收和發(fā)送緩沖存儲(chǔ)電路都具有緩沖存儲(chǔ)電路滿和緩沖存儲(chǔ)電路空狀態(tài)。接收緩沖存儲(chǔ)電路的狀態(tài)記作S，發(fā)送緩沖存儲(chǔ)電路的狀態(tài)記作F，分別由狀態(tài)寄存器的相應(yīng)位記錄。緩沖存儲(chǔ)電路滿狀態(tài)為1，空狀態(tài)為0。若S=1，則HCP的通信控制器讀接收緩沖存儲(chǔ)電路中的地址信息。若S為0，則表明緩沖存儲(chǔ)電路空，鄰接的計(jì)算機(jī)的HCP的通信控制器可向該緩沖存儲(chǔ)電路發(fā)送數(shù)據(jù)。發(fā)送數(shù)據(jù)結(jié)束后，鄰接計(jì)算機(jī)的HCP的通信控制器要將S置為1。
發(fā)送緩沖存儲(chǔ)電路每個(gè)發(fā)送緩沖存儲(chǔ)電路為16K字節(jié)的SRAM。發(fā)送緩沖存儲(chǔ)電路是宿主計(jì)算機(jī)發(fā)送數(shù)據(jù)的緩沖區(qū)。它們只負(fù)責(zé)接收由宿主計(jì)算機(jī)送來(lái)的、要向鄰按的計(jì)算機(jī)發(fā)送的數(shù)據(jù)。發(fā)送緩沖存儲(chǔ)電路由宿主計(jì)算機(jī)和它的HCP的通信控制器共享。當(dāng)一個(gè)宿主計(jì)算機(jī)要向它的鄰接計(jì)算機(jī)發(fā)送數(shù)據(jù)時(shí)，宿主計(jì)算機(jī)首先向發(fā)送緩沖存儲(chǔ)電路發(fā)送欲傳送的數(shù)據(jù)；然后HCP從發(fā)送緩沖存儲(chǔ)電路讀取數(shù)據(jù)并向目的計(jì)算機(jī)的HCP的對(duì)應(yīng)輸入緩沖存儲(chǔ)電路發(fā)送數(shù)據(jù)；最后目的計(jì)算機(jī)從其HCP的相應(yīng)輸入緩沖存儲(chǔ)電路讀取發(fā)來(lái)的數(shù)據(jù)。
在發(fā)送數(shù)據(jù)過(guò)程中，HCP的通信控制器負(fù)責(zé)檢查各發(fā)送緩沖存儲(chǔ)電路的狀態(tài)F。查詢發(fā)送緩沖存儲(chǔ)電路中有無(wú)數(shù)據(jù)要向鄰接計(jì)算機(jī)發(fā)送。如果一個(gè)發(fā)送緩沖存儲(chǔ)電路的狀態(tài)F=0，則表示該緩沖存儲(chǔ)電路空閑，HCP的宿主計(jì)算機(jī)可向該發(fā)送緩沖存儲(chǔ)電路發(fā)送數(shù)據(jù)。發(fā)送數(shù)據(jù)結(jié)束時(shí)，HCP的宿主計(jì)算機(jī)要把F置1。只有當(dāng)一個(gè)發(fā)送緩沖存儲(chǔ)電路的狀態(tài)F=0時(shí)，HCP的宿主計(jì)算機(jī)才有權(quán)向該發(fā)送緩沖存儲(chǔ)電路發(fā)送數(shù)據(jù)。如果一個(gè)發(fā)送緩沖存儲(chǔ)電路的狀態(tài)F=1，則HCP的通信控制器可以讀取該緩沖存儲(chǔ)電路中的數(shù)據(jù)，發(fā)送到鄰接的目的計(jì)算機(jī)的HCP。只有當(dāng)F=1時(shí)，HCP的微處理器才有權(quán)使用發(fā)送緩沖存儲(chǔ)電路發(fā)送數(shù)據(jù)。發(fā)送數(shù)據(jù)結(jié)束時(shí)，HCP的通信控制器置相應(yīng)的發(fā)送緩沖存儲(chǔ)電路的狀態(tài)F為0。
通信狀態(tài)寄存器通信狀態(tài)寄存器保存接收和發(fā)送緩沖存儲(chǔ)電路的狀態(tài)。通信狀態(tài)寄存器是一個(gè)10位寄存器，其中5位是接收緩沖存儲(chǔ)電路狀態(tài)標(biāo)志，5位是發(fā)送緩沖存儲(chǔ)電路狀態(tài)標(biāo)志。每個(gè)HCP及其鄰接的HCP的微處理器可讀取或設(shè)置通信狀態(tài)寄存器的值。一個(gè)HCP的宿主計(jì)算機(jī)也可以讀取和設(shè)置該HCP的狀態(tài)寄存器的值。
一個(gè)HCP的宿主計(jì)算機(jī)通過(guò)讀取狀態(tài)寄存器的值，獲得緩沖存儲(chǔ)電路的狀態(tài)，以確定可否對(duì)緩沖存儲(chǔ)電路進(jìn)行操作。
一個(gè)HCP的鄰接計(jì)算機(jī)的HCP的微處理器通過(guò)讀取狀態(tài)寄存器的值，獲得緩沖存儲(chǔ)電路的狀態(tài)，以確定可否對(duì)緩沖存儲(chǔ)電路進(jìn)行數(shù)據(jù)傳送操作。
當(dāng)數(shù)據(jù)傳輸結(jié)束時(shí)，HCP的微處理器必須對(duì)狀態(tài)寄存器各有關(guān)位進(jìn)行置位或復(fù)位操作。
通信協(xié)議寄存器通信協(xié)議寄存器用來(lái)支持HCP之間的通信協(xié)議，簡(jiǎn)化通信協(xié)議軟件的設(shè)計(jì)與實(shí)現(xiàn)。
誤碼校驗(yàn)通信線路由于本身電氣特性造成的隨機(jī)燥聲、信號(hào)頻率和幅度衰減、相位畸變、相鄰線路的耦合串?dāng)_、外界環(huán)境中強(qiáng)磁場(chǎng)、電場(chǎng)的干擾、電源波動(dòng)等原因，會(huì)引起數(shù)據(jù)通信過(guò)程中碼元的變化，使通信過(guò)程中產(chǎn)生誤碼，引起通信錯(cuò)誤。
在上述干擾源引起的通信錯(cuò)誤中，主要分為隨機(jī)性錯(cuò)誤和突發(fā)性錯(cuò)誤。隨機(jī)燥聲等引起的某位碼元的變化稱為隨機(jī)性錯(cuò)誤。電源波動(dòng)和沖擊燥聲等引起的串碼元的變化，稱為突發(fā)性錯(cuò)誤。
針對(duì)通信過(guò)程中的突發(fā)性錯(cuò)誤和隨機(jī)性錯(cuò)誤，通信處理器采用軟件方法糾正通信過(guò)程中產(chǎn)生的錯(cuò)誤。軟件誤碼校驗(yàn)采用CRC校驗(yàn)方法。
數(shù)據(jù)通信的并行性和多種拓?fù)浣Y(jié)構(gòu)的支持若HCP中只設(shè)有一個(gè)通信緩沖存儲(chǔ)電路，則各處理結(jié)點(diǎn)接口、HCP及其宿主計(jì)算機(jī)必須以順序排隊(duì)的方式使用通信緩沖存儲(chǔ)電路，以免通信緩沖存儲(chǔ)電路的使用沖突。這樣，HCP數(shù)據(jù)傳輸?shù)牟⑿行詴?huì)大大降低。為了解決這個(gè)問(wèn)題，HCP采用了多緩沖存儲(chǔ)電路技術(shù)。每個(gè)HCP具有多個(gè)處理結(jié)點(diǎn)接口端口，可同時(shí)組成多條通信通道。每個(gè)通信通道都有各自的通信緩沖區(qū)。各緩沖區(qū)可同時(shí)接收或發(fā)送數(shù)據(jù)。因?yàn)槊總€(gè)信道都有各自的通信緩沖區(qū)，它們可以同時(shí)接收或發(fā)送數(shù)據(jù)，避免了緩沖存儲(chǔ)電路的使用沖突，加大了數(shù)據(jù)傳輸?shù)牟⑿行?。由于每個(gè)HCP都具有多個(gè)通信端口，HCP還實(shí)現(xiàn)了硬件廣播和選播功能；HCP可以將它的任意一個(gè)發(fā)送緩沖存儲(chǔ)電路中的數(shù)據(jù)同時(shí)向全部或部分處理結(jié)點(diǎn)接口做硬件廣播和選播。
圖5給出了一個(gè)使用五個(gè)數(shù)據(jù)緩沖存儲(chǔ)電路進(jìn)行數(shù)據(jù)通信的實(shí)例。圖中的BUFF1、BUFF2、BUFF3、BUFF4、BUFF5是五個(gè)完全獨(dú)立的數(shù)據(jù)通信緩沖存儲(chǔ)電路，分別與5個(gè)處理節(jié)點(diǎn)P1#-P5#相連接。當(dāng)緩沖存儲(chǔ)電路中的數(shù)據(jù)正通過(guò)處理節(jié)點(diǎn)P1#向外傳送時(shí)，P2#可同時(shí)向BUFF2發(fā)送數(shù)據(jù)，P3#通道也可同時(shí)向BUF F3發(fā)送數(shù)據(jù)，而P4#、P5#號(hào)通道則同時(shí)也可將BUFF4中的數(shù)據(jù)向外發(fā)送。這樣，五個(gè)處理節(jié)點(diǎn)信道五個(gè)數(shù)據(jù)通信緩沖存儲(chǔ)電路實(shí)現(xiàn)了數(shù)據(jù)的并行傳輸。
在串行通信網(wǎng)絡(luò)中，數(shù)據(jù)接收和發(fā)送一般共用一個(gè)通信緩沖存儲(chǔ)電路，通信緩沖區(qū)在某一時(shí)刻只做接收緩沖存儲(chǔ)電路或只做發(fā)送緩沖存儲(chǔ)電路，數(shù)據(jù)的接收和發(fā)送分時(shí)地使用通信緩沖存儲(chǔ)電路，影響了收發(fā)數(shù)據(jù)的并行性。HCP解決了這個(gè)問(wèn)題。我們采用了獨(dú)立的接收緩沖存儲(chǔ)電路和發(fā)送緩沖存儲(chǔ)電路，實(shí)現(xiàn)了并行接收數(shù)據(jù)和發(fā)送數(shù)據(jù)。在HCP中的多個(gè)通信緩沖存儲(chǔ)電路中，每個(gè)緩沖存儲(chǔ)電路都包括一個(gè)獨(dú)立的接收緩沖存儲(chǔ)電路和一個(gè)獨(dú)立的發(fā)送緩沖存儲(chǔ)電路，如圖5所示。圖中S1#、S2#、S3#、S4#和S5#分別為1號(hào)、2號(hào)、3號(hào)、4號(hào)和5號(hào)接收緩沖存儲(chǔ)電路，F(xiàn)1#、F2#、F3#、F4#和F5#分別為1號(hào)、2號(hào)、3號(hào)、4號(hào)和5號(hào)發(fā)送緩沖存儲(chǔ)電路。
使用獨(dú)立接收和發(fā)送緩沖存儲(chǔ)電路以后，HCP可以很容易地實(shí)現(xiàn)并行發(fā)送和接收數(shù)據(jù)。例如，當(dāng)1#處理節(jié)點(diǎn)接口向S1#發(fā)送數(shù)據(jù)時(shí)，并行通信處理器的宿主計(jì)算機(jī)可以同時(shí)向F1#發(fā)送數(shù)據(jù)，使得計(jì)算機(jī)之間的數(shù)據(jù)發(fā)送和接收同時(shí)進(jìn)行。
由于并行通信處理器采用多個(gè)獨(dú)立的通信端口，可以實(shí)現(xiàn)多種通信網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)。例如，具有五個(gè)獨(dú)立端口的并行通信處理器可同時(shí)連接五條信道，能夠用來(lái)實(shí)現(xiàn)樹(shù)型網(wǎng)絡(luò)連接、二維陣列網(wǎng)絡(luò)連接、環(huán)行網(wǎng)絡(luò)連接(只需兩個(gè)處理節(jié)點(diǎn)接口)、五維Hypercube網(wǎng)絡(luò)連接或者復(fù)雜的復(fù)合網(wǎng)絡(luò)連接。
在使用并行通信處理器構(gòu)成的計(jì)算機(jī)機(jī)群中，每臺(tái)計(jì)算機(jī)具有一臺(tái)并行通信處理器。并行通信處理器通過(guò)宿主計(jì)算機(jī)接口與所屬計(jì)算機(jī)連接。如果一個(gè)并行通信處理器屬于計(jì)算機(jī)C，我們則稱計(jì)算機(jī)C是這個(gè)并行通信處理器的宿主計(jì)算機(jī)，并行通信處理器是C的從屬通信處理器。每臺(tái)并行通信處理器可以通過(guò)五個(gè)通信接口與其它五個(gè)計(jì)算機(jī)相連接。對(duì)于每個(gè)鄰接計(jì)算機(jī)，并行通信處理器中都有一個(gè)16K字節(jié)的發(fā)送緩沖存儲(chǔ)電路和一個(gè)16K字節(jié)的接收緩沖存儲(chǔ)電路。發(fā)送和接收緩沖存儲(chǔ)電路用來(lái)實(shí)現(xiàn)宿主計(jì)算機(jī)與鄰接計(jì)算機(jī)的通信緩沖。并行通信處理器實(shí)現(xiàn)了16位并行通信。
權(quán)利要求1.一種支持計(jì)算機(jī)機(jī)群并行計(jì)算的并行通信處理器，由單片微處理器、緩沖存儲(chǔ)電路、鎖存器、寄存器、控制器組成，其特征在于單片微處理器IC1通過(guò)通信控制器總線分別與鎖存器IC2、IC3相連接，鎖存器IC2、IC3輸出的通信控制器地址總線直接送至可編程只讀存儲(chǔ)器IC6、IC7的地址輸入端，可編程只讀存儲(chǔ)器IC6、IC7的通信控制器數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC4、IC5與單片微處理器IC1的總線相連。通信接口卡的接口插座JK的通信控制器數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC4、IC5與單片微處理器IC1的總線相連。通信接口卡的接口插座JK通過(guò)宿主計(jì)算機(jī)總線與設(shè)置于宿主計(jì)算機(jī)接口上的宿主計(jì)算機(jī)通信接口卡相連，由數(shù)據(jù)比較器IC9、撥碼開(kāi)關(guān)IC11構(gòu)成的I/O地址選擇電路將宿主計(jì)算機(jī)擴(kuò)展槽上的地址進(jìn)行選擇后，輸出至宿主計(jì)算機(jī)接口插座JK0上，由數(shù)據(jù)比較器IC10、撥碼開(kāi)關(guān)IC12構(gòu)成的內(nèi)存地址選擇電路將宿主計(jì)算機(jī)擴(kuò)展槽上的地址進(jìn)行選擇后，也輸出至宿主計(jì)算機(jī)接口插座JK0上，宿主計(jì)算機(jī)擴(kuò)展槽上的地址、數(shù)據(jù)、控制信號(hào)通過(guò)宿主計(jì)算機(jī)總線與宿主計(jì)算機(jī)接口插座JK0相連接，通信接口卡通過(guò)宿主計(jì)算機(jī)總線分別與通信接口卡插座JK相連接，宿主計(jì)算機(jī)總線通過(guò)數(shù)據(jù)緩沖器IC23、IC24分別與接收地址計(jì)數(shù)電路的計(jì)數(shù)器IC13-IC16、接收緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC17-IC18相連接，通信控制器的數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC21-IC22分別與接收緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC17-IC18、接收地址計(jì)數(shù)電路的計(jì)數(shù)器IC13-IC16、接收結(jié)束控制電路的數(shù)據(jù)鎖存器IC19相連接，接收緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC17-IC18通過(guò)數(shù)據(jù)緩沖器IC25-IC26與共享數(shù)據(jù)總線相連接，通過(guò)數(shù)據(jù)緩沖器IC27-IC28與收發(fā)數(shù)據(jù)總線相連接，接收緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC17-IC18通過(guò)接收地址總線分別與接收地址計(jì)數(shù)電路的計(jì)數(shù)器IC13-IC16、數(shù)據(jù)比較器IC20相連接，通信控制器的數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC39-IC40分別與發(fā)送緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC33-IC34、發(fā)送地址計(jì)數(shù)電路的計(jì)數(shù)器IC29-IC32、發(fā)送結(jié)束控制電路的數(shù)據(jù)鎖存器IC35相連接，發(fā)送緩沖存儲(chǔ)電路的靜態(tài)隨機(jī)存儲(chǔ)器IC33-IC34通過(guò)發(fā)送地址總線分別與發(fā)送地址計(jì)數(shù)電路的計(jì)數(shù)器IC29-IC32、數(shù)據(jù)比較器IC36相連接，發(fā)送數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC43-IC44與共享數(shù)據(jù)總線相連接，還通過(guò)數(shù)據(jù)緩沖器IC41-IC42與收發(fā)數(shù)據(jù)總線相連接，收發(fā)數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC47-IC48經(jīng)輸出數(shù)據(jù)總線與處理結(jié)點(diǎn)接口插座JK6相連接，共享數(shù)據(jù)總線通過(guò)數(shù)據(jù)緩沖器IC45-IC46也經(jīng)輸出數(shù)據(jù)總線與處理結(jié)點(diǎn)接口插座JK6相連接，狀態(tài)寄存器D觸發(fā)器IC49-IC58通過(guò)門電路IC59-IC73與宿主計(jì)算機(jī)總線相連接，通過(guò)門電路IC69-IC73和控制器IC76、IC78、數(shù)據(jù)緩沖器IC76與通信控制器總線相連接，宿主計(jì)算機(jī)總線通過(guò)協(xié)議寄存器IC74與通信控制器總線相連接，通過(guò)數(shù)據(jù)緩沖器IC75與狀態(tài)寄存器IC49-IC53相連接，通信控制器總線通過(guò)IC76-IC77與狀態(tài)寄存器IC49-IC58相連接。
2.按照權(quán)利要求1所述的支持計(jì)算機(jī)機(jī)群并行計(jì)算的并行通信處理器，其特征在于所述的每塊通信接口卡是由接收緩沖存儲(chǔ)電路地址計(jì)數(shù)電路、接收結(jié)束控制電路、發(fā)送地址計(jì)數(shù)電路、發(fā)送結(jié)束控制電路、緩沖器JZK1、JZK2、KF1-1、KF1-2、KS1-1、KS1-2、KP1-1、KP1-2、KSZ1、KSZ2、處理結(jié)點(diǎn)接口、宿主計(jì)算機(jī)接口電路構(gòu)成。
3.按照權(quán)利要求1所述的支持計(jì)算機(jī)機(jī)群并行計(jì)算的并行通信處理器，其特征在于所述的通信接口卡的接口插座JK為1-6個(gè)插口插座。
4.按照權(quán)利要求1所述的支持計(jì)算機(jī)機(jī)群并行計(jì)算的并行通信處理器，其特征在于通信控制器總線與6個(gè)接口卡插座相連接，6個(gè)接口插座分別與6塊接口卡對(duì)應(yīng)相連。
專利摘要本實(shí)用新型涉及一種可擴(kuò)展計(jì)算機(jī)機(jī)群互連網(wǎng)絡(luò)裝置,由單片微處理器、緩沖存貯電路、鎖存器、寄存器、控制器、通信接口卡及通信接口卡相對(duì)應(yīng)的接口插座連接組成,本裝置突破了總線式通信網(wǎng)絡(luò)的局限性,實(shí)現(xiàn)了網(wǎng)上多計(jì)算機(jī)并行通信,同時(shí)可實(shí)現(xiàn)了計(jì)算與通信過(guò)程的重疊,支持多種拓?fù)浣Y(jié)構(gòu),提供了簡(jiǎn)便的高效的通信協(xié)議和消息傳遞機(jī)制。
文檔編號(hào)G06F15/163GK2350808SQ9823795
公開(kāi)日1999年11月24日 申請(qǐng)日期1998年6月9日 優(yōu)先權(quán)日1998年6月9日
發(fā)明者李建中, 李金寶, 孫文雋, 陳慶奎 申請(qǐng)人:黑龍江大學(xué)